KR900000087Y1 - 리얼타임클럭 및 에스램의 오동작 방지회로 - Google Patents

리얼타임클럭 및 에스램의 오동작 방지회로 Download PDF

Info

Publication number
KR900000087Y1
KR900000087Y1 KR2019870008938U KR870008938U KR900000087Y1 KR 900000087 Y1 KR900000087 Y1 KR 900000087Y1 KR 2019870008938 U KR2019870008938 U KR 2019870008938U KR 870008938 U KR870008938 U KR 870008938U KR 900000087 Y1 KR900000087 Y1 KR 900000087Y1
Authority
KR
South Korea
Prior art keywords
sram
power supply
terminal
real time
time clock
Prior art date
Application number
KR2019870008938U
Other languages
English (en)
Other versions
KR890001473U (ko
Inventor
주현오
민승기
Original Assignee
금성통신주식회사
임종염
하인츠 더터 케루트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신주식회사, 임종염, 하인츠 더터 케루트 filed Critical 금성통신주식회사
Priority to KR2019870008938U priority Critical patent/KR900000087Y1/ko
Publication of KR890001473U publication Critical patent/KR890001473U/ko
Application granted granted Critical
Publication of KR900000087Y1 publication Critical patent/KR900000087Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electric Clocks (AREA)

Abstract

내용 없음.

Description

리얼타임클럭 및 에스램의 오동작 방지회로
제1도는 종래의 오동작 방지회로도.
제2도의 (a)(b)는 전원스위치의 온시 제1도 각부의 파형도.
제3도는 본 고안의 오동작 방지회로도.
제4도의 (a)-(d)는 제3도 각부의 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 초기리세트부 12 : 플립플롭
13 : 리얼타임클럭 14 : 에스램
ZD11 : 정전압다이오드 R11-R19 : 저항
TR11-TR13 : 트랜지스터
본 고안은 현재 시간을 정확히 카운트하는 리얼타임클럭(Real Time Clock; RTC) 및 기억장치로 사용되는 에스램(Static Random Access Memory; SRAM)의 오동작을 방지하는 오동작 방지회로에 관한 것으로, 특히 전원스위치를 온시킬 초기시간에 리얼타임클럭이 카운트한 현재시간 및 에스램에 저장되어 있는 데이타가 손상되어 오작동하는 것을 방지하게 한 리얼타임클럭 및 에스램의 오동작 방지회로에 관한 것이다.
종래의 오동작 방지회로는 제1도에 도시한 바와같이 제어단자에 파워 서프라이의 파워 굿(power good)신호가 인가되는 리얼타임클럭(1)의 전원입력단자(V1) 및 에스램(2)의 전원입력단자(V2)에 전원단자(Vcc)를 다이오드-(D1)(D2)를 통한 후 배터리와 함께 접속함과 아울러 그 전원단자(Vcc)를 정전압다이오드(ZD1) 및 저항(R1)을 통해 저항(R2) 및 트랜지스터(TR1)의 베이스에 접속하고, 트랜지스터(TR1)의 콜렉터를 저항(R3)에 접속함과 아울러 저항(R4)을 통해 트랜지스터(TR2)의 베이스에 접속하여 트랜지스터(TR2)의 콜렉터를 저항(R5) 및 에스램(2)의 제어단자(CS)에 접속하여 구성하였다.
이와같이 구성된 종래의 오동작 방지회로는 파워 서플라이의 전원스위치를 온하여 전원단자(Vcc)에 동작전원이 인가되면, 그 전원단자(Vcc)의 전원이 다이오드(D1)(D2)를 통해 리얼타임클럭(1) 및 에스램(2)의 전원입력단자(V1)(V2)에 인가됨과 아울러 정전압다이오드(ZD1) 및 저항(R2)을 통해 트랜지스터(TR1)의 베이스에 인가되고 이때, 전원단자(Vcc)의 전원이 일정전압 이상 즉, 정전압다이오드(ZD1)의 제너전압 이상이 되기전에는 정전압다이오드(ZD1)가 차단상태로 되므로 트랜지스터(TR1)의 베이스에 저전위가 인가되어 그가 오프되고, 전원단자(Vcc)의 전원이 저항(R3)(R4)을 통해 트랜지스터(TR2)의 베이스에 인가되어 그가 온되므로 전원단자(Vcc)의 전원이 저항(R5) 및 트랜지스터(TR2)를 통해 접지되고, 에스램(2)의 제어단자(CS)에는 저전위가 인가되어 에스램(2)은 디스에이블(disable)상태 즉, 동작되지 않게된다.
이와같은 상태에서 전원단자(Vcc)의 전원이 정전압다이오드(ZD1)의 제너전압 이상으로 되면, 정전압다이오드(ZD1)가 도통상태로 되어 상기와는 반대로 트랜지스터(TR1)가 온되고, 트랜지스터(TR2)가 오프되므로 전원단자(Vcc)의 전원이 저항(R5)을 통해 에스램(2)의 제어단자(CS)에 인가되어 에스램(2)은 인에이블 상태로 되고, 파워 서플라이가 정상 동작되면서 저전위의 파워 굳신호가 출력되면 그 저전위의 파워 굳신호가 리얼타임클럭(1)의 제어단자에 인가되어 리얼타임클럭(1)이 인에이블 상태로 된다.
그러나, 이와같은 종래의 오동작 방지회로는 파워 서플라이에 의해 전원단자(Vcc)에 공급되는 전원에 제2도의 (a)에 도시한 바와같이 많은 잡음신호가 혼합되어 정전압 다이오드(ZD1)의 제어전압(VZD)보다 크게되면, 그 잡음신호에 의하여 트랜지스터(TRl)(TR2)가 온, 오프를 반복하여 에스램(2)의 제어단자(CS)에는 제2도의(b)에 도시한 바와같이 고전위 및 저전위가 반복 인가되므로 에스램(2)에 저장되어 있는 데이타가 손상되는 결함이 있었고, 또한 리얼타임클럭(1)의 제어단자에 인가되는 파워 굳신호도 국내기술로는 전원단자(Vcc)전원이 안정된 후 인가되도록 하기 어려워 리얼타임클럭(1)이 카운트한 현재시간이 틀리게 되는 결함이 있었다.
본 고안은 이와같은 종래의 결함을 감안하여, 전원스위치의 온시 중앙처리장치에서 제어신호가 출력되게하여 그 제어신호에 따라 리얼타임클럭 및 에스램이 인에이블되게 하여 리얼타임클럭이 카운트한 현재시간 및 에스램에 저장된 데이타가 손상되는 것을 방지하게 안출한 것으로, 이를 첨부된 제3도 및 제4도의 도면에 의하여 상세히 설명하면 다음과 같다.
제3도는 본 고안의 오동작 방지회로도로서, 이에 도시한 바와같이 인버터(I11,I12) 및 저항(R11), 다이오드(D11), 콘덴서(C11)로 된 초기리세트부(11)가 리세트단자에 접속된 플립플롭(12)의 세트단자에 중앙처리장치의 제어신호가 인가되게 하여 그 플립플롭(12)의 출력단자(Q)를 통한 후 전원단자(Vcc)와 함께 다이오드(D12)를 통해 리얼타임클럭(13)의 전원입력단자(V13)에 접속함과 아울러 그 출력단자(Q)를 정전압다이오드(ZD11)를 통하고, 저항(R13) (R15)을 통해 트랜지스터(TR11)의 베이스와, 트랜지스터(TR12)의 베이스 및 저항(R16)에 접속하여 트랜지스터(TR11)의 콜렉터를 리얼타임클럭(13)의 제어단자에 접속함과 아울러 저항(R14)을 통해 상기 다이오드(D12) 및 전원입력단자(V13)의 접속점에 접속하고, 트랜지스터(TR12)의 콜렉터는 저항(R18)을 통해 트랜지스터(TR13)의 베이스에 접속하여 그 트랜지스터(TR13)의 콜렉터를 저항(R19) 및 에스램(14)의 제어단자(CS)에 접속하여 구성한 것이다.
상기에서 중앙처리장치는 전원스위치를 온하여 동작전원이 인가되는 초기시간에 다음과 같은 프로그램을 수행 즉, ORG OH, DI : 인터럽트디스에이블, OUT(**), A : 저전위의 제어신호를 출력. 의 프로그램을 수행하게 하여 세번째 프로그램을 수행할때 플립플롭(12)의 세트단자에 저전위의 제어신호가 인가되게 한다.
이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다
파워 서플라이의 전원 스위치를 온하여 전원단자(Vcc)에 제4도의 (a)에 도시한 바와같이 동작전원이 인가되면, 그 전원단자(Vcc)의 전원이 저항(R11)을 통해 콘덴서(C11)에 충전되기 시작하고, 이때 콘덴서(C11)에 일정전압 이상이 충전되기 이전에는 인버터(I11)에 저전위가 인가되어 그의 출력단자로 고전위가 출력되고, 그 출력된 고전위는 인버터(I12)를 통해 저전위로 반전되어 플립플롭(12)의 리세트단자에 인가되므르 그 플립플롭(12)은 리세트되어 그의 출력단자(Q)에 저전위가 출력된다. 이에따라 전원단자(Vcc)의 전원이 저항(R12)을 통해 그 출력단자(Q)로 흐르게 되므로, 정전압다이오드(ZD11)는 차단상태로 되어 트랜지스터(TR11)(TR12)의 베이스에 저전위가 인가되며, 이에따라 트랜지스터(TR11)가 오프되어 전원단자(Vcc)의 전원이 다이오드(D12) 및 저항(R14)을 통해 리얼타임클럭(13)의 제어단자에 인가 즉, 제어단자에 고전위가 인가되므로 리얼타임클럭(13)이 인에이블되지 않고, 또한 트랜지스터(TR12)도 오프되어 트랜지스터(TR13) 온 되므로 전원단자(Vcc)의 전원이 저항(R19) 및 트랜지스터(TR13)을 통해 접지되고, 에스램(14)의 제어단자(CS)에는 저전위가 인가되어 에스램(14)도 인에이블되지 않는다.
이와같은 상태에서 일정시간이 경과하여 콘덴서(C11)에 일정전압 이상이 충전되면, 인버터(I11)에 고전위가 인가되어 저전위를 출력하고, 그 저전위는 인버터(I12)를 통해 고전위로 반전되어 플립플롭(12)의 리세트단자에 인가되므로 플립플롭(12)의 리세트상태가 해제되고, 이와같은 상태에서 전원단자(Vcc)의 전원이 안정되고, 중앙처리장치가 정상동작되면서 소정의 프로그램을 수행하여 제4도의 (b)에 도시한 바와같이 시간(t1)에 저전위의 제어신호가 플립플롭(12)의 세트단자에 인가되면, 그 플립플롭(12)이 세트되어 그의 출력단자(Q)에 고전위가 출력되므로 상기와는 반대로 정전압다이오드(ZD11)가 도통상태로 되어 트랜지스터(TR11)가 온되고, 이에따라 전원단자(Vcc) 의 전원이 다이오드(D12) 및 저항(R14), 트랜지스터(TR11)를 통해 접지되어 리얼타임클럭(13)의 제어단자에는 제4도의 (c)에 도시한 바와같이 저전위가 인가되므로 리얼타임클럭(13)은 인에이블 상태로 되고 또한 트랜지스터(TR12)도 온되어 트랜지스터(TR13)가 오프되므로 전원단자(Vcc)의 전원이 저항(R19)을 통해 에스램(14)의 제어단자(CS)에 인가 즉, 에스램(14)의 제어단자(CS)에 제4도의 (d)에 도시한 바와같이 고전위가 인가되므로 에스램(14)이 인에이블상태로 된다.
이상에서 설명한 바와같이 본 고안은 소프트웨어를 이용 즉, 전원단자의 전원이 안정된 후 중앙처리장치에서 출력되는 제어신호를 이용하여 리얼타임 클럭 및 에스램을 인에이블시키므로 리얼타임클럭이 카운트한 현재시간이 틀리게 되는 것을 방지함은 물론 에스램에 저장되어 있는 네이타가 손상되는 것을 방지하는 효과가 있다.

Claims (1)

  1. 전원단자(Vcc)를 리얼타임클럭(13) 및 에스램(14)의 전원입력단자(V13)(V14)에 접속함과 아울러 정전압다이오드(ZD11)를 통해 트랜지스터(TR12)의 베이스측에 접속하여 그의 콜렉터를 트랜지스터(TR13)의 베이스에 접속하고, 그 트랜지스터(TR13)의 콜렉터는 에스램(14)의 제어단자(CS)에 접속하여 구성된 오동작 방지회로에 있어서 리세트단자에 통상의 초기리세트부(11)가 접속된 플립플롭(12)의 세트단자에 중앙처리장치의 제어신호가 인가되게하여 그의 출력단자(Q)를 상기 정전압다이오드(ZD11)의 캐소드와 함께 저항(R12)을 통해 전원단자(Vcc)에 접속하고, 상기 정전압다이오드(ZD11)의 애노드는 트랜지스터(TR11)의 베이스측에 접속하여 그의 콜렉터를 상기 리얼타임클럭(13)의 제어단자에 접속하여 구성된 것을 특징으로하는 리얼타임클럭 및 에스램의 오동작 방지회로.
KR2019870008938U 1987-06-03 1987-06-03 리얼타임클럭 및 에스램의 오동작 방지회로 KR900000087Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870008938U KR900000087Y1 (ko) 1987-06-03 1987-06-03 리얼타임클럭 및 에스램의 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870008938U KR900000087Y1 (ko) 1987-06-03 1987-06-03 리얼타임클럭 및 에스램의 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR890001473U KR890001473U (ko) 1989-03-18
KR900000087Y1 true KR900000087Y1 (ko) 1990-01-30

Family

ID=19263775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870008938U KR900000087Y1 (ko) 1987-06-03 1987-06-03 리얼타임클럭 및 에스램의 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR900000087Y1 (ko)

Also Published As

Publication number Publication date
KR890001473U (ko) 1989-03-18

Similar Documents

Publication Publication Date Title
KR870001255Y1 (ko) 마이크로컴퓨우터의 전원공급회로
US4670676A (en) Reset circuit
US4441031A (en) Power source voltage change discrimination circuit
US6507221B2 (en) Circuit for the filtering of parasitic logic signals
KR900000087Y1 (ko) 리얼타임클럭 및 에스램의 오동작 방지회로
US4845467A (en) Keyboard having microcomputerized encoder
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
JPH04290966A (ja) 低電源電圧検出回路
JPS6016981Y2 (ja) メモリの保護回路装置
KR930005745Y1 (ko) 마이콤 오동작시 리셋트 회로
KR890004801Y1 (ko) 마이크로 프로세서의 자동 리세트회로
KR910008701Y1 (ko) 프로세서의 오동작 방지회로
JPS6243390Y2 (ko)
KR890002157Y1 (ko) 비상시 데이타 보호회로
KR860001361Y1 (ko) 모노 멀티바이브레이터
KR900008956Y1 (ko) 마이컴 리세트 안정화 회로
KR910001885Y1 (ko) 전원 인가시 메모리 보호회로
KR860003525Y1 (ko) 마이크로 컴퓨터의 리세트회로
KR860002606Y1 (ko) 마이크로 컴퓨터의 리세트 회로
JPH0311572B2 (ko)
JPH0441368Y2 (ko)
JPH0249040Y2 (ko)
JPS5921552Y2 (ja) リセツト回路
KR920002026Y1 (ko) 메모리 보호회로
JPS6020240Y2 (ja) Ｒａｍのチップイネ−ブル信号発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee