KR890003419B1 - 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 - Google Patents
액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR890003419B1 KR890003419B1 KR1019860004230A KR860004230A KR890003419B1 KR 890003419 B1 KR890003419 B1 KR 890003419B1 KR 1019860004230 A KR1019860004230 A KR 1019860004230A KR 860004230 A KR860004230 A KR 860004230A KR 890003419 B1 KR890003419 B1 KR 890003419B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous
- thin film
- source
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Abstract
내용 없음.
Description
제1도는 액티브 매트릭스 구동방식을 이용한 액정표시소자를 보인 개략도.
제2도는 종래의 비정질 실리콘 박막 트랜지스터를 이용한 액정표시소자의 단면도.
제3도는 종래의 플래나형 박막 트랜지스터의 단면도.
제4(a)도-제4(i)도는 본 발명에 의한 플래나형의 비정질 실리콘 박막 트랜지스터의 공정을 보인 단면도.
제5(a)도-제5(e)는 본 발명에 의한 2×2 어레이의 플래나형 비정질 실리콘 박막 트랜지스터의 공정을 보인 정면도.
* 도면의 주요부분에 대한 부호의 설명
43 : 게이트라인 46 : 아몰퍼스 비정질 실리콘층
49 : 네이티브 SiO2층 50 : 게이트 전극
51 : SiO2층 54 : 소스전극
55 : 드레인 전극
본 발명은 액정표시소자를 구동시키기 위한 스위칭소자로 사용되는 플래나형 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor) 및 그 제조방법에 관한 것으로, 특히 플래나(planar)형의 비정질 실리콘 박막 트랜지스터의 게이트층상에 절연층을 형성하여 소스 및 드레인층을 분리 즉, 게이트라인 및 게이트전극과 소스전극 및 드레인전극, 소스라인 사이를 분리(isolation)시켜 전기적 특성을 향상시키게 한 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 액정표시소자는 새로운 표시장치로 비약적인 발전을 해왔으나 숫자 및 소규모의 문자만을 표시하는 화소수가 적은 것이 대부분으로 앞으로는 대규모의 문자 및 숫자, 화소표시에 기대되고 있는 소자이다.
이와 같은 액정표시소자를 구동시키기 위한 대규모의 도트매트릭스 방식에 있어서는 스태틱(static)구동이 아닌 다이나믹 구동을 필요로 하는데, 다이나믹 구동은 스캐닝 전극의 수가 많아짐에 따라 다음과 같은 문제점이 발생하게 된다.
즉, 한번에 한 라인씩 구동시키는 방식에 있어서는 크로스 토크(cross talk) 현상을 방지하기 위하여 비선택 점에 인가되는 전압을 일정하게 해야하나, 선택점과 비선택점에 인가되는 전압은 다음과 같다.
여기서, Vse=선택점의 인가전압,
Vus=비선택점의 인가전압,
Vo =듀티(duty)비,
a =바이어스 전압비이다.
그리고, 액정표시소자에 인가되는 전압 실효치의 동작마진은 다음과 같다.
여기서, α는 동작마진이다.
이와같은 동작마진(α)을 최대로 하는 바이어스 전압비(a)는 다음과 같다.
상기의 식에서 a= N+1일 경우에 최대로 되는 동작다진의 값은 다음과 같다.
따라서, 스캐닝 전극수가 증가할수록 동작마진(α)은 작아지게 된다.
즉, N=16→=1.29
N=32→=1.18
N=64→=1.13
N=100→=1.10
이 되므로 동작마진(α)이 작아질수록 액정재료의 급격한 문턱치 특성을 요구하게 되고, 콘트라스트가 나빠짐은 물론 시야각이 매우 좁게되어 N=100 정도가 되면, 표시소자로서 한계에 도달하게 된다.
이와 같은 현상을 방지하기 위하여 제1도에 도시한 바와 같이 각 화소(1)에 액티브소자 즉, 트랜지스터(2)를 배치한 액티브 매트릭스 구동방식에 있어서는 형식적으로 분할 구동을 하면서 원리적으로는 스태틱 구동을 하므로 콘트라스트 및 시야각을 저하시키지 않고, 또한 스캐닝 전극수를 많이 증가시켜도 좋은 화질을 얻게 된다.
여기서, 3은 게이트라인이고, 4는 소오스 라인을 도시한 것이다.
이와 같은 액티브 소자로 초기에는 MOS(Metal Oxide Semiconductor) 트랜지스터 어레이를 많이 사용하였으나, 이는 기판의 크기제한 및 기판의 가격은 물론 기판이 불투명하므로 적당하지 못하다.
그리고, 다른 방법으로 박막 트랜지스터(Thin Film Transistor) 방식에 있어서는 기판의 크기 및 형태가 자유롭고, 투명기판을 사용할 경우에는 투과형도 가능하여 넓은 분야에서 사용되고 있는 TN 액정을 사용할 수 있음은 물론 칼라필터와 병행하여 사용할 경우에는 칼라화도 가능하게 된다.
이와 같은 박막 트랜지스터의 재료로 초기에는 CdSe등 화합물 반도체가 많이 사용되었으나 화학 양론적(stoichiometric)평행문제 및 사진식각법을 사용할 경우에 화학적 안정성 등의 문제가 발생하여 현재는 비정질 실리콘이 많이 사용되고 있다.
제2도는 상기의 비정질 실리톤 박막 트랜지스터를 이용한 종래의 액정표시소자를 보인 단면도이다.
이것은 유리기판(11)상에 Cr, Ni 등을 2000-3000Å정도 증착시킨 후 패터닝(patterning)시키고, 그 위에 NH3, SiH4가스를 약 3000-6000K°정도의 플라즈마 CVD 법으로 증착하여 Si3N4막 즉, 게이트 절연막(13)을 형성하며, 연속적으로 H2및 SiH4를 플라즈마 CVD법으로 약 2000-4000Å 정도 증착하여 비정질 실리콘 박막 즉, 반도체층(14)을 형성하며, 그 위에 Al을 증착하여 소스전극(15) 및 드레인전극(16)을 형성하고 스퍼터링 방법으로 투명도전막(17)을 증착시켜 비정질 실리콘 박막 트랜지스터 어레이를 제조한다.
이와 같이 하여 비정질 실리콘 박막 트랜지스터 어레이가 제조되면, 종래의 단순 매트릭스 구동방식의 액정표시소자와 마찬가지로 상유리기판(18)에 투명도전막(19)을 증착시킨 후 배향막(20)을 형성하고, 하유리기판(11)에 제조된 비정질 실리콘 박막 트랜지스터 어레이 위에 보호막 겸 배향막(21)을 형성한 후 그 배향막(20)(21)사이에 8-10μm 정도의 갭을 유지시켜 액정(22)을 주입하며, 이와같이 된 액정표시 셀의 상하에 편광판(23) 및 편광반사판(24)을 부착시켜 액정표시소자를 제조한다.
그러나, 이와같은 종래의 비정질 실리콘 박막 트랜지스터는 게이트 절연막(13)으로 Si3N4및 SiO2가 많이 사용되고 있는데, 이때 Si3N4/a-Si의 경계를 좋게하고, 소스 및 드레인전극(15)(16)에서 전자주입(electroninjection)을 위하여 저항접촉(ohmic contact)을 형성한 a-Si/n+a-Si의 경계를 좋게하기 위하여 상기의 제조공정을 진공상태내에서 한번에 수행해야 하므로 결과적으로 소스층 및 드레인층 또는 게이트층이 반도체층(14)의 상하에 형성되는 스태거(stagger) 또는 역스태거의 구조로 형성된다.
제2도에 도시한 바와같은 역스태거의 구조에서는 게이트 전극(12)에 플러스 전압을 인가하면, 반도체층(14)의 하부에 채널이 형성되므로 소스전극(15)에서 나온 전자가 드레인전극(16)에 도달하기 위해서는 반도체층(14)을 통과해야 하고, 이때, 직렬 저항값이 매우 크므로 소스 및 드레인전극(15)(16) 근처에서 전압강하가 심하게 나타나고, 결과적으로 전자의 이동도(mobility)가 낮아지게 된다.
상기와 같이 전자의 이동도가 낮아지는 결함을 해결하기 위하여 최근에는 제3도에 도시한 바와같은 플래나형의 비정질 실리콘 박막 트랜지스터가 제안되고 있다.
여기서, 31은 유리기판이고, 32는 반도체층, 33,33'는 드레인 및 소스접합, 34는 게이트절연막, 35,36,37은 각기 게이트 및 소스, 드레인 전극을 나타낸다.
이와 같은 플래나형 비정질 실리콘 박막 트랜지스터는 게이트전극(35)에 플러스전압을 인가하면, 반도체층(32)의 상부에 채널이 형성되므로 소스전극(15)에서 나온 전자가 반도체층(32)을 횡단할 필요가 없어 전압강하가 낮고, 직렬 저항값도 낮아 전자이동도가 매우 향상되나, 게이트전극(35)이 소스전극(36) 및 드레인전극(37)과 같은 층내에 존재하므로 각 전극(35-37)들을 어느 정도 떨어져 형성시켜도 절연이 힘들어 각 전극(35-37)간에 쇼트현상이 발생하기 쉽고, 또한 도면에 도시되지는 않았으나 게이트라인과 소오스라인이 상호 직각 방향으로 형성되므로 게이트라인과 소오스라인의 교차점이 형성되어 별도로 절연층을 형성해야 되는 결함이 있었다.
따라서, 본 발명의 주목적은 상기와 같은 종래의 결함 및 문제점들을 해소하고, 전기적 특성이 향상된 플래나형의 비정질 실리콘 박막 트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 게이트전극과 소스 및 드레인 전극간의 전기절연은 물론 게이트라인과 소스라인의 전기절연을 동시에 수행하여 제조공정을 간소화 시키는데 있다.
이와같은 본 발명의 목적들은 저온에서 네이티브(native)SiO2층을 형성하여 게이트 절연층으로 한 후 게이트전극을 형성하고 그 위에 SiO2층을 형성하여 절연층으로 한 후 소스 및 드레인전극을 형성하여 달성될 수 있다.
이하, 첨부된 제4도 및 제5도에 도시한 공정도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제4(a)도에 도시한 바와같이 ITO(42)가 부착된 유리기판(41)에 제5(a)도에 도시한 바와같이 게이트라인(43) 및 화소(44)를 패터닝하고, 제53(b)도에 도시한 박막트랜지스터를 형성할 부위(45)에 플라즈마 CVD 법 또는 광 CVD 법으로 제4(b)도에 도시한 바와같이 500-2000Å 정도 두께의 아몰퍼스 비정질 실리콘층(46)을 중착시키며, 제4(c)도에 도시한 바와같이 프라즈마 CVD 법 또는 광 CVD 법으로 n+형 PH3가 약 1% 도핑된 미세 결정상의 아몰퍼스 비정질 실리콘층(47)을 약 100-500Å 정도의 두께로 증착시킨 후 제4(d)도 및 제5(c)도에 도시한 바와같이 플라즈마 CVD 법으로 1000-2000Å 정도 두께의 SiO2층(48)을 형성한다.
이와같이 하여 SiO2층(48)이 형성되면, 제4(e)도에 도시한 바와같이 드라이 에칭 방법으로 미세결정상의 아몰퍼스 비정질 실리콘층(47)상의 SiO2층(48)을 제거한 후 약 300℃의 저온에서 산화시켜 게이트 절연층인 네이티브(native)SiO2층(49)을 형성하고, 제4(f)도 및 제5(d)도에 도시한 바와같이 금속마스크 즉 Al을 1000-2000Å 정도의 두께로 증착하여 게이트전극(50)을 형성한다.
여기서, 분리된 미세 결정상의 아몰퍼스 비정질 실리콘층(47a)(47b)은 각기 소소접합 및 드레인접합을 나타내고, 이와 같이 하여 게이트전극(50)이 형성되면, 도시한 바와같이 게이트전극(50)은 맨 처음에 형성한 게이트라인(43)과 접촉된다.
그리고, 제4(g)도 및 제5(e)도에 도시한 바와같이 SiO2층(51)을 증착시켜 게이트전극(50) 및 게이트라인(43)을 그 SiO2층(51)으로 전기절연시킨 후 제4(h)도에 도시한 바와같이 소스 및 드레인 접촉을 위한 소스구멍(52) 및 드레인구멍(53)을 형성하고, 제4(i)에 도시한 바와같이 소스전극(54) 및 드레인전극(55)을 형성하여 플래나형 비정질 실리콘 박막 트랜지스터를 완성한다.
이와 같이 제조되는 본 발명은 SiO2층(51)을 형성하여 게이트전극(50)과 소스 및 드레인전극(54)(55)을 간을 절연시키므로 상호간에 도통되거나 인덕턴스의 발생을 최소로 함은 물론 게이트라인(43)과 소스라인도 절연시키므로 제조상 높은 수율을 얻을 수 있을 뿐만 아니라 제조공정이 매우 간소화되고, 전기적 특성이 매우 우수하게 되는 효과가 있다.
Claims (2)
- 아몰퍼스 비정질 실리콘층(46)상에 게이트 및 소스, 드레인 전극(50)(54)(55)을 형성하는 플래나형 비정질 실리콘 박막 트랜지스터에 있어서, 상기 소스, 드레인 전극(54)(55)사이의 아몰퍼스 비정질 실리콘층(46)상에 게이트 절연층으로 네이티브 SiO2층(49)을 형성하고, 그 상부에 게이트전극(50) 및 SiO2층(51)을 순차적으로 형성하여 게이트전극(50) 및 게이트라인(43)과 소스전극(54) 및 드레인전극(55), 소스라인간의 전기절연을 하게 구성함을 특징으로 하는 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터.
- ITO가 부착된 유리기판에 게이트라인 및 화소를 패터닝하고, 박막 트랜지스터를 형성할 부위에 아몰퍼스 비정질 실리콘층을 증착한 것에 있어서, 상기 아몰퍼스 비정질 실리콘층상에 약 100-500Å 두께의 n+형 PH3가 약 1% 도핑된 미세결정상의 아몰퍼스 비정질 실리콘층 및 1000-2000Å 두께의 SiO2층을 순차적으로 형성한 후 미세결정상의 아몰퍼스 비정질 실리콘층 상부의 SiO2층을 제거하고, 약 3000℃의 저온에서 산화시켜 네이티브 SiO2층을 형성함과 아울러 비세결정상의 아몰퍼스 비정질 실리콘층을 분리시켜 소스 및 드레인접합이 형성되게 하고 Al을 약 1000-2000Å 증착시켜 게이트전극을 형성한 후 SiO2층을 증착시켜 전기절연시키고, 소스구명 및 드레인구멍을 형성하여 소스전극 및 드레인전극을 형성하여 제조함을 특징으로 하는 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860004230A KR890003419B1 (ko) | 1986-05-29 | 1986-05-29 | 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860004230A KR890003419B1 (ko) | 1986-05-29 | 1986-05-29 | 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870011706A KR870011706A (ko) | 1987-12-26 |
| KR890003419B1 true KR890003419B1 (ko) | 1989-09-20 |
Family
ID=19250193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860004230A KR890003419B1 (ko) | 1986-05-29 | 1986-05-29 | 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890003419B1 (ko) |
-
1986
- 1986-05-29 KR KR1019860004230A patent/KR890003419B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870011706A (ko) | 1987-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US5572047A (en) | Electro-Optic device having pairs of complementary transistors | |
| US4924279A (en) | Thin film transistor | |
| EP0419160B1 (en) | Amorphous silicon semiconductor devices | |
| CN101800229B (zh) | 显示装置 | |
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP4648829B2 (ja) | 製品 | |
| US7057675B2 (en) | Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode | |
| US6455874B1 (en) | Thin film transistor and fabrication method thereof | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| EP0721213B1 (en) | Array with metal scan lines controlling semiconductor gate lines | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| US4929569A (en) | Method of fabricating amorphous silican diode addressed liquid crystal display | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| US5061040A (en) | Liquid crystal displays operated by amorphous silicon alloy diodes | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR890003419B1 (ko) | 액정표시소자 구동용 비정질 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| EP0150798A2 (en) | Liquid crystal displays operated by amorphous silicon alloy diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| O035 | Opposition [patent]: request for opposition | ||
| O122 | Withdrawal of opposition [patent] | ||
| E701 | Decision to grant or registration of patent right | ||
| O073 | Decision to grant registration after opposition [patent]: decision to grant registration | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050627 Year of fee payment: 17 |
|
| EXPY | Expiration of term |