KR890003148B1 - 반도체 광전 변환장치 및 그 제조방법 - Google Patents

반도체 광전 변환장치 및 그 제조방법

Info

Publication number
KR890003148B1
KR890003148B1 KR1019830002325A KR830002325A KR890003148B1 KR 890003148 B1 KR890003148 B1 KR 890003148B1 KR 1019830002325 A KR1019830002325 A KR 1019830002325A KR 830002325 A KR830002325 A KR 830002325A KR 890003148 B1 KR890003148 B1 KR 890003148B1
Authority
KR
South Korea
Prior art keywords
crystal semiconductor
semiconductor layer
photoelectric conversion
conversion device
type
Prior art date
Application number
KR1019830002325A
Other languages
English (en)
Other versions
KR840004986A (ko
Inventor
순페이 야마자끼
Original Assignee
가부시끼가이샤 한도다이 에네르기 겐뀨소
순페이 야마자끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도다이 에네르기 겐뀨소, 순페이 야마자끼 filed Critical 가부시끼가이샤 한도다이 에네르기 겐뀨소
Publication of KR840004986A publication Critical patent/KR840004986A/ko
Application granted granted Critical
Publication of KR890003148B1 publication Critical patent/KR890003148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

내용 없음.

Description

반도체 광전 변환장치 및 그 제조방법
제1도는 본 발명의 PIN형 반도체 광전변환장치의 제1실시예를 개략 도시한 단면확대도.
제2a도는 제1도에 도시된 본 발명의 PIN형 반도체 광전 변환장치에 있어서 섬유상구조의 비 단결정 반도체층의 구성을 도시한 도면.
제2b도는 제1도에 도시된 본 발명의 PIN형 반도체 광전 변환장치에 있어서 섬유상 구조의 비 단결정 반도체층의 전자회절영상을 도시한 도면.
제3a도 및 제3b도는 본 발명에 의한 섬유상 구조의 비 단결정 반도체층과 비교되는 미정질의 비 단결정 반도체층의 전자회절영상 및 구성을 각각 도시한 도면.
제4도는 본 발명의 PIN형 반도체 광전변환장치에 있어서 섬유상 구조의 비 단결정 반도체층을 제조하기 위한 장치 및 방법을 실시예를 통해 도시한 개요도.
제5도는 제1도에 도시된 본 발명의 PIN형 반도체 광전변환장치에 있어서 섬유상 구조의 비 단결정 반도체층을 제작하기 위한 방법의 실시예를 설명하며 고주파수 전기에너지의 전력 W와 실리콘가스(Sim Hm) 및 수소가스(H2)간의 비율 R(Sim Hm/H2)의 관계를 도시한 도표.
제6도는 제1도에 도시된 본 발명의 PIN형 반도체 광전변환장치에 있어서의 광학 에너지갭에 대한 섬유상구조의 비 단결정 반도체층의 흡광계수
Figure kpo00001
의 관계를 미정질 구조 및 무정질의 비 단결정 반도체층에 관한 것과 비교한 도표.
제7도는 제1도에 도시된 본 발명의 PIN형 반도체 광전변환장치에 있어서 실리콘 및 인의 비율과 실리콘 및 붕소의 비율에 대한 섬유상 구조의 비 단결정 반도체층의 전기용량성 C의 관계를 도시한 도표.
제8도, 제9도 및 제10도는 각각, 본 발명의 PIN형 반도체 광전변환장치의 제2실시예, 제3실시예 및 제4실시예를 개략 도시한 단면도.
제11도, 제12도, 제13도 및 제14도는 각각, 본 발명의 PIN형 반도체 광전 변환장치의 제5, 제6, 제7 및 제8실시예를 개략 도시한 단면도.
제15도 및 제16도는 각각 본 발명의 PIN형 반도체 광전변환장치의 제9 및 제10실시예를 개략 도시한 단면도.
제17도 및 제18도는 각각, 본 발명의 PIN형 반도체 광전변환장치의 제11 및 제12실시예를 개략 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연기판 2 : 전극
3, 4 : 투광도전층 5 : 비 단결정 반도체 박막부재
6P, 7 : 비 단결정 반도체층 20 : 반응실
21 : 가스유입구 22 : 가스배출구
23, 25 : 가스원 29 : 로타리펌프
32 : 히터
본 발명은 비 단결정 반도체를 사용하는 PIN형 반도체 광전변환장치 및 그 제조방법에 관한 것이다.
종래부터 비 단결정 반도체를 사용하는 PIN형 반도체 광전변환장치가 개발되어 왔었다. PIN형 반도체 광전변환장치는 비 단결정 반도체 박막부재가 제1도전형(P 또는 N도전형)의 제1비 단결정 반도체층, I형 비 단결정 반도체층으로 구성되면서, 제2도 전형의 제3비 단결정 반도체층을 제1도전형으로부터 반전되게 구성시키되, (즉 제1비 단결정 반도체층이 P형일때 N형이 되고 제2비 단결정 반도체층이 N형일때는 P형이 되게함.). 제1전극 및 제2전극이 제1 및 제3비 단결정 반도체층과 개별적으로 오믹접촉되게 구성되어 있다. 비 단결정 반도체 박막부재의 제1비 단결정 반도체층 측면상에 광을 투사시키면 PIN형 반도체 광전변환장치는 다음 장치에 의하여 광전변환작동을 수행한다. 즉 입사광은 제1의 비 단결정 반도체층을 투과하여 제2의 비 단결정 반도체층에 도달되면서 그에 흡광된다. 결국, 캐리어(정공쌍들)는 제2비 단결정 반도체층에 형성되며, 그다음 캐리어는 제1 및 제2비 단결정 반도체층으로 이주되어 제1 및 제2전극에 도달한다. 따라서 이 입사광의 강도에 해당하는 전류는 제1 및 제2전극 양단에 연결한 부하에 공급된다. 상기의 PIN형 반도체 광전변환장치에서, 제1비 단결정 반도체층은 제2비 단결정 반도체층상에 입사하는 광의 창문으로 작용하는데, 이때 제1 단결정 반도체층이 다소 작은 흡광계수를 가지게 하는 것이 바람직하다. 제2비 단결정 반도체층은 입사광이 흡광하면서 캐리어를 형성시키며, 이때 제2비 단결정 반도체층이 비교적 큰 흡광계수를 가지게 하는 것이 바람직하다.
제1 및 3비 단결정 반도체층들은 제2비 단결정 반도체층에서 생성된 캐리어를 받아들이고 그들을 제각기 제1 및 제2전극으로 향하게 한다. 이러한 까닭에, 제1 및 3비 단결정 반도체층의 전도도를 높게 하는것이 바람직하다.
부수적으로, 제1, 2 및 3비 단결정 반도체층의 각각이 무정질의 구조를 갖는 PIN형 반도체 광전변환장치가 제안되어 왔다.
일반적으로, 이러한 PIN형 반도체 광전변환장치의 경우에 있어서, 무정질 구조의 비 단결정 반도체층이 단결정 구조를 갖는 반도체층의 흡광계수와 근사한 커다란 흡광계수를 갖게 형성되므로써, 제1비 단결정 반도체층을 통해 제2비 단결정 반도체층에 대해 입사되는 광은 효과적으로 흡광되어 캐리어가 생성된다.
제1, 2 및 3비 단결정 반도체층들이 커다란 흡광계수를 갖는 무정질구조의 비 단결정 반도체층에 의해 형성된 경우에 있어서는, 제2비 단결정 반도체층내로 투사되는 광에 대한 창문으로서의 역활을 행하는 제1비 단결정 반도체층이 커다란 흡광계수를 갖게되므로, 이때문에, 창문으로서의 기능을 제대로 못하게 된다.
제1, 2 및 3비 단결정 반도체층들이 작은 흡광계수를 갖는 무정질구조의 비 단결정 반도체층에 의해 형성되는 경우, 제1비 단결정 반도체층의 창문으로서의 작용효과가 높아질 수는 있으나, 제2비 단결정 반도체층에 의한 입사광의 흡광에 따른 캐리어 생성효율이 낮아진다.
게다가, 제1, 2 및 3비 단결정 반도체층들이 무정질 구조를 갖는 PIN형 반도체 광전변환장치의 경우에 있어서, 각 비 단결정 반도체층의 전도도가 단결정 구조의 전도도 보다 1/106내지 1/108의 정도로 낮으므로, 제2비 단결정 반도체층내에서 생성된 캐리어는 제1 및 3비 단결정 반도체층에 의해 제1 및 2전극에 손실없이 신속히 전달될 수 없다.
따라서, 이같은 구조의 PIN형 반도체 광전변환장치는 저효율의 광전변환 특성 및 불충분한 광응답특성의 단점을 가지게 된다. 더우기, 미정질 구조를 갖는 제1, 제2, 제3비 단결정 반도체층이 있는 PIN형 반도체 광전변환장치가 제안되었다.
그러한 PIN형 광전변환장치에 있어서, 미정질 구조의 비 단결정 반도체층이 무정질구조의 비 단결정 반도체층 보다도 높은 전기 전도율을 갖도록 형성되기 때문에 제2비 단결정 반도체층에서 발생되는 캐리어들은 무정질 구조의 제1, 제2, 제3비 단결정 반도체층의 경우에 있어서 보다도 더 빨리 덜 손실을 보며 제1과 제2전극으로 제1과 제3비 단결정 반도체층에 의해서 전달될 수 있다. 그러나 미정질 구조의 비 단결정 반도체층의 전기전도율은 단결정 구조의 반도체층의 전기전도율이 1/102에서 1/104만큼 낮다. 이때문에 제2비 단결정 반도체층내에서 발생되는 캐리어들은 소실없이 제1과 제2전극으로 제1과 3비 단결정 반도체층에 의해서 빠르게 전달될 수 없다.
일반적으로 미정질 구조의 비 단결정 반도체층은 무정질 구조의 비 단결정 반도체층의 흡광계수보다 작은 흡광계수를 갖도록 형성된다. 그러나 이러한 경우에 있어서, 높은 효율을 가즌 제2비 단결정 반도체에 의해 캐러어가 발생하도록 입사광을 흡수하는 필요조건과 제1과 제3비 단결정 반도체층에 의해서 제2비 단결정 반도체층으로부터 제1과 제2전극으로 손실없이 캐리어들을 빨리 전달하는 필요조건들을 동시에 그리고 충분하게 만족시키기는 불가능하다.
따라서 제1에서 제3비 단결정 반도체층들 모두가 미정질 구조를 갖는 형의 PIN형 반도체 광전변환장치는 광전변환효율과 광응답특성이 낮다.
더우기, 이 PIN형 반도체 광전변환장치는 미정질 구조의 비 단결정 반도체층의 구성에 일반적으로 높은 온도가 필요하기 때문에 조립하기가 쉽지 않다.
게다가, 제1 내지 제3비 단결정 반도체층이 무정질 또는 미정질 구조를 갖던지간에, 종래의 PIN형 반도체 광전변환장치는 제2전극을 향하며 제2비 단결정 반도체층에 의해 흡광되지않는 제1비 단결정 반도체층을 통하여 제2비 단결정 반도체층에 입사되는 부분으로 사용되는 구조를 갖지 않는다.
그러므로 종래 기술의 PIN형 반도체 광전변화장치는 낮은 광전변환효율을 갖는 단점이 수반된다.
따라서, 본 발명의 목적은 새로운 PIN형 반도체 광전변환장치와 종래의 상기 단점을 없애주는 그 제조방법을 제공하는 것이다.
본 발명의 PIN형 반도체 광전변환장치는 전술한 종래의 PIN형 반도체 광전변환장치의 경우와 마찬가지로 제1도전성의 제1비 단결정 반도체층을 갖는 비 단결정 반도체 박막부재, I-형 제2비 단결정 반도체층 및 제2도전형의 제3비 단결정 반도체층으로 구성되며, 제1 및 제2전극이 제1 및 제3비 단결정 반도체층과 각각 오믹 접촉되므로 구성된다.
그러나 본 발명의 PIN형 반도체 광전변환장치에 있어서, 제1 및 제3비 단결정 반도체층 중 하나 혹은 둘 모두는 섬유상 구조를 갖는데, 이 구조는 같은 반도체 물질로 형성된 무정질 혹은 미정질 구조의 비 단결정 반도체보다 더 작은 흡광계수를 갖는다.
이 경우에 상기 광이 제2비 단결정 반도체층상을 통하여 입사된다고 가정될때, 상기 제1비 단결정 반도체층은 섬유상 구조를 갖으며, 첫째 비 단결정 반도체층이 무정질 혹은 미정질 구조의 비 단결정 반도체보다 전기 도전성은 높지만 흡광계수는 작으므로, 제2비 단결정 반도체층으로 입사하는 입사광의 창문효과와 제1전극의 제2비 단결정 반도체층내에 생성된 캐리어의 효과는 제1비 단결정 반도체층이 무정질 혹은 미정질 구조를 가질때 얻을 수 있는 그러한 효과와 비교함으로써 두드러진다.
결과로써, 본 발명의 PIN형 반도체 광전변환장치는 전술한 종래의 PIN형 반도체 광전변환장치보다도 더 높은 광전변화 효율을 보인다.
본 발명의 제조방법에 따르면, 섬유상 구조의 비 단결정 반도체층은 종래의 반도체 광전변환장치에 사용된 것과 같은 방법으로 반응실내에 불순물 물질과 재결합 중심중화가스 및 반도체물질가스의 화학적 중착반응 개스 혼합에 의해 형성된다. 그러나, 이 경우에 있어서, 비 단결정 반도체층이 형성되는 기판은 가스 혼합물의 흐름이 기판위로 지나가도록 배치되며, 화학적 중착반응은 반응실내에서 100。에서 400℃ 온도와 0.001에서 10토르의 압력에서 실행된다.
그러므로 본 발명의 제조방법은 위에서 설명과같이 높은 광전변환효율을 보이는 본 발명의 PIN형 반도체 광전변환장치의 구성은 쉽게 실행된다.
다른 목적은, 본 발명의 특성과 장점이 첨부된 도면과 함께 자세히 설명되므로써 보다 뚜렷해진다.
제1도는 본 발명의 PIN형 반도체 광전변환장치의 제1실시예를 도시한 것으로, 상기 장치는 지지부재로서 제1전극(2)이 형성될 투광 절연기판을 구비하고 있다.
상기 전극(2)은 광이 투과하며, 또한 예로서, 1내지 10wt%의 인듐산화물을 포함한 상화막이 형성되어 투광 절연 기판(1)상에 배치된 투광 전도층(3)과 안티몬 산화물을 1내지 10wt%을 포함하는 산화막이 형성되어 투광전도층(3)상에 배치된 투광전도층(4)을 포함한다. 전극(2)은, 예로써, 600내지 800Å의 두께를 갖는다.
전극(2)상에는, 제1, 제2 및 제3비 단결정 바도체층(6P), (7) 및 (8N')을 갖는 비 단결정 반도체 박막부재(5)가 형성된다.
비 단결정 반도체층(6P)은 P형이며, 다층 전극(2)상에 형성된 비 단결정 반도체층은 5내지 300Å, 특히 70 내지 130Å의 두께를 갖는다. 더구나, 비 단결정 반도체층(6P)은 실리콘 또는 원리적으로 실리콘을 형성하는 반도체, 예를들면 Si×c-1-×(0<x<1)로 표기되는 실리콘 탄화물로 형성된다.
이러한 비 단결정 반도체층(6)은 동일한 반도체 재료로서 미정질 구조를 갖는 비 단결정 반도체층과 구분된다.
즉, 섬유상 구조를 갖는 비 단결정 반도체(6P)은 미정질 구조를 갖는 비 단결정 반도체층의 경우처럼 결정으로 형성된다. 섬유상 구조를 갖는 비 단결정 반도체층(6P)의 경우에 있어서, 결정은 제2a도에서 9로 표시될 기둥모양처럼 전극(2)의 표면에 수직인 방향으로 성장되고, 기둥모양의 결정은 전극(2)의 표면(10)에 평행한 방향으로 나란히 배열된다. 이와 반대로, 미정질 구조를 갖는 비 단결정 반도체층의 경우에 있어서, 10 내지 100Å의 크기를 갖는 기둥모양이 아닌 결정은 제3도에 시된 바와같이 이들이 형성된 표면상에 램덤하게 성장된다.
섬유상 구조를 갖는 비 단결정 반도체층(6P)이 실리콘으로 형성되면, 결정(9)은 결정면(110)을 가지며, 이들의 <110>축은 전극(2)의 표면(10)에 수직인 선(13) 또는 ±30'이내의 각도(θ) 특히, 선(13)에 대해 ±10'의 각도로 경사진 선(14)을 따라 직선적으로 또는 공간적으로 연장된다. 한편, 미정질 구조를 갖는 비 단결정 구조 반도체층이 실리콘으로 유사하게 형성된다면, 결정(11)은 결정(110)을 각각 갖지만 이들<110>축은 제3a도에 도시된 바와같이 표면(12)에 대해 랜덤적으로 연장된다.
더구나, 섬유상 구조를 갖는 비 단결정 반도체층(6P)에 있어서, 인접한 결정(9)은 낮은 규칙성으로 함께 연결되므로, 인접 결정(9) 사이에 댕그링(dangling) 결합이 집결되는 그레인 경계를 사실상 결정할 수 없다. 이와 반대로, 미정질 구조를 갖는 비 단결정 반도체층에서는 인접 결정(11) 사이에 댕그링 결합이 직결되는 그레인 경계(15)가 형성된다.
반면, 섬유상 구조를 갖는 비 단결정 반도체층(6P)은 미정질 구조를 갖는 비 단결정 반도체층과 비교되는 바와같이 작은 격자 응력을 갖는다.
부가적으로, 섬유상 구조를 갖는 비 단결정 반도체층(6P)이 실리콘으로 형성되면, 전자 회절상은 제2b도에 도시된 바와같은 비교적 넓은 많은 스포트(16)를 갖는다. 이처럼, 미정질 구조를 갖는 비 단결정 반도체층이 실리콘으로 형성된다면, 전자 회절상은 제3b도에 도시된 바와같이 스포트를 포함하지 않는다. 제2b도와 제3b도에서, N은 회절수를 나타낸다.
섬유상 구조를 갖는 비 단결정 반도체층(6P)은 크로라인 또는 플로라인 같은 재결합 중심 중화재 즉 수소 또는 할로겐 같은 것을 포함한다.
재결합 중심 중화재를 포함하고 섬유상 구조를 갖는 상술된 비 단결정 반도체층(6P)은 아래와 같은 단계로 이뤄진다.
제4도에 도시된 바와같이, 전극(2)을 형성하는 투광 절연 기판(1)은 가스 유입구(21)와 가스 배출구(22)사이의 반응실(20)내에 배치된다. 이 경우, 한쌍의 절연기판(1)은 등을 맞댄 관계로 함께 조합되어 반응실(20)내에 배치된다. 절연기판(1)은 히터(32)로써 반응실내부(20)를 가열함으로써 가열된다.
이때 반도체 재질가스(G1로 표시)와 재결합 중심 중화재 가스(G2로 표시)와 P형 불순물 재질 가스(G3로 표시)가 반도체 재질 가스원(23)과 재결합 중심 중화재 가스원(24)과 P형 불순물 재질 가스원(25)으로부터 각각의 니들 밸브(26), (27) 및 (28)와 가스 유입구(21)를 거쳐 반응실(20)내로 주입된다.
한편, 반응실(20)은 가스 배출구(22)와 니들 밸브(36)와 스톱 밸브(31)를 거쳐 로타리 펌프(29)로 통하게 된다.
이로 한 결과로써, 반도체 재질 가스G1의 가스혼합물 M과 재결합중심 중화재 가스G2와 P형 불순물 재질 가스G3는 반응실(30)내로 흐르게 된다.
이때, 가스 혼합물 M은 투광 절연기판(1)의 전극(2)상에 비 단결정 반도체층을 침착시키도록 화학적증착반응을 행하게된다.
이 경우에서, 화학적 증착 반응은 가스 혼합물 M내에서 글로우 또는 플라즈마 방전이 발생되도록 반응실(20) 둘레에 배치된 전극(34), (35)을 통해 가스 혼합물(M)의 흐름내에 전원(33)의 전기 에너지를 가함으로써 실시된다. 또한 글로우 또는 플라즈마 방전이 반응실(20) 밖에서 이뤄지도록 광학 에너지를 가스 혼합물(M)의 흐름에 가함으로써도 화학적 증착반응을 일으킬 수 있다. 화학적 증착 반응은 전원(33)의 전기 에너지와 광학 에너지의 결합으로도 일으킬 수 있다.
상기의 화학적 증착 반응을 이용하여 투광 절연기판(1)의 전극(2)상에 비 단결정 반도체층을 침착시키는 방법으로는 전기 및 광학 에너지층 어느 하나 또는 이들 모두를 사용하는 플라즈마 CVD방법이 널리 이용된다.
따라서, 재결합 중심 중화재를 포함하고 섬유상 구조를 갖는 비 단결정 반도체층(69)은 미정질 또는 무정질 구조를 갖는 종래의 비 단결정 반도체층의 경우와 같이 전기 및 광학 에너지중 어느 하나 또는 이들 모두를 이용하는 플라즈마 CVD방법에 의해 형성된다.
그러나 재결합 중심 중화재를 포함하고 섬유상 구조를 갖는 비 단결정 반도체(6P)는 각각의 미정질 또는 무정질 구조를 갖는 비 단결정 반도체층을 형성키 위해 종래에 사용된 조건과는 다른 다음 조건하에서 화학적 증착반응을 행함으로써 형성된다.
(a) 절연 기판(1)은 가스 혼합물 M의 흐름이 절연기판(1)상에 형성된 전극(2)의 상면 전체를 통과토록 반응실(20)내에 놓여진다.
(b) 반응실(20)내의 압력은 니들 밸브(36)를 0.001내지 10토르까지 조절함으로써 결정된다.
(c) 화학적 증착 반응은 반응실(20)내의 절연기판 온도에서 보아 히터(32)를 100내지 400℃, 특히 200내지 300℃로 조절함으로써 행해진다.
실제로, 실리콘으로 형성되고 재결합 중심 중화재를 포함하고 섬유상 구조를 갖는 비 단결정 반도체층은, 반도체 재질 가스G1로서 Sim Hm(nZ1, mZ4)으로 표기되는 실제가스를, 재결합중심 중화재로 수소를 P형 불순물 재질 가스로 디보란가스(B2H6)를 사용하고 또한 화학적 증착반응을 위해 가스 혼합물 M에 13.56MH2의 주파수를 갖는 고주파수 전기 에너지를 가함으로써 얻어지며, 반응실(20)내의 압력은 0.01내지 1토르 영역내에서 선택되며, 반응실의 온도는, 예로써, 250℃로 선택된다.
이러한 경우, 예로써, 실렌에 대한 디보란의 유량율(B2H6/Sim Hm)이 0.5% 라면,실리콘으로 형성되는 비 단결정 반도체층(6P)를 얻기 위해, 수소에 대한 실렌(Sin Hm)의 유량율 R(Sin Hm/H2)과 고주파수 전기에너지의 출력 W(watt)는 제5도의 곡선(37)으로 표시된 바와같은 이러한 관계를 지녀야 한다.
따라서, 디보란(B2H6)과 실렌(Sin Hm)간의 유량율(B2H6/Sin Hm)이 0.5%이라면, 수소에 대한 실렌(Sin Hm)의 유량율(Sin Hm/H2)과 고주파수 에너지 출력 W는 제5도의 극선(37)위의 영역(38)내의 각각의 점에 대응하는 값이 되도록 선택된다.
더구나, 고주파수 전기 에너지를 가스 혼합물 M에 인가하는 전극(34), (35)은 가스 유입구(21)와 가스 배출구(22)쪽이 위치한 반응실(20)을 에워싸도록 배치되므로, 글로우 또는 플라즈마 방전의 전장은 사실상 절연 기판(1)의 상면에 평행하게 된다.
우연하게도, 반응실(20)내의 산소량이 0.1ppm 또는 그 이하, 특히 1내지 0.01ppm 또는 그 이하로 감소될 때까지 절연기판(1)의 표면과 반응실(20)의 내면에 남아있는 산소와 물을 제거하는 단계는 비 단결정 반도체층(6P)이 형성되기전에 양호하게 실시된다. 이러한 산소 제거 단계는 다음과 같은 방법으로 달성될 수 있다. 먼저 반응실(20)은 반응실(20)내의 압력이 약 1×10-9토르로 떨어질때까지 펌프(29)에 의해 진공이 되며, 재결합 중심 중화재 가스원(24)이 반응실내로 주입되어 반응실(20)내의 압력이 0내지 1토르영역에 있도록한 다음, 고주파수 전기 에너지가 전극(34), (35)을 통해 수소 가스의 스트림에 인가되어 플라즈마 방전을 한다.
상기 산소 제거단계후 비 단결정 반도체층(6P)를 형성하는 경우에, 실렌(Sin Hm)대 수소의 유출량비(Sin Hm/H2)와 고 주파수 전기에너지 출력 사이에 존재하며, 제5도에서 곡선(43)으로 표시된 저한계 영역특성은 곡선(37)으로 표시된 특성보다 더 낮다. 이러한 이유로, 실렌(Sin Hm)과 수소와 고 주파수 전기에너지 출력(W) 사이의 유출량비 (Sin Hm/H2)는 제5도에 (44)로 도시한 바와같이 상기 경우보다 더 넓은 영역에 걸쳐 선택될 수 있으며, 비 단결정 반도체층(6P)은 높은 전기 전도성을 가지도록 형성될 수 있다.
이런 방식으로, 재결합 중심 중화재를 포함하고 섬유상 구조를 갖는 비 단결정 반도체층(6P)이 건극(2)위에 형성된다.
섬유상 구조로 형성된 비 단결정 반도체층(6P)의 경우에는, 광 에너지 갭Eg(eV)와
Figure kpo00002
(K는 흡광계수, h는 플랑크상수, V는 광주파수)는 제6도에 라인(40)으로 표시된 관계를 갖는다. 라인(40)은 비 단결정 반도체층이 디보란과 포스핀 가스를 사용하여 실리콘과 불순물로서 1%의 붕소를 함유하는 P형 실리콘으로 형성된 경우에 얻어진 측정결과이다. 각각 비 결정과 미정질 구조를 갖는 비 단결정 반도체층에 있어서, 에너지 갭 Eg와
Figure kpo00003
사이의 관계는 제6도의 라인(41)(42)으로 표시된 것과 같다. 라인(41)(42)은 라인(40)보다 더 급경사이다.
따라서, 상기 형성된 섬유상 구조의 비 단결정 반도체층(6P)의 흡광계수는 동일 반도체재질로 형성된 미정질 과 무정질 구조의 비 단결정 반도체층의 흡광계수보다 더 낮다. 섬유상 구조를 갖는 비 단결정 반도체층(6P)이 상기한 바와같은 불순물로서 붕소를 함유하는 P형 실리콘으로 형성되며, 실리콘(Si)과 붕소(B) 사이의 비대 전기전도성(C)(Ω㎝-2)의 관계는 제7도의 곡선(51)으로 표시된다. 무정질과 미정질 구조의 비 단결정 반도체층의 경우에, 상기 관계는 제7도에서 곡선(51)(52)으로 각각 표시된다.
따라서, 섬유상 구조의 비 단결정 반도체층(6P)은 동일반도체 재질로 형성되는 무정질과 미정질 구조의 비 단결정 반도체층보다 전도성이 더 높다.
상기한 것은 전극(2)에 형성된 섬유상 구조의 비 단결정 반도체층(6P)에 대한 설명이다.
비 단결정 반도체 박막부재(5)의 비 단결정 반도체층(7)은 I형이며, 섬유상 구조의 비 단결정 반도체층(6P)위에 0.4내지 0.7μ두께로 형성된다.
비 단결정 반도체층(7)은, 재결합 중심 중화재로서, 수소 또는 염소, 불소와 같은 할로겐을 포함하며, 비 단결정 반도체층(6P)의 경우와 같으며, 층(7)은 미정질 또는 무정질 구조를 가진다. 무정질 구조는 미정질과 무정질 구조 사이의 중간인 반-무정질 구조를 포함한다.
비 단결정 반도체층(7)은 한개 또는 두개의 전기 에너지와 광학 에너지를 사용하는 종래의 플라즈마 CVD방법으로 형성된다.
비 단결정 반도체 박막부재(5)의 비 단결정 반도체층(8N')은 N형이며 비 단결정 반도체층(7)위에 100내지 300Å두께로 형성된다. 비 단결정 반도체층(7)을 갖는 경우, 비 단결정 반도체층(8N')은 또한 재결합 중심 중화재를 포함하며 미정질 또는 무정질 구조를 가진다. 이 반도체층(8N')은 전기 에너지와 광학 에너지중 한개 또는 두가지 다를 사용하는 종래의 플라즈마 CVD방법으로 형성된다.
상기는 전극(2)위에 형성된 비 단결정 반도체 박막부재(5)에 대한 설명이다.
전극(61)은 비 단결정 반도체 박막부재(5)의 비 단결정 반도체층(8N')위에 형성된다. 전극(61)은 반사전극이며, 전극(61)이 비 단결정 반도체층(8N')과 높은 반사도를 갖는 탁월한 오믹 접촉을 유지하도록 비 단결정 반도체층(8N')위의 투광도전층(62)과 투광도전층(62)위의 반사도전층(63)으로 구성되어 있다.
전극(61)의 투광도전층(62)은 산화금속으로 형성된다. 비 단결정 반도체층(8N')이 기공을 포함하며 N형인 경우에, 상기 금속산화물은 인듐산화물 또는 1내지 10%의 안티몬 삼화물을 함유하는 인듐산화물로 구성된 것이다.
전극(62)의 반사전극(63)은 알루미늄(A1) 또는 은(Ag)으로 형성되며 이때 투광도전층(62)의 금속산화물은 인듐 산화물 또는 인듐산화물을 주로하여 구성한다.
상기의 본 발명은 PIN형 반도체 광전변환장치의 제1실시예의 배치에 관한 설명이다.
본 발명의 PIN형 반도체 광전 변환장치의 제1실시예는 비 단결정 반도체 박막부재(5), 투광전극(2)과 반사전극(61)을 구비하며, 투광절연기판(1)에 의해 지지된다.
비 단결정 반도체 박막부재(5)는 P형 비 단결정 반도체층(6P), I형 비 단결정 반도체 층(7), N형 비 단결정반도체층(8N')의 순서로 적층되어 구성되며, 결과적으로, 비 단결정 반도체 박막부재(5)는 PIN정합을 형성한다.
투광전극(2)과 반사전극(61)은 각각 비 단결정 박막부재(5)의 비 단결정 반도체층(6P)(8N')과 접촉한다. 투광전극(2)은 투광절연기판(1)위에 침착된다.
그러한 배치로, 투광 절연기판(1)의 외부로부터 PIN형 반도체 광전 변환장치위에 입사하는 광(30)은 투광절연기판(1)과 투광전극(2)를 통해 비 단결정 반도체 박막부재(5)로 들어간다. 비 단결정 반도체 박막부재(5)로 들어간 광은 비 단결정 반도체층(6P)을 통하여 I형 비 단결정 반도체층(7)에 도달하여 흡광된다.
이는 I형 비 단결정 반도체층(7)에서 입사광에 일치하는 캐리어(정광쌍)를 만든다. 홀과 전자는 각각 P형 비 단결정 반도체층(6P)과 N형 비 단결정 반도체층(8N')으로 이동되어, 거기서부터 전극(2), (61)으로 들어간다.
이 결과로, 전위차는 전극(2)(61) 사이에 나타나서, 부하가 전극(2)(61) 사이에 연결되는 경우광(30)의 세기에 대응하는 전류가 부하에 공급될 수 있도록 한다.
이 경우, PIN 접합이 역바이어스되는 방법으로 바이어스원이 전극(2)(61) 양단에 연결될 경우와 두꺼운 공핍층이 I형 비 단결정 반도체층(7)에 형성될 경우 캐리어내의 홀과 전자는 각각 공핍층의 드리프트 전장에 의해 비 단결정 반도체층(6P)(8N')에 효과적으로 드리프트된다.
제1도에 도시된 본 발명의 PIN형 반도체 광전 변환장치에 의하면, 광(30)의 입사면위의 비 단결정 반도체층(6P)은 비 단결정 반도체 박막부재(5)를 형성하며, 재결합 중심 중화재와 섬유상 구조를 포함한다. 비 단결정 반도체층(6P)은 재결합 중심 중화재를 포함하고 제6도에서 처럼 미정질이나 무정질 구조를 갖는 동일 반도체 재질로 형성된 비 단결정 반도체보다 훨씬 적은 흡광계수를 갖는다.
비 단결정반도체층(6P)을 통해 비 단결정 반도체층(7)으로 광이 전파되므로써, 비 단결정반도체층(6P)은 미정질 또는 무정질 구조( PIN형 반도체 광전 변환 장치내의 비 단결정반도체층에 대응한다)의 경우보다 광(30)의 손실이 적다. 따라서, 광에 대한 창문으로서 작용하는 비 단결정 반도체층(6P)의 창문효과는 높다.
재결합중심중화재를 포함하고 섬유상 구조를 갖는 비 단결정 반도체층(6P)는 제7도에서 처럼 재결합 중심 중화재를 포함하며 미정질이나 무정질 구조를 갖는 동일 반도체 재질로 형성된 비 단결정 반도체층보다 훨씬 더 높은 전기전도도를 갖는다.
높은 전도도에 의해, 비 단결정 반도체층(7)내에서 생성된 캐리어내의 홀은 비 단결정 반도체층(6P)으로 이동되고 다시 고속으로 전극(2)으로 이동되는데, 이떼 비 단결정 반도체층(6P)이 미정질이나 무정질구조(종래의 PIN형 반도체 광전변화장치내의 비 단결정 반도체층에 대응된다)를 갖는 경우보다 훨씬 적은 손실을 갖는다.
제1도에서 언급된 본 발명의 PIN형 광전 변환장치에 따라 광(30)의 입사측으로부터 반대측 위의 전극(61)은 반사전극이다.
반사전극(61)이 공급되므로써, 비 단결정 반도체층(7)에 흡수되지 않고 비 단결정 반도체층(8N')을 통해 전극(61)을 향해 통과하는 비 단결정 반도체층(7)에 도달되는 광의 일부분은 비 단결정 반도체층(8N')과 맞붙여 있는 전극(61)에 의해 반사되어 비 단결정 반도체층(7) 속으로 들어가게 되며, 그곳에서 반사된 광은 흡광된다.
반사전극(61)은 비 단결정 반도체층(8N')위에 부착된 투광도전전극(62)과 투광도전층(62)위의 반사도전층(62)으로 이루어져 있다.
투광도전층(62)은 비단 결정 반도체층(8N')내에 포함된 N형 불순물이 인일대 인듐산하물로 이루어지거나 주로한 금속산화물로 이루어져 있다. 이와같은 경우에 있어서, 반사도전층(63)은 알루미늄이나 은으로 형성된다.
따라서, 투광도전층(62)은 비 단결정 반도체층(8N') 및 반사도전층(63)과 양호한 오믹 접촉을 이룬다. 반사도전층(63)은 알루미늄이나 은으로 형성되며 따라서 큰 반사성분을 갖게 된다.
따라서 제1도에서 언급된 본 발명의 PIN형 반도체 광전 변환장치는 비 단결정 반도체층(69)가 미정질이나 무정질 구조를 갖고 전극(61)이 반사재질이 아닐 경우에 비해 높은 광전 변화효율 및 양호한 광응답 특성을 나타낸다.
비 단결정 반도체층(7)(8N')이 실리콘으로 형성되고 P형 비 단결정반도체층(6P)가 1.92 내지 2.1eV의 에너지 갭을 갖는 SixC1-X로 형성되는 경우에 있어서, 비 단결정 반도체층(6P)은 10 내지 200(Ω㎝)-1의 전기 전도도를 나타내며 AMI(100mw/㎠) 조건하에 8 내지 9%의 광전 변환효율이 0.90 내지 0.92V의 전압에서 얻어진다. 비 단결정 반도체층(6P)이 미정질이나 무정질 구조를 갖도록 형성되는 것을 제외하고 위에서 언급된 동일한 수조가 사용될대 광전변환효율은 0.85V에서 단지 7.5 내지 8.5%이다.
제1도에서 처럼 본 발명의 PIN형 반도체 광전 변환장치에 의하면, 비 단결정 반도체층 (7)이 실리콘으로 형성될때, 만일 비 단결정 반도체층(6P)의 에너지 갭이 SixC1-X(0<X<1)으로 표현되는 실리콘 탄화물이 P형 비 단결정 반도체층(6P)을 형성하므로써 비 단결정 반도체층(7)의 에너지 갭보다 더 크게 만들어진다면, 이때 I형 비 단결정 반도체 층(7) 위의 광에 대한 영향에 대해 창문으로서 동작하는 P형 미정질 반도체층(6P)의 창효과는 긴 파장의 광에 대해서는 증가되며 광전 변환 효과 및 응답 특성도 개 선된다.
상기의 장점을 갖는 제1도에서 인급된 본 발명의 PIN형 광전 변환장치는 비 단결정 반도체 박막부재(5)의 비 단결정 반도체층(6P)을 형성하는 단계를 포함하므로써 제조된다.
상기된 것처럼, 비 단결정 반도체층(6P)은 반도체 재질가스(G1)을 포함하는 가스혼합물(M), 재결합 중심 중화재가스(G2)와 P형 불순물 재질가스(G3)가 절연기판(1)이 위치하며 가스혼합물(M)이 화학적 증착반응을 하는 반응실(20)로 주입된다.
이와같은 경우에 있어서, 절연기판(1)은 침착되어 그 위에 형성된 전극(2)의 상측 표면은 가스혼합물(M)의 흐름에 따라 확장되며 화화적 증착반응이 반응실(20)의 100 내지 400℃에서 0.1 내지 10토르 압력으로 수행된다.
비 단결정반도체층(6P)은 적은 흡광계수와 높은 전기전도도를 갖도록 형성될 것이다. 비 단결정 반도체층(6P)이 100 내지 400℃의 낮은 온도에서 형성되기 때문에, 재결합중심 중화재는 충분히 높은 전기 전도도를 공급하는 층(6P)으로 부터 방출되지 않는다.
상기 산소를 전 과정에서 비 단결정반도체층 (6P)의 구조로 이동시키므로써, 투광도 및 전도도가 개선될 수 있다. 따라서 본 발명의 제조방법에 의한 상기된 양호한 특징을 갖는 PIN형 광전 변환 장치가 만들어 질 수 있다.
다음에는 본 발명의 PIN형 광전변환장치의 제2실시예를 제8도에 의해 설명한다.
제8도에 있어서, 제1도에 대응하는 부분들에 대해 표시숫자들은 동일하며, 따라서 자세한 설명은 하지 않을 것이다.
제8도에서 나타내는 본 발명의 제2실시예는 다음과 같은 점을 제외하고는 제1도의 실시예와 동일하다. 재결합중심 중화재를 갖는 제1도의 제1P형 비 단결정 반도체층(6P)은 섬유상 구조를 가지며, 재결합 중심 중화재를 포함하는 비 단결정 반도체층(6N)과 대치되며, N형의 섬유상 구조를 갖는 비 단결정 반도체층(5)을 형성한다. N형 비 단결정 반도체층(6N)은 제1도의 비 단결정 반도체층(6P)의 구성에 대하여 제4도 및 제5도에서 설명된 동일방법에 의해 형성될 수 있다. 그러나 이와같은 경우에는 P형 불순물재질가스(G3) 대신 N형 불순물재질가스(G4)가 N형 불순물재질 가스원(40)으로부터 니들밸브를 거쳐 상기 반응실(20)로 주입된다.
한편 비 단결정 반도체층(6N)이 일정한 N형 불순물을 포함하도록 구성되어 있기 때문에 수소에 대한 실렌의 유량비(SinHm/H2)의 고주파수의 전기 에너지의 출력 사이에는 제5도의 곡선(45)(산소 제거단계가 포함되지 않음) 또는 곡선 (47)(산소제거 단계가 포함된)으로 표시되게 하되 무선(37) 또는 (43)으로 표시된 특성도 보다 비교적 낮은 제한 영역의 특성을 가진다. 따라서 셀렌(SinHm)과 수소(H2) 사이에 유량비(SinHm/H2)와 고주파수 전기 에너지 출력(W)은 곡선(45) 또는 (47)의 상향으로 있는 영역(46) 또는 (48)내에서 선택된다.
따라서 n-형 비 단결정 반도체층(6N)은 제2도 및 제3도를 참고로 이미 기술한 바와같은 동일한 섬유상 구조를 가지는 동시에 제6도를 참고로 제1도의 실시예에서 P형 비 단결정 반도체층(6P)에 대하여 기술한 바와같은 비교적 적은 흡광계수를 가진다. 또한 n-형 비 단결정 반도체층(6N)은 층(6P)에 대한 경우와 같이 자체의 전기도전성이 매우 높다. 그런데 N형 비 단결정 반도체(6N)이 실리콘으로 제조되면서 반도체 재질가스로써 실렌(SinHm), N형 불순물 재질가스(G4)로써 포스핀(pH3)과, 재결합중심 중합재로써의 수소를 사용하므로 수소가 포함되게 한 경우 실리콘과 인사인의 비(P/Si)에 대한 전기적도전성(C)의 관계는 제7도의 곡선(80)으로 표시된 바와같다. 그에 비교하여 비 단결정층(6N)이 무정질의 미정질로 구성되는 경우 인대 실리콘비(P/Si)에 대한 전기 도전성(C)은 제7도에 곡선(81) 및 (82)로 표시된 바와같다. 제1도의 실시예에 비 단결정반도체층(8N')은 P형 비 단결정 반도체층(8P')으로 대치되는데, 이는 또한 비 단결정 반도체층(8N')의 경우에서와 같이 동일한 방식으로 축조된다.
인듐 산화물로 이루어진 투광 도전층(3)과 주석 산화물로 이루어진 투광 도전층(4)은 그들보두 전극(2)을 가지고 있으면서, N형 도전층(6P)을 N형 비 단결정 반도체층(6P)으로 대체하므로 위치가 바꾸어지며, 전극(2)은 투광 도전층(4)에 의하여 N-형 비 단결정 반도체층(6N)과 양호한 오믹접촉을 하게 한다.
더구나 인듐산화물로 이루어진 금속산화물로 제조되고 제1도 실시예에서는 전극(61)으로 구성되게한 투과 전극(62)은 주석산화물로 이루어진 금속 산화물로 제조된 투광도전층(64)으로 대체되어 P형 비 단결정 반도체층(8P')와 양호한 오믹접촉을 하게 한다. 상기 기술의 비열은 본 발명의 제2실시예이다. 이러한 배열에 의하여, 제2실시예에는 상기 본 발명의 요지를 제외하고 제1도의 제1실시예에 따라 축조되는 것과 동일하다.
제9도는 참고하여 본 발명을 기술하면 다음과 같다.
제9도에서, 제1도와 동일한 부품에는 동일부호로 표기되어 있다.
또한 제9도의 제3실시예는 다음의 기술을 제외하면 제1도의 제1실시예를 축조하는 것과 동일하다.
제1실시예의 N형 비 단결정 반도체층(8N')는 P형 비 단결정 반도체층(6P)에 대하여 반대로 전형인 N형 비 단결정 반도체층(8N)으로 대체되어 있지만 재결합 중심 중합체로 구성되며 섬유상구조로 이루어져 있다.
이러한 N형 비 단결정 반도체층(8N)은 제8도를 참고로 이미 기술한 N형 비 단결정 반도체층(6N)의 경우와 동일한 방식으로 축조된다. 따라서 N형 비결정 반도체층(8N)은 P형 비 단결정 반도체층(6P)과 마찬가지로 비교적 작은 흡광계수와 높은 전기적인 도전성을 가지며, 이러한 점은 본 발명의 제3실시예이다.
이러한 배열에 의하여, 제3실시예는 상기의 요지를 제외하고는 제1실시예의 축조와 동일하며, 높은 도전성과 같은 매우 우수한 장점을 가진다.
I형 비 단결정반도체층(7)에 대하여 광(30)의 입사되는 측면으로부터 반대측면상에 배열된 N형 비 단결정 반도체층(62)은 광(30)이 입사되는 측면상에 P형 비 단결정 반도체층(6P)의 경우와 같이 비교적 작은 흡광계수를 가지나, N형 층(62)은 I형 비 단결정 반도체층(7)에 의하여 흡광되지 않는 광에 대하여 작은 손실을 가지게 하고 또한 전극(61)을 향하여 비 단결정 반도체층(8N)을 통과한다음 전극(61)에 의하여 I형 비 단결정 반도체층(7)에 대해 다시 반사된다. 또한 전극(61)과 오믹 접촉되는 N형 비 단결정 반도체층(62)이 전극(2)과 외믹 접촉하는 P형 비 단결정 반도체층의 경우와 같이 높은 전기적 도전성을 가지기 때문에 I형 비 단결정 반도체층(7)에 형성된 캐리어는 전극(61)까지 효과적으로 이송된다.
따라서 제3실시예에 의하여 제1도의 실시예보다 비교적 높은 광전 변환 효율과 응답특성을 가진다.
이제 제10도를 참조하여, 본 발명의 제4실시예를 설명하겠다.
제10도에 도시된 부품중 제8도에 도시된 부품과 동일한 부품은 동일예시부호를 사용함과 더불어 그에 대한 상세설명은 생략하겠다.
제10도에 도시된 제4실시예는 P형 비 단결정 반도체층(8P')이 제9도를 참조하여 설명된 비 단결정 반도체층(8N)과 동일한 섬유상 구조를 갖는 P형 비 단결정 반도체층(8P)으로 대체된 것을 제외하고는 제8도에 도시된 제2실시예와 구조상 동일하다.
따라서, 제4실시예는 재차설명할 필요도 없이 제9도의 제3실시예와 같이 우수한 특징을 갖는다.
다음, 제11도를 참조하면서, 본 발명의 제5실시예를 설명하겠다.
제11도에 있어서, 제1도에 도시된 부품과 동일부품에는 동일예시 부호를 붙임과 동시에, 이에 대한 상세 설명은 생략한다. 이 실시예도 다음에 설명하는 점을 제외하고는 제1도에 도시된 제1실시예와 구조상 동일하다.
제5실시예에 있어서, 제1실시예어서의 전극(2)을 형성하는 투광도전층(3)이 없으며, 제1실시예에서의 투광절연기판(1)은 전극(2)을 형성하는 반사도전층(63), 투광도전층(62), 비 단결정 박막부재(5)를 형성하는 비 단결정 반도체(8N'), (7), (6P), 및 전극(2)을 형성하는 투광도전층(4)이 차례로 적층되는 세라믹, 스테인레스강 또는 동종의 재료로 된 기판(66)으로 대체된다. 아울러, 리드전극(68)은 투광 도전층(4)에 접속된다.
이상은 본 발명의 제5실시예의 설명이다.
상술된 구성의 경우, 제5실시예는 상술한 점을 제외하고는 제1실시예와 같으므로, 제1실시예에서의 특징과 동일한 특징을 갖는다.
제12도를 참조하면서, 본 발명의 제6실시예를 설명하겠다. 제12도에 있어서 제8도에서의 동일부품은 동일예시부호를 병기한다.
이같은 실시예에 있어서 도시하지는 않았으나, 반사도전층(63), 투광도전층(64), 비 단결정 반도체층(8P'), (7), (6N) 및 투광도전층(3)은 차례로 기판(66)상에 적층되고 리드전극(68)은 제11도에 관련하여 설명된 제5실시예의 경우과 같이 투광도전층(3)에 접속된다.
제6실시예는 제8도에 관하여 설명한 바와 동일한 특징을 갖는다.
제13도는 본 발명의 제7실시에를 도시한 것으로서, 제9도에서의 부품과 동일한 부품을 동일예시부호를 사용한다.
이 실시예에 있어서, 상세히 설명하지 않겠으나, 반사도전층(63), 투광도전층(62), 비 단결정 반도체층(8N), (7), (6P) 및 투광도전층(4)은 기판(66)상에 차례로 적층되고, 리드전극(68)은 제11도에 관해 설명한 제5실시예와 같이 투광도전층(4)상에 제공된다.
제7실시예도 제9도에 관한 설명된 바와 동일한 특징을 갖는다.
제14도는 본 발명의 제8실시예를 도시한 것으로, 제10도에서의 부품과 동일한 부품은 동일예시 부호를 사용한다.
이 실시예에 있어서, 반사도전층(63), 투광도전층(64), 비 단결정 반도체층(8P), (7), (6N) 및 투광도전층(3)은 기판(66)상에 차례로 적층되고, 리드전극(68)은 제11도에 관해 설명된 제5실시예에서와 같이 투광도전층(3)상에 제공된다.
제8실시예가 제10도를 참조하여 설명된 바와 동일한 특징으로 갖음을 명백하다.
제15도 및 제16도는 본 발명의 제9 및 제10실시예를 도시한 것으로서, 제1도 및 제8도와 동일한 부품은 동일예시 부호를 사용한다. 이들 제9 및 제10실시예들은 제2전극(61)이 알루미늄의 도전층(67)으로 형성됨을 제외하고는 제1도 및 제8도를 참조하여 설명한 구성과 동일 구성을 갖는다.
이들 제9도 및 제10도는 제1도 및 제8도의 제1 및 제2실시예와 동일 특징을 갖는다.
제17도 및 제18도는 본 발명의 제11 및 제12실시예를 도시한 것으로서, 제11도 및 제12도와 동일한 부품은 동일예시 부호를 사용한다. 제11 및 제12실시예는 제2전극(61)이 스테인레스강, 철 또는 동종의 재료로된 기판(90)상에 도금된 니켈 또는 동종의 층(91)으로 형성됨을 제외하고는 제11도 및 제12도의 실시예와 동일 구성을 갖는다. 이같은 구성의 실시예들도 제11도 및 제12도의 제5 및 제6실시예에서와 동일특징을 갖는다.
본 발명에 의한 신규 개념의 범주를 벗어나지 않은 범위내에서 각종 변형 및 수정이 가능함을 명백하다.

Claims (18)

  1. PIN형 반도체 광전변환장치로서, 제1도전형의 제1비 단결정반도체층과 제1도전형과는 반대인 제2도전형의 I형 제2비 단결정반도체층과 제3비단 결정반도체층을 포함하고 있는 비 단결정 반도체 박막부재 및 ; 각각 비 단결정반도체 박막부재의 제1 및 제3비 단결정 반도체층과 오믹 접촉을 이루는 제1 및 제2전극을 구비하고 있는 광전변환장치에 있어서, 비 단결정 반도체 박막부재의 제1 및 제3비 단결정 반도체층의 한쪽 또는 양쪽모두가 동일 반도체 재질의 무정질 및 미정질 구조의 흡광계수보다 작은 흡광계수를 가진 섬유상 구조를 가지는 것을 특징으로 하는 반도체 광전 변환장치.
  2. 제1항에 의한 PIN형 반도체 광전 변환 장치에 있어서, 섬유성 구조를 가진 제1 및 제2비 단결정 반도체층의 한쪽 또는 양쪽을 형성하는 결정이 각각 면(110)과 제1 및 제3비 단결정반도체층이 형성되는 면에 수직인 선을 따라 각각 연장되거나 또는 수직선에 ±30°의 각도로 경사진 선을 따라 각각 연장되는 축(110)을 가진 장치.
  3. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 섬유상구조를 가진 제1 및 제3비 단결정 반도체층의 한쪽 또는 양쪽이 재결합 중심 중화재로서 수소 또는 할로겐을 함유하고 있는 장치.
  4. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제1, 제2 및 제3비 단결정 반도체층이 실리콘으로 형성되거나 또는 주로 실리콘으로 구성된 반도체를 형성되는 장치.
  5. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제1비 단결정 반도체층이 입사광측상에서 섬유상 구조의 비 단결정 반도체층으로 형성되고, 제1비 단결정 반도체층이 제2비 단결정 반도체층에서의 에너지 대역갭 보다 큰 에너지 대역갭을 갖는 장치.
  6. 제5항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제2비 단결정 반도체층이 실리콘으로 형성되고, 제1비 단결정 반도체 층이 실리콘 카바이드 SixC1-x(0<X<1)로 형성되는 장치.
  7. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제2비 단결정 반도체층이 미정질 및 무정질 구조중의 한 구조를 가지는 장치.
  8. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제1비 단결정 반도체층이 입사광측상에서 섬유상 구조의 비 단결정 반도체층으로 형성되며, 제3비 단결정 반도체층이 동일한 반도체 재질의 무정질 및 미정질 구조의 흡광계수보다 작은 흡광계수를 가진 섬유상 구조를 가지며, 제2전극이 반사전극에 의해 형성되는 장치.
  9. 제8항에 의한 PIN형 반도체 광전변환 장치에 있어서, 제2전극을 형성하는 반사전극이 비 단결정 반도체층의 제3비 단결정 반도체층상에 형성된 투광도전층과 이 투광도전층상에 형성된 반사도전층을 구비하고 있는 장치.
  10. 제9항에 의한 PIN형 반도체 광전변환 장치에 있어서, 제2전극을 형성하는 반사전극의 투광도전층이 금속산화물상에 형성되고, 반사도전층이 금속으로 형성된 장치.
  11. 제10항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제3비 단결정 반도체층이 N형이고, 제2전극을 이루는 반사 전극의 투광도전층을 형성하는 금속산화물이 주로 인듐 산화물로 구성된 금속산화물인 장치.
  12. 제11항에 의한 PIN형 반도체 광전변환 장치에 있어서, 제2전극을 형성하는 반사전극의 반사도전층이 알루미늄 또는 은으로 형성된 장치.
  13. 제10항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제3비 단결정 반도체층이 P형이고, 제2전극을 이루는 반사전극의 투광도전층이 주석 산화물로 구성된 금속산화물로 형성된 장치.
  14. 제13항에 의한 PIN형 반도체 광전변환 장치에 있어서, 제2전극을 이루는 반사전극의 반사도전층이 알루미늄 또는 은으로 형성된 장치.
  15. 제1항에 의한 PIN형 반도체 광전변환 장치에 있어서, 비 단결정 반도체 박막부재의 제1비 단결정 반도체층이 입사광측상에서 비 단결정 반도체층으로 형성되고 제1 및 제2비 단결정 반도체층은 동일 반도체 재질의 미정질 및 무정질의 흡광계수보다 작은 흡광계수를 가진 섬유상 구조를 가지며, 제2비 단결정 반도체층은 마이크로 결정 또는 무정질 구조중의 한 구조를 가지며, 제2전극은 반사전극에 의해 형성되는 장치.
  16. PIN형 반도체 광전변환장치의 제조방법으로서, 반도체 재질가스의 가스혼합물과 재결합 중심 중화재가스 및 P형 또는 N형 불순물 재질 가사를 기판이 배치된 반응실내로 주입하는 단계와, 가스혼합물을 화학중착반응에 의해 기판에 피착시켜 P형 또는 N형 비 단결정반도체층을 형성하도록 하는 단계를 구비하고 있는 방법에 있어서, 기판의 주표면은 가스혼합물의 유통 방향으로 연신되어 배치되고, 화학증착반응은 반응실내에서 0.001 내지 10트로의 압력과 100°내지 400℃의 온도범위내에서 기판에 실행되어 섬유상 구조를 가진 비 단결정 반도체층인 P형 또는 N형 비 단결정 반도체층을 형성하는 방법.
  17. 제16항에 의한 PIN형 반도체 광전변환 장치의 제조방법에 있어서, 반응실내로 수소가스를 주입하여 반응실내의 나머지 산소가 제거된 후 수소가스가 화학 증착반응을 실행하도록 하는 방법.
  18. 제16항에 의한 PIN형 반도체 광전변환 장치의 제조방법에 있어서, 가스 혼합물에 전기에너지 및 광학에너지는 한쪽 또는 양쪽 모두를 공급하는데 의해 화학 증착 반응이 실행되도록 한 방법.
KR1019830002325A 1982-05-24 1983-05-24 반도체 광전 변환장치 및 그 제조방법 KR890003148B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57087801A JPS58204527A (ja) 1982-05-24 1982-05-24 繊維構造を有する半導体およびその作製方法
JP57-87801 1982-05-24
JP87801 1982-05-24

Publications (2)

Publication Number Publication Date
KR840004986A KR840004986A (ko) 1984-10-31
KR890003148B1 true KR890003148B1 (ko) 1989-08-23

Family

ID=13925079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002325A KR890003148B1 (ko) 1982-05-24 1983-05-24 반도체 광전 변환장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US4591893A (ko)
JP (1) JPS58204527A (ko)
KR (1) KR890003148B1 (ko)
AU (1) AU559629B2 (ko)
GB (1) GB2123606B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60222831A (ja) * 1984-04-20 1985-11-07 Nippon Kogaku Kk <Nikon> アルバダ式カメラフアインダ−の視野内表示装置
US4950614A (en) * 1984-05-15 1990-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of making a tandem type semiconductor photoelectric conversion device
DE3441922C2 (de) * 1984-11-16 1986-10-02 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Fotokathode für den Infrarotbereich
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US4695859A (en) * 1986-10-20 1987-09-22 Energy Conversion Devices, Inc. Thin film light emitting diode, photonic circuit employing said diode imager employing said circuits
EP0283699B1 (en) * 1987-03-23 1994-06-15 Hitachi, Ltd. Photoelectric conversion device
JP2616929B2 (ja) * 1987-08-22 1997-06-04 株式会社日本自動車部品総合研究所 微結晶炭化ケイ素半導体膜の製造方法
JPH0697683B2 (ja) * 1989-11-10 1994-11-30 株式会社東芝 半導体装置の製造方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5766344A (en) 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
KR100250020B1 (ko) * 1993-03-02 2000-03-15 가네꼬 히사시 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices)
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
DE69923436T2 (de) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Verfahren zum beschichten von silizium mit hoher kantenabdeckung
US7396563B2 (en) * 2002-05-23 2008-07-08 Sixtron Advanced Materials, Inc. Ceramic thin film on various substrates, and process for producing same
WO2011001842A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196438A (en) * 1976-09-29 1980-04-01 Rca Corporation Article and device having an amorphous silicon containing a halogen and method of fabrication
US4270018A (en) * 1979-12-26 1981-05-26 Gibbons James F Amorphous solar cells
JPS5710920A (en) * 1980-06-23 1982-01-20 Canon Inc Film forming process
IT1138203B (it) * 1980-09-09 1986-09-17 Energy Conversion Devices Inc Metodo di fabbricazione di leghe amorfe fotosensibili di germanio e dispositivi ottenuti con tale metodo
US4339470A (en) * 1981-02-13 1982-07-13 Rca Corporation Fabricating amorphous silicon solar cells by varying the temperature _of the substrate during deposition of the amorphous silicon layer
JPS57160174A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Thin film solar battery
US4401840A (en) * 1981-07-22 1983-08-30 Photowatt International, Inc. Semicrystalline solar cell

Also Published As

Publication number Publication date
AU1488383A (en) 1983-12-01
US4843022A (en) 1989-06-27
KR840004986A (ko) 1984-10-31
US4591893A (en) 1986-05-27
AU559629B2 (en) 1987-03-19
GB8314366D0 (en) 1983-06-29
JPS58204527A (ja) 1983-11-29
GB2123606B (en) 1985-12-24
GB2123606A (en) 1984-02-01

Similar Documents

Publication Publication Date Title
KR890003148B1 (ko) 반도체 광전 변환장치 및 그 제조방법
US4758527A (en) Method of making semiconductor photo-electrically-sensitive device
US4433202A (en) Thin film solar cell
KR890003499B1 (ko) P-형 반도체 합금을 연속적으로 제조하는 방법
US5468521A (en) Method for forming a photoelectric deposited film
US4398343A (en) Method of making semi-amorphous semiconductor device
US4498092A (en) Semiconductor photoelectric conversion device
US4379943A (en) Current enhanced photovoltaic device
US4409605A (en) Amorphous semiconductors equivalent to crystalline semiconductors
GB2124826A (en) Amorphous semiconductor materials
KR20080033955A (ko) 반도체 구조물, 광기전력 디바이스 및 제조 방법과 솔러모듈
JPS60154521A (ja) 炭化珪素被膜作製方法
EP1020931A1 (en) Amorphous silicon solar cell
US5521400A (en) Semiconductor photoelectrically sensitive device with low sodium concentration
US5043772A (en) Semiconductor photo-electrically-sensitive device
US4520380A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4451838A (en) Semiconductor photoelectric conversion device
US4710786A (en) Wide band gap semiconductor alloy material
GB2116775A (en) Photovoltaic device
US4559552A (en) PIN semiconductor photoelectric conversion device with two oxide layers
US4839312A (en) Fluorinated precursors from which to fabricate amorphous semiconductor material
US7038238B1 (en) Semiconductor device having a non-single crystalline semiconductor layer
JP3181121B2 (ja) 堆積膜形成方法
JP3255903B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP2592809B2 (ja) 光起電力素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950721

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee