KR890001325A - Bus Transmitter with Controlled Trapezoid Turnover - Google Patents

Bus Transmitter with Controlled Trapezoid Turnover Download PDF

Info

Publication number
KR890001325A
KR890001325A KR1019880007838A KR880007838A KR890001325A KR 890001325 A KR890001325 A KR 890001325A KR 1019880007838 A KR1019880007838 A KR 1019880007838A KR 880007838 A KR880007838 A KR 880007838A KR 890001325 A KR890001325 A KR 890001325A
Authority
KR
South Korea
Prior art keywords
pull
terminal
mosfet
transistor
input signal
Prior art date
Application number
KR1019880007838A
Other languages
Korean (ko)
Other versions
KR920007097B1 (en
Inventor
에스. 그론달스키 데이비드
Original Assignee
마리에타 엠.에디에르
디지탈 이큅먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마리에타 엠.에디에르, 디지탈 이큅먼트 코포레이션 filed Critical 마리에타 엠.에디에르
Publication of KR890001325A publication Critical patent/KR890001325A/en
Application granted granted Critical
Publication of KR920007097B1 publication Critical patent/KR920007097B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Abstract

내용 없음No content

Description

제어된 사다리꼴 회전율을 갖는 버스 전송기Bus Transmitter with Controlled Trapezoid Turnover

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따라 구성된 디지탈 데이타 버스 전송기의 개략 회로도.1 is a schematic circuit diagram of a digital data bus transmitter constructed in accordance with the present invention.

제2도는 제1도에 도시한 전송기를 이해하는데 유용한 제1도에 도시한 회로의 2지점에서의 신호 파형을 설명하는 도면.FIG. 2 illustrates signal waveforms at two points in the circuit shown in FIG. 1 useful for understanding the transmitter shown in FIG.

Claims (6)

A. 출력 단자 및 제어 단자를 포함하고, 이 출력 단자와 제어 단자 사이에 궈환 경로를 제공하기 위해 출력 단자와 제어 단자 사이에 비교적 큰 캐패시턴스를 갖고 있는 구동기 장치, 및 B. 입력 신호의 상태에 응답하여 구동기 장치의 제어 단자를 제어하기 위한 제어 노드를 정하고, 제어 방식으로 구동기 장치를 턴온 및 오프시키도록 제어 노드로 및 제어 노드로부터의 전류 흐름을 제어하기 위한 전류원장치를 포함하는 제어 버퍼 장치로 구성되고, 상기 궤한 경로가 구동기 장치가 턴온 및 오프되는 비를 제어하여 출력단자에서의 신호의 전압 레벨을 제어하는 것을 특징으로 하는 버스 전송기 회로.A. A device comprising an output terminal and a control terminal, the driver device having a relatively large capacitance between the output terminal and the control terminal to provide a feedback path between the output terminal and the control terminal, and B. respond to the state of the input signal. A control node for controlling the control terminal of the driver device, and a control buffer device including a current source device for controlling current flow from the control node and a control node to turn on and off the driver device in a controlled manner. And the track path controls the voltage level of the signal at the output terminal by controlling the ratio at which the driver device is turned on and off. 제1항에 있어서, 구동기 장치가, 출력 단자가 버스 라인에 접속되기 위한 드레인 단자를 구성하고 제어 단자가 게이트 단자를 구성하며, 소오스 공급 전원에 접속되기 위한 소오스 단자 장치를 포함하고, 게이트 단자에서의 다른 캐패시턴스를 상당히 지배하는 게이트 단자와 드레인 단자 사이의 캐패시턴스를 갖고 있는 MOSFET구동기 트랜지스터 장치를 포함하는 것을 특징으로 하는 버스 전송기 회로.2. A driver device according to claim 1, wherein the driver device comprises a source terminal device for connecting the source terminal to a drain terminal for the output terminal to be connected to the bus line and the control terminal for a gate terminal, and for connecting to the source supply power source. And a MOSFET driver transistor device having a capacitance between a gate terminal and a drain terminal that substantially dominates the other capacitance of the bus transmitter circuit. 제1항에 있어서, 제어 버퍼 장치가 MOSFET 트랜지스터 장치와 풀-업 전류원으로 구성되는 풀-업 장치, 및 풀-다운 MOSFET 트랜지스터 장치와 풀-다운 전류원 장치로 구성되는 풀-다은 장치를 포함하고, 풀-업 MOSFET 트랜지스터 장치와 풀-다운 MOSFET 트랜지스터 장치가 제어 노드에 함께 접속되며 입력 신호에 의해 직렬로 제어되고, 풀-업 MOSFET 트랜지스터 장치와 풀-다운 MOSFET 트랜지스터를 통해 제어 노드로 흐르는 전류가 각각의 전류원에 의하여 제어되는 것을 특징으로 하는 버스 전용기 회로.The apparatus of claim 1, wherein the control buffer device comprises a pull-up device consisting of a MOSFET transistor device and a pull-up current source, and a pull-down device consisting of a pull-down MOSFET transistor device and a pull-down current source device, The pull-up MOSFET transistor device and the pull-down MOSFET transistor device are connected together to the control node and controlled in series by the input signal, and the current flowing through the pull-up MOSFET transistor device and the pull-down MOSFET transistor to the control node, respectively. Bus dedicated circuit, characterized in that controlled by the current source of. 제1항에 있어서, 구동기 장치의 게이트 단자에 접속되고, 입력 신호가 레벨을 시프트할 때 선택된 레벨로 제어 노드의 상태를 조정하여 구동기 장치의 고속 턴-오프를 용이하게 하기 위하여 입력 신호의 보수화에 의해 제어되는 풀-다운 트랜지스터 장치를 포함하는 것을 특징으로 하는 버스 전송기 회로.2. The method of claim 1, connected to a gate terminal of the driver device and adapted to repair the input signal to facilitate a fast turn-off of the driver device by adjusting the state of the control node to a selected level when the input signal shifts the level. And a pull-down transistor device controlled by the bus transmitter circuit. A. 버스 라인에 접속된 드레인 단자와 소오스 단자 사이의 전류 흐름을 제어하는 게이트 단자, 및 드레인 단자와 게이트 단자 사이에 궤환 경로를 제공하기 위해 커다란 게이트와 드레인 간 캐패시턴스를 갖고 있는 MOSFET 트랜지스터 장치로 구성되는 버스 구동기 장치 ; 및 B. (i)온 상태 및 오프 상태를 갖고 있는 MOSFET 풀-업 트랜지스터와, 온 상태에 있을때, MOSFET 풀-업 트랜지스터를 통하는 전류의 흐름을 제어하기 위한 풀-업 전류원을 갖고 있는 풀-업 장치, 및 (ii)온 상태 및 오프 상태를 갖고 있는 MOSFET 풀-다운 트랜지스터와, 온 상태에 있을 때, MOSFET 풀-다운 트랜지스터를 통하는 전류의 흐름을 제어하기 위한 풀-다운 전류원을 갖고 있는 풀-다운 장치로 구성된 버퍼 장치로 구성되고 ; MOSFET 풀-업 트랜지스터와 MOSFET 풀-다운 트랜지스터가 입력 신호에 의하여 직렬로 제어되고, MOSFET 풀-업 트랜지스터 또는 MOSFET 풀-다운 트랜지스터 중의 한 트랜지스터가 입력 신호의 교호 상태에 응답하여 온으로 되며, 이 풀-업 장치와 풀-다운 장치가 제어 노드를 형성하도록 함께 접속되고, 버스 구동기 장치 게이트 단자가 제어 노드에 접속되는 것을 특징으로 하는 버스 전송기 회로.A. It consists of a gate terminal that controls the current flow between the drain terminal and the source terminal connected to the bus line, and a MOSFET transistor device having a large gate-to-drain capacitance to provide a feedback path between the drain terminal and the gate terminal. Bus driver device; And B. (i) a MOSFET pull-up transistor with on and off states and a pull-up with a pull-up current source to control the flow of current through the MOSFET pull-up transistor when in the on state. Device, and (ii) a MOSFET pull-down transistor with on and off states, and a pull-down with a pull-down current source for controlling the flow of current through the MOSFET pull-down transistor when in the on state. A buffer device configured as a down device; The MOSFET pull-up transistor and the MOSFET pull-down transistor are controlled in series by the input signal, and either the MOSFET pull-up transistor or the MOSFET pull-down transistor is turned on in response to an alternating state of the input signal. A bus-upper device gate terminal connected to the control node, wherein the up-up device and the pull-down device are connected together to form a control node. 제5항에 있어서, 버스 구동기 장치의 게이트 단자에 접속되고, 입력 신호가 레벨을 시프트할 때, 선택된 레벨로 제어 노드의 상태를 조정하여 버스 구동기 장치의 고속 턴-오프를 용이하게 하기 위하여 입력 신호의 보수화에 의해 제어되는 풀-다운 트랜지스터 장치를 포함하는 것을 특징으로 하는 버스 전송기 회로.6. An input signal according to claim 5, connected to the gate terminal of the bus driver apparatus, and when the input signal shifts the level, the input signal is adapted to facilitate the fast turn-off of the bus driver apparatus by adjusting the state of the control node to the selected level. And a pull-down transistor device controlled by the maintenance of the circuit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019880007838A 1987-06-29 1988-06-28 Bus transmitter having controlled trapezoidal slew rate KR920007097B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US6794587A 1987-06-29 1987-06-29
US067,945 1987-06-29
US67,945 1987-06-29

Publications (2)

Publication Number Publication Date
KR890001325A true KR890001325A (en) 1989-03-20
KR920007097B1 KR920007097B1 (en) 1992-08-24

Family

ID=22079462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007838A KR920007097B1 (en) 1987-06-29 1988-06-28 Bus transmitter having controlled trapezoidal slew rate

Country Status (4)

Country Link
KR (1) KR920007097B1 (en)
CN (1) CN1012409B (en)
AT (1) ATE100256T1 (en)
BR (1) BR8802752A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101686043B (en) * 2008-09-28 2012-12-05 四川虹欧显示器件有限公司 Circuit structure for protecting driving tube
US8683073B2 (en) * 2008-12-11 2014-03-25 Microsoft Corporation Participating with and accessing a connectivity exchange
CN102104372B (en) * 2009-12-21 2013-06-12 台达电子工业股份有限公司 Cycling switch control circuit and control method thereof
US8381018B2 (en) * 2010-05-21 2013-02-19 Mediatek Inc. Method for data recovery for flash devices
JP5491969B2 (en) * 2010-05-31 2014-05-14 ローム株式会社 Transmitter, interface device, in-vehicle communication system
CN102184128B (en) * 2011-05-26 2013-04-10 成都易我科技开发有限责任公司 Fast disc incremental backup method
CN103259519A (en) * 2013-05-27 2013-08-21 苏州贝克微电子有限公司 Active upward-pulling circuit of drain electrode open circuit signal
CN111913518B (en) * 2019-05-08 2022-03-25 世界先进积体电路股份有限公司 Voltage regulation circuit

Also Published As

Publication number Publication date
BR8802752A (en) 1988-12-27
KR920007097B1 (en) 1992-08-24
CN1012409B (en) 1991-04-17
ATE100256T1 (en) 1994-01-15
CN1030834A (en) 1989-02-01

Similar Documents

Publication Publication Date Title
KR950021494A (en) Data output buffer
DE60335961D1 (en) DRIVER SWITCHING FOR SWITCHING DEVICE AND CONTROL METHOD THEREFOR
KR890009073A (en) Noise reduction device and method of output driver
KR930003540A (en) Noise suppressed data output buffer
KR880011799A (en) Data output buffer circuit and potential variation reduction method
KR860006841A (en) Driving Circuit for Insulated Gate Bipolar Transistor
KR930018856A (en) Output buffer with controlled output level
KR930008859A (en) DC-Current Data Output Buffer
KR900019381A (en) Output buffer circuit of integrated circuit
KR890016759A (en) Power Field Effect Transistor Driving Circuit
JPS6451822A (en) Buffer circuit and integrated circuit using the same
KR950010340A (en) Constant current generator
KR950026112A (en) Data output buffer control circuit
KR910008953A (en) CMOS Integrated Circuits for Capacitance Device Driving
KR940008262A (en) CMOS input
KR930018726A (en) Semiconductor integrated circuit device
KR890001325A (en) Bus Transmitter with Controlled Trapezoid Turnover
KR860007783A (en) Comparator Circuit with Improved Output Characteristics
KR940017190A (en) Input buffer
KR950022107A (en) Output buffer circuit with gate voltage control circuit of gate current control transistor connected to output transistor
KR940023060A (en) Input circuit
KR850005057A (en) Gate circuit
KR960019309A (en) Semiconductor integrated circuit, signal transmission method and signal transmission system
KR960009401A (en) Comparator circuit
KR920013442A (en) Capacitive-Load High Speed Drive Circuits for Integrated Circuits

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee