KR890000101B1

KR890000101B1 - 의사 난수 순차 발생기를 사용하는 결합된 스크램블러-인코오더

Info

Publication number: KR890000101B1
Application number: KR1019830002019A
Authority: KR
Inventors: 쥬니어 에드워드 제이. 웰돈
Original assignee: 탄뎀 컴퓨터스 인코포레이티드; 로버트 씨. 마샬
Priority date: 1982-05-11
Filing date: 1983-05-11
Publication date: 1989-03-07
Also published as: NO159229C; FI78803C; EP0094254A3; FI78803B; GB2121653A; KR840004999A; GB8312888D0; EP0094254A2; MX153844A; GB2121653B; AU1444083A; NO159229B; EP0094254B1; JPS5936454A; FI831622L; AU559654B2; DK159508B; IL68657A; DK159508C; FI831622A0

Abstract

내용 없음.

Description

의사 난수 순차 발생기를 사용하는 결합된 스크램블러-인코오더

제1도는 본 발명이 유리하게 결합될 수 있는 디지탈 통신 시스템을 나타내는 블럭 다이어그램.

제2도는 본 발명의 스크램브러-인코오더(Scrambler-encoder)를 나타내는 개략적인 블럭 다이어그램.

제3도는 제2도의 카운터/의사 난수 순서 발생기를 나타내는 회로도.

* 도면의 주요부분에 대한 설명

10 : 디지탈 통신 시스템 12 : 송신부

14 : 수신부 16 : 데이타 소오스

18 : 스크램브럴-인코오더 20 : 변조기

22 : 송신기 24 : 채널

26 : 수신기 28 : 복조기

30 : 디스크램블러-디코오더(descrambler-decoder)

32 : 데이터 수신기 54 : 카운터/의사 난수 순서 발생기

62 : 스위칭 논리회로 70 : 패리티 검사 발생기

76 : 데이타 출력 버퍼

104, 106, 108, 110, 112, 114, 116 : 플립플롭

본 발명은 일반적으로 통신장치에 관한 것으로서, 더욱 상세하게는 블럭 코오딩(block coding) 기술을 실행하는 디지탈 전송장치에 관한 것이다. 설명의 편의상, 본 명세서에서는 에러 검출 및 보정 코오딩을 코오딩이라고 부르기로 한다.

정보 전송 시스템은 데이타 소오스와, 이 데이타 소오스로부터의 데이터를 전송에 적합한 형태로 변환시키기 위한 변조기와, 이 정보를 통신 채널상에 배치시키기 위한 송신기를 포함하는 것이 전형적이다. 기능적으로 유사한 수신장치는 채널로부터 전송된 정보를 수신한 다음, 그 정보를 디코오드(decode)하여, 유용한 정보를 사용자에게 제공한다.

디지탈 통신의 출현으로, 높은 신뢰도로 데이타를 송신 및 수신하기 위해, 상술한 바와 같은 비교적 간단한 시스템을 개량할 필요가 있었다. 한가지 개량점은, 시스템의 통합성을 이루는데 도움이 되는 코오딩 기술의 개량(예컨대, 블럭 코오딩)이었다. 이러한 코오딩 기술에 관하여서는, 전송 시스템에 포함될 블럭 인코오더 회로와, 수신기 시스템에 결합될 대응하는 디코오더가 필요하게 되었다.

모든 형태의 디지탈 시스템에는 동기화 문제로 인해 데이타의 통합성을 방해하는, 자연적으로 발생하는 일정한 문자 스프링(string)(즉, 모두 1 또는 모두 0인 긴 스트링)의 문제점이 괸련된다. 이 문제점을 해결하기 위해, 스크램블러 회로(scrambler circutits)를 도입함으로써 이러한 문자 스트링을 사전에 제거하도록 되었다. 대부분의 스크램블러의 가장 기본적인 것은, 출력이 스크램블링될 익스크루시브 OR 처리되는 의사 난수(PN : pseudrandom number) 순서 발생기이다. 그러나 이와같은 개량에의하면, 전송 시스템이 더욱 복잡하게 되어서, 고장의 확률이 많아진다. 이와 마찬가지로, 전송 시스템에 특별한 부품을 추가하면, 전력의 소모 및 그외의 다른 관련된 고장이 증가하게 된다.

그러므로, 스크램블링 및 코오딩 기술에 의해 데이터의 통합성이 얻어진다고 하는 장점은 바람직하지만, 이러한 장점을 얻으려면 전력의 소모가 증가하고, 크기가 증가되며, 부품수가 증가되고, 열분산이 커짐과 동시에, 전송 시스템의 복잡성이 상당히 증가되어야 한다.

본 발명에 의하면, 전송 시스템내에서 코오딩 및 스크램블링에 기술을 사용하면서도, 이러한기술에 종래의 실행에 관련된 부정적인 요인들이 실질적으로 감소된다고 하는 장점이 제공된다.

본 발명에 의하면, 인코오딩 기술과 스크램블링 기술을 일체화시킴으로써 이러한 목적들이 달성된다. 이와 마찬가지로, 본 발명의 장점들은, 이하의 설명으로부터 명백한 바와같은 방식으로 디코오딩 및 디스크램블링 하는 동안에도 성공적으로 실행될 수 있다. 이것을 달성하는 첫 번째 단계는, 인코오너의 블록 길이를 스크램블러 주기의 정수배와 동일하게 설정하는 것이다. 그다음, 의사 난수 순서 발행기로부터 블록 카운터를 구성하면, 이 카운터는 PN 순서 기능 및 카운트 기능을 모두 제공하도록 제조될 수 있다. 그다음, PN 순서 발생기의 출력을 데이터열과 결합시키면, 별도의 PN 순서발생기가 없이도 스크램블링된 데이터를 발생시킬 수 있다. 결과적으로, 최소의 시스템 자원으로 2가지의 목적이 모두 달성된다.

따라서, 본 발명의 목적은 디지털 통신 시스템에서 사용하기에 적합한, 개량된 형태의 스크램블링 및 에러 검출 및 보정 인코오딩 장치를 제공하려는 것이다.

본 발명의 다른 목적은 개량된 디지털 통신 시스템을 제공하려는 것이다.

본 발명의 또 다른 목적은 일체화된 블록 코오드 인코오딩 및 스크램블링 회로를 제공하려는 것이다.

본 발명의 또 다른 목적은 개량된 디스크랠블링 및 디코오딩 방법 및 시스템을 제공하려는 것이다. 이하, 첨부도면을 참조하면서 본 발명을 더욱 구체적으로 설명하면 다음과 같다.

우선 제1도를 참조하면, 송신부(12)와 수신부(14)를 포함하는 디지털 통신 시스템(10)이 도시되어 있다. 송신부(12)에는, 신호를 블록 모두으로 배치시키는 본 발명의 스크램블러-인코오더(18)에 디지털 신호를 제공하는 데이터 소오스(16)이 포함된다. 그다음, 스크램블링되고 인코오딩된 신호들은 변조기(20)을 통과하여 처리된 다음, 손신기(22)에 의해 적당한 채널(24)상에 전송된다. 예를들어, 송신기(22)는 접지국을 포함할 수 있으며, 채널(24)는 마이크로와 주파수를 이용할 수 있다.

이와 마찬가지로, 수신부(14)에는, 변조된 신호들을 채널(24)로부터 취하여 이 신호들을 복조기(28)에 제공하는 수신기(26)이 포함되어 있다. 그다음, 복조된 신호들은 스크램블러-인코오더(18)에 대응하는 디스크램블러-디코오더(30)에 제공됨으로써, 디지털 신호들은 그 신호들의 초기값으로 복귀된다. 그다음, 신호들은 데이터 수신기(예컨대, 또하나의 컴퓨터)(32)에 제공되어 정상적인 방식으로 동작된다. 본 발명이 사용되기에 적합한 통신 시스템은, 본 출원과 동일자로 출원되고 본 발명의 양수인에게 양도된 "컴퓨터 회로망의 위성 통신 시스템"이라는 명칭의 미합중국 특허출원 제 377,093호에 기재되어 있다.

제2도에는, 본 발명의 스크램블러-인코오더가 블록 다이어그램의 형태로 도시되어 있다. 인입 데이터는 선(50)상에 수신되어서, 2입력 익스크루시브 OR 게이트(52)의 1개 입력으로 된다. 이 게이트(52)의 나머지 입력은, 제3도에 더욱 상세하게 도시된 카운터/PN 순서 발생기(54)로부터 수신된다. 예시적인 실시예에서, 카운터/PN 순서 발생기는 주기가 127인 의사 난수 순서를 발생시키는 7단 카운터인데, 이 7단 카운터의 7번째 단의 출력은 선(56)상에 제공된다. 카운터(54)는 선(58)상에 수신되는 마스터(master) 클럭 입력에 의해 구동된다. 익스크루시브 OR 게이트(52)는 카운터(54)에 의해 발생된 의사 난수 순서를 선(50) 상에 수신된 인입 데이터 결합시키므로, 이 게이트(52)의 출력은 스크램블링된 데이터로 된다.

또한, 카운터(54)의 단들상의 클럭 입력을 수신한다. 스위칭 논리회로(62)는 2개의 7입력 AND 게이트와 J-K 플립플롭을 포함할 수 있으며 (이때 이들 AND 게이트는 플립플롭에 J 및 K 입력을 제공한다), 이 스위칭 논리회로(62)는 진출력 및 보수 출력을 한쌍의 2입력 NAND 게이트(64)(66)에 제공한다. 이 신호들의 목적은, 수신된 데이터와 패리티 검사 발생기(70)의 내용을 적절하게 출력버퍼에 게이팅시키는 것이다. 게이트(64)의 두 번째 입력은 스크램블러 게이트(52)의 출력에 의해 제공되는데, 이 게이트(52)는 다른 하나의 익스크루시브 OR 게이트(68)에 대한 하나의 입력을 제공한다. 익스크루시브 OR 게이트(68)은 패리티 검사 발생기(70)의 주위에 궤한 루우프를 형성한다. 즉, 게이트(68)의 다른 하나의 입력은 패리티 검사 발생기(70)의 출력으로부터 수신되고, 게이트(68)의 출력은 패라티 검사 발생기(70)에 대한 하나의 입력으로 된다. 패리티 검사 발생기(70)은 선(58)상의 클럭 입력도 수신한다.

에러 검출 및 보정을 하는데 필요한 검사 비트(bit)를 계산하는 패리티 검사 발생기(70)의 출력은 인버어터(72)를 통해 게이트(66)에도 제공된다. 게이트(64)(66)은 NAND 게이트(74)내에서 결합되며, 이 NAND 게이트(74)의 출력은 데이터 출력 버퍼(76)에 제공된다. 이 데이터 출력 버퍼는 선(85)로부터 클럭을 수신하는 D플립플롭일 수 있다.

이제 제2도의 회로의 동작을 이해할 수 있을 것이다. 블록 주기의 일부동안, 카운터(54)는 스크램블링 게이트에서 인입 데이터와 결합될 의사 난수 순서를 발생시킴과 동시에 상향 카운트된다. 동시에, 스위칭 회로가 카운터(54)에 상태를 감시하여 데이터가 출력되도록 하여주는 동안, 패리티 검사 발생기는 패리티비트를 발생시킨다. 카운터가 예정된 지점(도시된 회로의 경우, 112)에 도달하면, 스위칭회로는 데이터의 통과를 금지시키고 패리티 검사 발생기로부터의 패리티 비트를 출력시킨다. 블록 길이의 끝(도시된 예의 경우, 127)에서는, 데이터를통과시키는 회로의 능력이 회복되며, 이 과정이 반복된다.

제3도에서는, 카운터/의사 난수 순서 발생기(54)(제2도)가 구체적으로 도시되어 있다. D플립플롬(104)는 선(105)상의 클럭신호를 수신하며, 이 클럭신호는 다수의 다른 플립플롭(106)(108)(110)(112)(114)(116)에도 제공된다. 플립플롭(104)의 D 입력은 2입력 익스크루시브 OR 게이트(118)로부터 수신되는데, 기본적으로 이 게이트(118)은, 후술할 바와 같이 카운터의 출력으로부터 궤환 루우프를 제공한다. 그다음, 플립플롭(104)의 Q 출력은 인버어터(120)을 통해 제2의 D플립플롭(106)에 제공된다. 그 다음, 이 플립플롭(106)의 진출력은 플립플롭(108)의 입력에 직접 공급된다. 그 다음, 이 플립플롭(108)의 진출려은 익스크루시브 OR 게이트(122)의 한쪽 입력에 공급되는데, 이 익스크루시브 OR 게이트(122)의 출력은 플립플롭(110)의 입력으로 공급된다. 플립플롭(110)의 입력은 플립플롭(112)의 입력으로 공급되고, 이 플립플롭(112)는 이와같은 방법으로 나머지 플립플롭(114)(116)의 입력을 공급한다.

플립플롭(116)의 출력은, 선(124)에 스크램블러 출력을 제공하고 게이트(122)에 궤환 입력을 제공하는 것 이외에, 게이트(118)에 또 하나의 궤환 입력도 제공한다는 것을 알 수 있다. 게이트(118)의 나머지 입력은, 카운터(54)의 단들의 보수 출력들을 입력함으로서 수신하는 7입력 NAND 게이트(126)으로부터 제공된다. 플립플롭(106)의 보수 출력은 이 플립플롭의 출력을 인버어터(128)로 통과시킴으로써 형성되며, 나머지 보수 출력들도 인버어터(130)(132)(134)(136)을 사용함에 의하여 이와 마찬가지로 형성된다.

플립플롭(104 등)은 블록 길이 인코오더에 의해 요구되는 카운트 기능을 제공하는데, 도시된 특정한 실시예의 경우, 카운트 길이는 127로 된다는 것을 알 수 있다. 또한, 익스크루시브 OR 게이트(118)(122)를 통한 궤환을 부가하면, 의사 난수 순서도 역시 발생된다. 결과적으로, D플립플롭과 익스크루시브 OR 게이트를 결합하면, 블록 코오드 길이 127에 대한 계수 127을 카운트하는 동안에, 127의 주기를 갖고 있는 의사 난수 순서 발생기가 제공된다. 이 실시예에서는 블록 길이가 스크램블링 주기의 길이와 동일하지만, 스크램블링 주기의 길이는 블록 길이의 임의의 정수배로 설정될 수도 있다.

본 발명의 상술한 예는 스크램블링 및 인코오딩 기능에 관련된 것이지만, 본 발명의 장점은 디코오딩 및 디스크램블링 기능에도 동일하게 적용될 수 있다. 이러한 장치내에서 본 발명을 실행하는 것은 상술한 설명으로부터 당업자들이 명백히 알 수 있을 것이므로, 이러한 디코오더에 대해서는 상세하게 설명하지 않겠다.

이상에서 설명된 바와 같은 본 발명의 일체화된 스크램블러-인코오더 또는 디스크램블러-디코오더는 복잡성을 감소시키고 신뢰도를 증가시키며 전력 소모를 감소시키는 장점을 가짐을 알 수 있다. 상술한 본 발명의 실시예에서는 7단을 포함하고 있으나, 본 발명의 원리를 변화시킴이 없이도 기타 각종의 카운트 길이가 제공될 수도 있다. 그러므로, PN 순서 발생기의 다른 실시예들은, 엠아이티 출판사(MIT Press)가 1972년에 출판한 피터슨(W.W Pesterson)과 웰던(E.J.Weldon, Jr)의 저서 "에러보정 코오드", 제2판의 부록 C에 기재된 다항식을 사용하여 개발될 수 있다. 따라서, 본 명세서에서는 한가지 실시예에 대해 상세하게 기술하였으나, 이 분야의 숙련가들은 본 발명의 원리 및 배경을 벗어나지 않고서도 본 발명을 여러 가지로 수정 및 변경할수 있을 것이다.

Claims

데이터를 수신하기 위한 입력수단(58)(104)의 입력부와, 이 입력수단에 응답하고 블록 길이를 카운트하기 위한 다수의 카운트 단(104 내지 106)을 포함하는 카운터 수단(54)와, 이 카운터수단이 의사 난수 순서를 발생시키게 하기 위한 최소한 1개의 카운트 단에 결합된 익스크루시브 OR 수단(118)(122)를 갖는, 디지털 전송 시스템내의 인코오더.
데이터를 수신하기 위한 입력수단(58)(104)의 입력부와, 코오드 길이를 카운트하기 위한 다수의 카운터 단(104 내지 106)을 포함하는 블록 코오드와 인코오딩 수단과, 상기 카운터 단이 의사 난수 순서를 발생시키게 하기 위해 상기 인코오딩 수단의 최소한 1개의 카운터 단(108 및 110)(116 및 104)의 사이에 상호 접속된 스크램블링 수단(122)(118)을 포함하는 디지털 전송 시스템내에 사용하기 위한 스크램블러-인코오더.
인입 데이터를 수신하기 위한 입력수단(58)(104의 입력부)와, 클럭신호들을 발생시키기 위한 클럭수단(58)과, 카운트 신호(60) 및 의사 난수 순서(56)을 제공하기 위한 상기 클럭수단(58)에 응답하는 의사 난수 발생기수단(54)와, 스크램블링된 데이터를 제공하기 위해 상기 의사 난수 순서 발생기수단 및 상기 입력수단상의 인입 데이타에 응답하는 논리 결합수단(58)에 응답하는 패리티 검사 발생수단(70)과, 출력수단이 스크램블링된 데이터(52의 출력)과 클럭수단(58)에 응답하는 패리티 검사 발생수단(70)과, 출력수단이 스크램블링된 데이터를 수신하는 기간과 이 출력수단이 패리티 비트(62,66,64의 출력)을 수신하는 기간을 정하기 위한 출력수단을 가지고 있으며 상기 순서 발생기수단(54) 및 클럭수단(58)에 응답하는 스위칭 논리수단(62)를 포함하는, 디지털 전송 시스템내에 사용하기 위한 스크램블러-인코오더.