FI78803B - Pn-seriegenerator anvaendande integrerad datafoervraengningskodare. - Google Patents
Pn-seriegenerator anvaendande integrerad datafoervraengningskodare. Download PDFInfo
- Publication number
- FI78803B FI78803B FI831622A FI831622A FI78803B FI 78803 B FI78803 B FI 78803B FI 831622 A FI831622 A FI 831622A FI 831622 A FI831622 A FI 831622A FI 78803 B FI78803 B FI 78803B
- Authority
- FI
- Finland
- Prior art keywords
- data
- block counter
- clock
- block
- pseudo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Inverter Devices (AREA)
- Communication Control (AREA)
Description
1 78803 PN-sarjageneraattoria käyttävä integroitu datamuokkain-kooderi
Esillä oleva keksintö kohdistuu yleisesti tieto-5 liikennelaitteistoon ja erityisesti jaksokoodaustekniik- kaa toteuttavaan digitaaliseen siirtolaitteistoon. Yksinkertaisuuden vuoksi termiä koodaus käytetään tässä tarkoitamaan virheen ilmaisevaa ja korjaavaa koodausta.
Informaation siirtojärjestelmät käsittävät tavalli-10 sesti datalähteen, modulaattorin datalähteestä tulevan datan muuntamiseksi sopivaan muotoon siirtoa varten, ja lähettimen informaation sijoittamiseksi tietoliikenne-kanavaan. Toiminnallisesti samanlainen vastaanottolait-teisto vastaanottaa siirron kanavasta, dekoodaa sen ja 15 tarjoaa käyttäjälle hyödyllistä informaatiota.
Digitaalisessa tietoliikenteessä vaaditaan datan luotettavaksi lähettämiseksi ja vastaanottamiseksi parannuksia edellä selostettuun suhteellisen yksinkertaiseen siirtojärjestelmään. Eräs parannus on ollut koo-20 daustekniikan kehittäminen, joka auttaa takaamaan järjestelmän eheyden, kuten esimerkiksi jaksokoodaus. Kyseisessä tekniikassa tulee jaksokooderipiiri sisällyttää lähetysjärjestelmään ja vastaava dekooderi liittää vastaanottojärjestelmään.
25 Kaiken tyyppisiin digitaalijärjestelmiin on liit tynyt luonnostaan ilmaantuvien vakiomerkkijonojen - pitkät jonot, jotka muodostuvat joko pelkistä ykkösistä tai pelkistä nollista - aiheuttamat ongelma, joka pyrkii katkaisemaan datan eheyden tahdistusongelmien vuoksi. Tämän 30 ongelman ratkaisemiseksi on käytetty datamuokkainpiirejä kyseisten ongelmallisten merkkijonojen ennalta eliminoimiseksi. Perustana useimmille datamuokkaimille on näen-näissatunnainen (PN) sarjadegeraattori, jonka antoa käsitellään yhdessä muokattavan datan kanssa EHDOTON-tai-ve-35 räjällä.Kyseisen parannuksen tekeminen aiheuttaa kui tenkin sen, että siirtojärjestelmästä tulee turhan moni- 2 78803 mutkainen, mikä johtaa lisääntyneisiin vikamahdollisuuk-siin. Samoin aiheuttaa ylimääräisten komponenttien lisääminen siirtojärjestelmään lisääntyneen tehonkulutuksen ja muita siihen liittyviä haittoja.
5 Siten, vaikka muokkaus- ja koodaustekniikan aikaan saaman datan eheyden edut ovat edullisia, näiden etujen saavuttaminen aiheuttaa vähemmän edullisia seurauksia, kuten siirtojärjestelmän merkittävästi lisääntyneen monimutkaisuuden, suuremman tehonkulutuksen, suuremman koon, 10 kasvaneen osien lukumäärän ja suuremman lämpöhäviön.
Esillä olevalla keksinnöllä aikaansaadaan siirtojärjestelmässä käytettävän koodaus- ja muokkaustekniikan edut samalla, kun oleellisesti pienennetään negatiivisiä tekijöitä, jotka liittyvät kyseisen tekniikan tavanomai-15 siin toteutuksiin.
Tavoitteet toteutetaan esillä olevassa keksinnössä liittämällä yhteen koodaus- ja muokkaustekniikat. Vastaavasti esillä olevan keksinnön edut voidaan menestyksellisesti toteuttaa dekoodauksen ja vastamuokkauksen aikana 20 tavalla, joka käy alan ammattimiehille tässä esitetyn selostuksen perusteella ilmeiseksi. Ensimmäinen vaihe tämän toteuttamiseksi on asettaa kooderin jaksopituus yhtä suureksi kuin muokkaimen jakson kokonainen monikerta. Rakentamalla jaksolaskuri näennäissatunnaisesta sarjageneraat-25 torista voidaan laskuri aikaansaada suorittamaan sekä las-kutoiminta että PN-sarjatoiminta. PN-sarjageneraattorin anto voidaan yhdistää datavirran kanssa muokatun annon tuottamiseksi ilman erillisen PN-sarjageneraattorin tarvetta. Tuloksena on molempien tavoitteiden toteutus pie-30 nimmillä mahdollisilla järjestelmäresursseilla.
Esillä olevan keksinnön eräänä tavoitteena on siten parannetun muokkaavan ja virheen ilmaisevan ja korjaavan koodauslaitteen aikaansaaminen, jota voidaan käyttää digitaalisissa tietoliikennejärjestelmissä.
35 Esillä olevan keksinnön toisena tavoitteena on pa rannetun digitaalisen tietoliikennejärjestelmän aikaansaa- 3 78803 mlnen.
Esillä olevan keksinnön tavoitteena on edelleen yhdistetyn jaksokoodin koodaus- ja muokkausjärjestelmän aikaansaaminen.
5 Esillä olevan keksinnön tavoitteena on edelleen parannetun vastamuokkaus- ja dekoodausmenetelmän ja -järjestelmän aikaansaaminen.
Esillä olevan keksinnön nämä ja muut tavoitteet, jotka saavutetaan oheisten patenttivaatimusten mukaisella 10 muokkainkooderilla, käyvät paremmin ilmi seuraavasta yksityiskohtaisesta selostuksesta mukana mukana seuraaviin piirustuksiin viitaten, joissa kuvio 1 esittää digitaalista tietoliikennejärjestelmää, johon esillä oleva keksintö voidaan edullisesti 15 liittää, ja kuvio 2 esittää lohkokaaviomuodossa esillä olevan keksinnön mukaista muokkain-kooderia.
Kuvio 3 esittää kuvion 2 laskurin/PN-sarjageneraat-torin yksityiskohtaista piirikaaviota.
20 Viitaten kuvioon 1 esitetään digitaallinen tieto liikennejärjestelmä 10, joka sisältää lähetysosan 12 ja vastaanotto-osan 14. Lähetysosa 12 sisältää datalähteen 16, joka aikaansaa digitaalisia signaaleja esillä olevan keksinnön mukaiseen muokkain-dekooderiin 18, joka sijoit-25 taa signaalit jaksomuotoon. Muokatut ja koodatut signaalit viedään sen jälkeen modulaattoriin 20, joka saattaa ne sopivaan muotoon lähetintä 22 varten, joka siirtää ne mihin tahansa sopivaan kanavaan 24. Lähetin 22 voi sisältää esimerkiksi maa-aseman, ja kanava 24 voi käyttää mikroaal-30 totaajuuksia.
Vastaanottava osa 14 sisältää vastaavasti vastaanottimen 26, joka poimii moduloidut signaalit kanavasta 24 ja ohjaa ne demodulaattoriin 28. Demoduloidut signaalit ohjataan sen jälkeen vastamuokkain-dekooderiin 30, joka 35 vastaa muokkain-kooderia 18 ja palauttaa digitaaliset signaalit alkuperäisiin arvoihinsa. Signaalit ohjataan 4 78803 sen jälkeen datan datavastaanottajaan 32, kuten esimerkiksi toiseen tietokoneeseen, ja käsitellään normaalilla tavalla. Tietoliikennejärjestelmä, jossa esillä oleva keksintö on sopiva käytettäväksi, on esitetty jäte-5 tyssä amerikkalaisessa patenttihakemuksessa nro 37 093 "Satellite Communications System for Computer Networks", joka on päivätty samana päivänä kuin esillä oleva hakemus ja osoitettu esillä olevai keksinnön hakijalle, ja johon viitataan tässä liitteenä.
10 Viitaten seuraavaksi kuvioon 2, esillä olevan keksinnön mukainen muokkain-kooderi on esitetty lohkokaa-viomuodossa. Tuleva data vastaanotetaan linjaa 50 myöten ja se muodostaa kaksiottoisen EHDOTON-TAI-veräjän 52 yhden oton. Veräjän 52 jäljelle jäävä otto vastaanote-15 taan laskuri/PN-sarjageneraattorista 54, joka on yksityiskohtaisemmin esitetty kuviossa 3. Esimerkinluonteisessa suoritusmuodossa laskuri/PN-sarjageneraattori on seitse-mänasteinen laskuri, joka kehittää myös jakson 127 näen-näissatunnaisen numerosarjan, seitsemännen asteen annon 20 ollessa johdettu linjalle 56. Laskuria 54 ohjataan linjaa 58 myöten vastaanotetulla pääkello-otolla. Huomataan, että EHDOTON-TAI-veräjä 52 toimii yhdistääkseen laskurin 54 kehittämän näennäissatunnaisen numerosarjän linjaa 50 myöten vastaanotettuun tulevaan dataan, veräjän 52 25 annon muodostaessa muokatun datan.
Lisäksi laskurin 54 asteiden useat linjat johdetaan antolinjoja 60 myöten kytkentälogiikkaan 62. Kytkentälo-giikka 62 vastaanottaa myös kello-oton linjaa 58 myöten. Kytkentälogiikka 62, joka voi sisältää kaksi seitsemän-30 ottoista JA-veräjää ja JK-kiikun, JA-veräjien aikaansaa dessa J- ja K-otot kiikkuun, aikaansaa tosi- ja komple-menttiannot kaksiottoisten EI-JA-veräjien 64 ja 66 pariin. Näiden signaalien tarkoitus on veräjöidä vastaanotettu data ja pariteetin tarkistusgeneraattorin 70 sisältö sopi-35 vasti antopuskuriin. Veräjän 64 toisen annon aikaansaa muok- kainpiirin 52 anto, joka piiri aikaansaa myös toisen 5 78803 EHDOTON-TAI-veräjän 68 yhden oton. EHDOTON-TAI-veräjä 68 päättää pariteetin tarkistusgeneraattorin takaisin-kytkentäsilmukan niin, että veräjän 68 jäljelle jäänyt otto vastaanotetaan generaattorin 70 annosta, ja verä-5 jän 68 anto aikaansaa yhden oton generaattoriin 70. Generaattori 70 vastaanottaa myös kello-oton linjaa 58 myöten.
Pariteetin tarkistusgeneraattorin 70 anto, joka generaattori laskee virheen ilmaisussa ja/tai korjauk-10 sessa tarvittavat tarkistusbitit, johdetaan myös veräjään 66 invertterin 72 kautta. Veräjien 64 ja 66 annot yhdistetään se jälkeen EI-JA-veräjässä 74, josta anto johdetaan datan antopuskuriin 76. Satan antopuskuri voi yksinkertaisesti olla D-kiikku, joka vastaanottaa myös kellon 15 linjaa 58 myöten.
Kuvion 2 piirin toiminta on nyt ymmärrettävissä. Jakson kierron osan aikana laskee laskuri 54 ylöspäin sekä kehittää näennäissatunnaisen sarjan, joka yhdistetään tulevaan dataan muokkausveräjässä. Samaan aikaan 20 pariteettigeneraattori kehittää pariteettibittejä kyt- kentäpiirin valvoessa laskurin 54 tilaa ja sallii samanaikaisesti datan ohjauksen antoon. Kun laskuri saavuttaa ennalta määrätyn kohdan (112 esitetylle piirille), estää kytkentäpiiri datan kulun ja aikaansaa syndromi-25 generaattorista saatavien pariteettibittien ohjauksen antoon. Jakson pituuden lopussa (127 esitetyssä esimerkissä) palautetaan piirin kyky kuljettaa dataa, ja kierto toistetaan.
Viitaten nyt kuvioon 3, esitetään laskuri näennäis-30 satunnainen sekvenssigeneraattori 54 (kuvio 2) yksityiskohtaisessa kaaviomuodossa. D-kiikku 104 vastaanottaa kellosignaalin linjaa 105 myöten, joka kellosignaali ohjataan myös useisiin lisäkiikkuihin 106, 108, 110, 112, 114 ja 116. Kiikun 104 D-otto vastaanotetaan kaksiottoi-35 sesta EHDOTON-TAI-veräjästä 118, joka pohjimmaltaan ai kaansaa laskurista tulevien antojen takaisinkytkentäsil- 6 78803 mukan, kuten edempänä tullaan selostamaan.
Kiikun 104 Q-anto johdetaan sen jälkeen toiseen D-kiikkuun 106 invertterin 120 kautta. Kiikun 106 tosi-anto syötetään suoraan kiikun 108 ottoon. Kiikun 108 to-5 si-anto syötetään EHDOTON-TAI-veräjän 122 yhteen ottoon, jonka veräjän toiseen ottoon ohjataan kiikun 116 tosi-anto. EHDOTON-TAI-veräjän 122 anto syötetään kiikun 110 ottoon. Kiikun 110 anto syötetään kiikun 112 ottoon, joka kiikku puolestaan syöttää vastaavalla tavalla jäljelle 10 jääviä kiikkuja 114 ja 116.
Havaitaan myös, että kiikun 116 anto, sen lisäksi että se aikaansaa muokkaimen annon 56 linjalla 124 ja takaisinkytkentäoton veräjään 122, aikaansaa myös toisen takaisinkytkentäoton veräjään 118. Veräjän 118 jäljel-15 le jäävä otto saadaan seitsemänottoisesta EI-JA-veräjästä 126, joka vastaanottaa ottoinaan laskurin 154 asteiden komplementtiannot. Kiikun 106 komplementtianto muodostetaan ohjaamalla sen anto invertterin 128 kautta; muut komplemenettiannot muodostetaan vastaavasti käyttämällä 20 inverttereitä 130, 132, 134 ja 136.
Voidaan havaita, että kiikut 104 jne. aikaansaavat jakson pituisen kooderin vaatiman laskentatoiminnan; esitetyssä erityisessä suoritusmuodossa laskun pituuden voidaan todeta olevan 127. Ylimääräisten EHDOTON-TAI-25 veräjien 118 ja 122 kautta tapahtuvan takaisinkytkennän avulla voidaan kehittää myös näennäissatunnainen sarja. Tuloksena on että D-kiikkujen ja EHDOTON-TAI-veräjän yhdistäminen aikaansaa näennäissatunnaisen numerosarjan generaattorin, jonka jakso on 127, samalla laskien 30 127:ään lohkokoodipituutta 127 varten. Vaikka esillä olevassa esimerkissä jakson pituus on yhtä suuri kuin muokkausjakson pituus, voitaisiin vaihtoehtoisesti muok-kausjakson pituus asettaa miksi tahansa jakson pituuden kokonaiseksi monikerraksi.
35 Vaikka esillä olevan keksinnön edellä olevassa esimerkissä on käsitelty muokkaus- ja koodaustoimintoja, 7 78803 ovat esillä olevan keksinnön edut yhtä lailla sovellettavissa dekoodaus- ja vastamuokkaustoimintoihin. Tässä on uskottu, että esillä olevan keksinnön toteutus kyseisessä laitteessa on ilmeistä alan ammattimiehelle 5 edellä olevan selostuksen perusteella, ja siksi kyseis tä dekooderia ei selosteta yksityiskohtaisesti.
Voidaan havaita, että esitetyn yhdistetyn muok-kainkooderin tai vastamuokkain-dekooderin etuina on vähentynyt monimonimutkaisuus, lisääntynyt luotettavuus 10 ja pienempi tehohäviö. On huomattava että vaikka edellä yksityiskohtaisesti käsitelty esillä olevan keksinnön mukainen suoritusmuoto sisältää seitsemän astetta, voidaan käyttää montaa erilaista laskupituutta ilman, että poiketaan esillä olevan keksinnön tarkoitusperästä. Siten 15 voidaan muodostaa muita PN-sarjageneraattorien suoritusmuotoja, jotka käyttävät hyväksi polynomeja, joita on käsitelty julkaisun "Error Correction Codes, Edition 2", liitteessä C, W.W.Peterson & E.J. Weldon, Jr., MIT Press 1972. On siten huomattava että, vaikka yhtä suoritusmuo-20 toa on käsitelty yksityjskohtaisesti, ovat muut vaihtoehdot tai ekvivalenttiset suoritusmuodot ilmeisiä alan ammattimiehille tässä esitetyn selostuksen perusteella, ja jätettyjen patenttivaatimuksien on tarkoitus kattaa nämä vaihtoehdot ja ekvivalenttiset suoritusmuodot.
Claims (2)
1. Muokkainkooderi digitaalista siirtojärjestelmää varten käsittäen sisääntulovälineen sisääntulodatan vas- 5 taanottamista varten, lohkolaskurivälineen lohkojen pituuksien laskemista varten ja muokkausvälineen muokatun lohkodatan muodostamista varten, tunnettu siitä, että lohkolaskuriväline (54) käsittää useita lohkolaskuri-asteita (104 - 116), takaisinkytkentävälineen (118, 122), 10 joka reagoi ainakin yhteen lohkolaskuriasteeseen (116) lohkolaskurin (54) saamiseksi kehittämään näennäissatun-naisia numerosarjoja, joiden jakso on lohkonpituuden koko-naisulukumonikerta ja että muokkainväline (52) reagoi si-sääntulodataan ja näennäissatunnaisiin numerosarjoihin 15 muokattujen datalohkojen kehittämiseksi.
2. Patenttivaatimuksen 1 mukainen muokkainkooderi, tunnettu kellovälineestä kellosignaalien (58) kehittämiseksi, joka lohkolaskuriväline (54) reagoi kellovä-lineeseen laskentasignaalien ja näennäissatunnaisten nurae- 20 rosarjojen aikaansaamiseksi, joka muokkainväline (52) käsittää loogisen yhdistysvälineen, joka reagoi sisääntule-vaan dataan sisääntulovälineellä (50) ja näennäissatunnaisiin numerosarjoihin (56) lohkolaskurilta (54) muokatun datan aikaansaantia varten, pariteetin tarkistusgeneraat-25 torivälineestä (70), joka reagoi muokattuun dataan ja kel-lovälineeseen pariteettibittien kehittämiseksi ja kytken-tälogiikkavälineestä (62), joka reagoi signaaleihin lohkolaskurivälineen (54) asteilta ja kellovälineeseen sen määrittämiseksi, minkä jaksojen aikana ulostuloväline (76) 30 vastaanottaa muokattua dataa muokkainvälineeltä (52) ja minkä jaksojen aikana ulostuloväline vastaanottaa pariteettibitit pariteetin tarkistusgeneraattorivälineeltä (70).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37709982A | 1982-05-11 | 1982-05-11 | |
US37709982 | 1982-05-11 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI831622A0 FI831622A0 (fi) | 1983-05-10 |
FI831622L FI831622L (fi) | 1983-11-12 |
FI78803B true FI78803B (fi) | 1989-05-31 |
FI78803C FI78803C (fi) | 1989-09-11 |
Family
ID=23487767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI831622A FI78803C (fi) | 1982-05-11 | 1983-05-10 | Pn-seriegenerator anvaendande integrerad datafoervraengningskodare. |
Country Status (12)
Country | Link |
---|---|
EP (1) | EP0094254B1 (fi) |
JP (1) | JPS5936454A (fi) |
KR (1) | KR890000101B1 (fi) |
AU (1) | AU559654B2 (fi) |
CA (1) | CA1220259A (fi) |
DE (1) | DE3373604D1 (fi) |
DK (1) | DK159508C (fi) |
FI (1) | FI78803C (fi) |
GB (1) | GB2121653B (fi) |
IL (1) | IL68657A (fi) |
MX (1) | MX153844A (fi) |
NO (1) | NO159229C (fi) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
US4755987A (en) * | 1987-06-05 | 1988-07-05 | Bell Communications Research, Inc. | High speed scrambling at lower clock speeds |
JPH02131624A (ja) * | 1988-11-11 | 1990-05-21 | Nec Corp | 伝送路符号誤り監視方式 |
GB9008151D0 (en) * | 1990-04-10 | 1990-06-06 | British Telecomm | Data communication |
AU612961B3 (en) * | 1991-01-17 | 1991-06-11 | Edward Pyle Dawson | Discrete cosine transform analog speech scrambling system |
EP0582122B1 (en) * | 1992-07-21 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | Scramble apparatus and descramble apparatus |
JP3722840B2 (ja) * | 1996-03-11 | 2005-11-30 | ヒューレット・パッカード・カンパニー | データ通信装置およびその方法 |
US8918442B2 (en) | 2012-08-22 | 2014-12-23 | International Business Machines Corporation | Reducing bias in hardware generated random numbers |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2435057B2 (de) * | 1973-10-18 | 1975-09-11 | Hewlett-Packard Ltd., South Queensferry, West Lothian (Grossbritannien) | Schaltungsanordnung zum Synchronisieren und/oder erneuten Auslösen eines Generators zum Erzeugen einer Folge von pseudozufälligen Binärsignalen |
DE2507804C1 (de) * | 1975-02-24 | 1979-11-29 | Siemens Ag | Schaltungsanordnung zur Steuerung von Halbduplex-Datenuebertragungsanlagen |
US4004089A (en) * | 1975-02-28 | 1977-01-18 | Ncr Corporation | Programmable cryptic device for enciphering and deciphering data |
NL7710503A (nl) * | 1977-09-27 | 1979-03-29 | Philips Nv | Digitaal transmissiestelsel. |
JPS5525291A (en) * | 1978-08-11 | 1980-02-22 | Sanyo Electric Co Ltd | Serial data transmission device |
EP0011050B1 (de) * | 1978-10-27 | 1982-04-07 | GRETAG Aktiengesellschaft | Chiffrier-Dechiffriergerät |
DE3006717C2 (de) * | 1980-02-22 | 1981-11-26 | SIEMENS AG AAAAA, 1000 Berlin und 8000 München | Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler) |
-
1983
- 1983-05-10 FI FI831622A patent/FI78803C/fi not_active IP Right Cessation
- 1983-05-10 CA CA000427834A patent/CA1220259A/en not_active Expired
- 1983-05-10 NO NO831647A patent/NO159229C/no unknown
- 1983-05-10 DK DK208483A patent/DK159508C/da not_active IP Right Cessation
- 1983-05-10 AU AU14440/83A patent/AU559654B2/en not_active Ceased
- 1983-05-10 MX MX197229A patent/MX153844A/es unknown
- 1983-05-11 GB GB08312888A patent/GB2121653B/en not_active Expired
- 1983-05-11 EP EP83302659A patent/EP0094254B1/en not_active Expired
- 1983-05-11 JP JP58082453A patent/JPS5936454A/ja active Pending
- 1983-05-11 DE DE8383302659T patent/DE3373604D1/de not_active Expired
- 1983-05-11 KR KR1019830002019A patent/KR890000101B1/ko not_active IP Right Cessation
- 1983-05-11 IL IL68657A patent/IL68657A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FI831622A0 (fi) | 1983-05-10 |
DK159508C (da) | 1991-03-25 |
DK208483A (da) | 1983-11-12 |
IL68657A0 (en) | 1983-09-30 |
NO159229C (no) | 1988-12-07 |
JPS5936454A (ja) | 1984-02-28 |
DK159508B (da) | 1990-10-22 |
KR890000101B1 (ko) | 1989-03-07 |
NO159229B (no) | 1988-08-29 |
MX153844A (es) | 1987-01-19 |
CA1220259A (en) | 1987-04-07 |
GB8312888D0 (en) | 1983-06-15 |
EP0094254A2 (en) | 1983-11-16 |
EP0094254B1 (en) | 1987-09-09 |
AU1444083A (en) | 1983-11-17 |
DE3373604D1 (en) | 1987-10-15 |
IL68657A (en) | 1987-01-30 |
DK208483D0 (da) | 1983-05-10 |
KR840004999A (ko) | 1984-10-31 |
GB2121653A (en) | 1983-12-21 |
FI78803C (fi) | 1989-09-11 |
FI831622L (fi) | 1983-11-12 |
EP0094254A3 (en) | 1984-04-25 |
NO831647L (no) | 1983-11-14 |
AU559654B2 (en) | 1987-03-19 |
GB2121653B (en) | 1985-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4723246A (en) | Integrated scrambler-encoder using PN sequence generator | |
EP0157413B1 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
US4389636A (en) | Encoding/decoding syncronization technique | |
KR100612481B1 (ko) | 데이터 프레임 형태의 데이터 전송시 프레임 에러 레이트를 줄이는 방법 | |
EP0684712A3 (en) | Line terminating equipment in SDH networks, using forward error correcting codes | |
US5692021A (en) | Encoding digital data | |
FI78803C (fi) | Pn-seriegenerator anvaendande integrerad datafoervraengningskodare. | |
RU2195072C2 (ru) | Мобильная станция и способ расширения информационной емкости кадра данных | |
EP0629068B1 (en) | 4B6B coding scheme | |
EP0629066B1 (en) | Checksum arrangement | |
US7370263B1 (en) | Hardware efficient CRC generator for high speed communication networks | |
US6678854B1 (en) | Methods and systems for providing a second data signal on a frame of bits including a first data signal and an error-correcting code | |
CA2085426C (en) | Synchronized resetting of coding devices | |
US5805087A (en) | Encoding scheme | |
CA2179296C (en) | Device for establishing cell boundaries in a bit stream and crc calculation | |
EP0843434A2 (en) | Line interface circuit for wideband transmission | |
JPH03297236A (ja) | データ伝送方式 | |
JP3597136B2 (ja) | 符号通信方法及び通信装置 | |
JPH0254702B2 (fi) | ||
JPH0320181B2 (fi) | ||
CN115086440A (zh) | 以太网数据同基群数据与二次群数据相互转换的方法及系统 | |
KR0142312B1 (ko) | 디지탈전송신호의 자동동기검출시스템 | |
Hammons | CRC-based techniques for combined burst synchronization and error detection in TDMA PCS systems | |
Medlin et al. | A 105 Mbit/s error correcting codec | |
JPS6342457B2 (fi) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: TANDEM COMPUTERS INCORPORATED |