DK159508B - Scrambler-koder med pseudotilfaeldigsekvens-generator - Google Patents
Scrambler-koder med pseudotilfaeldigsekvens-generator Download PDFInfo
- Publication number
- DK159508B DK159508B DK208483A DK208483A DK159508B DK 159508 B DK159508 B DK 159508B DK 208483 A DK208483 A DK 208483A DK 208483 A DK208483 A DK 208483A DK 159508 B DK159508 B DK 159508B
- Authority
- DK
- Denmark
- Prior art keywords
- circuit
- data
- scrambler
- block
- pseudo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Inverter Devices (AREA)
- Communication Control (AREA)
Description
DK 159508 B
t
Opfindelsen har relation til digitaltransmissionsudstyr, hvori der anvendes blokkodningsteknikker. For forenklingens skyld bruges udtrykket kodning her for at betegne fejldetekterende og -korrigerende kodning.
5 Anlæg til transmission af information omfatter normalt en datakilde, en modulator til at bibringe dataene fra datakilden en form, der egner sig til transmission, og en sender til at føre informationen over en kommunikationskanal. Et funktionelt set analogt modtage-10 udstyr modtager informationen over kanalen, foretager dekodning og afgiver nytteinformation til brugeren.
Med udviklingen af digitale kommunikationer har behovet for pålidelig datatransmission og -modtagelse krævet forbedringer i det ovenfor omtalte, relativt enk-15 le transmissionssystem. Én forbedring var at udvikle kodningsteknikker, såsom blokkodning, der hjalp med til at sikre systemintegritet. I tilknytning til sådanne kodningsteknikker blev det nødvendigt i sendeanlægget at anvende en blokkodekreds og i modtageanlægget en tilsva-20 rende blokdekodekreds.
I tilknytning til digitale systemer af alle typer opstod problemet om naturligt forekommende rækker af ens tegn med "1" eller "0", der på grund af synkroniseringsvanskeligheder har tendens til at bryde dataintegrite-25 ten. For at afhjælpe disse vanskeligheder indførtes der scrambler-kredse til på forudsigelig måde at undertrykke problemerne ved sådanne tegnrækker. Hovedparten i de fleste scrambler-kredse er en pseudotilfældigsekvens-generator, på hvis udgangssignal der med de data, som 50 skal "scrambles", foretages exclusiv-or-behandling. U-lempen ved en sådan forbedring er dog, at den gør transmissionsanlægget mere kompliceret, hvilket øger fejlmulighederne. Dertil kommer, at indbygningen af en yderligere bestanddel i anlægget forøger effektforbruget og 55 lignende. Vedrørende denne teknik henvises der til GB-A-2.005.116.
Medens fordelene ved den dataintegritet, der opnås med sådanne scramble- og kodeteknikker, således er
DK 159508 B
2 velkomne, har opnåelsen af disse fordele indtil nu medført, at man måtte acceptere et væsentligt mere indviklet anlæg, et forøget effektforbrug, større dimensioner, større enhedspris og større varmeudvikling.
5 Opfindelsen opretholder fordelene ved brugen af kode- og scrambleteknikker i et transmissionsanlæg og sikrer samtidigt en væsentlig reduktion af de negative faktorer, der knytter sig til de konventionelle udformninger af disse teknikker.
10 Ifølge opfindelsen opnås dette ved sammensætning af kode- og scrambleteknikker. Ligeledes kan fordelene ved opfindelsen hensigtsmæssigt opnås ved dekodning og descrambling på en måde, der for sagkyndige vil fremgå af den efterfølgende beskrivelse. Med henblik herpå går 15 det første trin ud på for koderen at vælge bloklængden lig med et helt multiplum af scrambleperioden. Ved derefter at udforme bloktælleren på basis af en pseudotil-fældigfrekvens-generator kan tælleren bringes til at tilvejebringe både en tællefunktion og en pseudotilfæl-20 digsekvens-funktion. Derefter kan udgangssignalet fra pseudotilfældigsekvens-generatoren kombineres med datastrømmen til frembringelse af scramblede data uden behov for en separat pseudotilfældigsekvens-generator. Som følge heraf opnås begge mål med et minimum af system-25 ressourcer.
I overensstemmelse hermed er en scrambler-koder til et digitalt transmissionssystem, omfattende en indgangskreds for ankommende data, en bloktæller til optælling af bloklængder, og en scramblerkreds til dannelse 30 af scramblede blokdata, ifølge opfindelsen ejendommelig ved, at bloktælleren (54) indbefatter et antal tælletrin, tilbagekoblingsmidler, indrettede til at reagere over for mindst ét af nævnte tælletrin for at bringe bloktælleren til at frembringe en sekvens af pseudotil-35 fældige tal med en periode lig med et helt multiplum af bloklængden, og at scramblerkredsen er indrettet til at reagere over for de ankommende data og over for pseudo-tilfældigsekvenserne for at frembringe scramblede datablokke.
3
DK 159508 B
Opfindelsen forklares nærmere i det følgende under henvisning til den skematiske tegning, hvor fig. 1 viser et digitalt kommunikationsanlæg, hvori opfindelsen hensigtsmæssigt kan finde anvendelse, 5 fig. 2 et blokdiagram over en scrambler-koder i- følge opfindelsen, og fig. 3 et blokdiagram over den i fig. 2 viste tæller/pseudotilfældigsekvens-generator.
Fig. 1 viser et digitalt kommunikationsanlæg 10, 10 der indbefatter en sendesektion 12 og en modtagesektion 14. Sendesektionen 12 indbefatter en datakilde 16, der tilvejebringer digitale signaler til en scrambler-koder 18, der er udformet i overensstemmelse med opfindelsen, og som opstiller signalerne i blokke. De 15 scramblede og kodede signaler føres derefter til en modulator 20, som bringer dem i passende form til udsendelse gennem en sender 22 over en passende kanal 24. Senderen 22 kan eksempelvis indbefatte en jordstation, medens kanalen 24 eksempelvis anvender microbølgefre-2o kvenser.
Ligeledes indbefatter modtagesektionen 14 en modtager 26, der modtager de modulerede signaler fra kanalen 24 og fører dem til en demodulator 28. De de-modulerede signaler føres derefter til en descrambler-25 dekoder 30, der svarer til scrambler-koderen 18 og bringer de digitale signaler tilbage i deres oprindelige form. Signalerne føres derefter til en datamodtager 32, der for eksempel er en computer, hvor dataene anvendes på normal måde. Et satellitkommunikationssystem for com-30 puternet, hvori opfindelsen kan finde anvendelse, kendes fra dansk patentansøgning nr. 2083/83.
Fig. 2 viser et blokdiagram over scrambler-koderen ifølge opfindelsen. De ankommende data modtages over en ledning 50 og føres til den ene indgang til en ex-35 clusiv-or-port 52. Den anden indgang til porten 52 modtager signaler fra en tæller/pseudotilfældigsekvens-generator 54, der beskrives mere detaljeret under henvisning til fig. 3. Eksempelvis består tæller/pseudotil-
DK 159508 B
4 fældigsekvens-generatoren af en tæller på syv trin, der også tilvejebringer en sekvens af pseudotilfaeldige tal med periode 127, idet udgangssignalet fra det syvende trin tilføres ledningen 56. Tælleren 54 styres af et 5 mastertaktsignal, der modtages over en ledning 58. Det forstås, at exclusiv-or-porten 52 tjener til at sammensætte sekvensen af pseudotilfaeldige tal fra tælleren 54 med de over ledningen 50 ankommende data, således at porten 52*s udgang afgiver scramblede data.
10 Endvidere er der flere ledninger til de enkelte trin i tælleren 54, der over udgangsledninger 60 har forbindelse med en skiftelogikkreds 62. Skiftelogik-kredsen 62 modtager også et taktsignal over ledningen 58. Skiftelogikkredsen 62, der kan indbefatte to AND-15 porte med syv indgange og en J-K-flip-flop, idet J og K-indgangene til flip-flop'en får tilført signalerne fra AND-portene, afgiver signaler og disses komplement til to NAND-porte 64 og 66, hver med to indgange. Formålet med disse signaler er på passende måde at portstyre de 20 modtagne data og indholdet i en paritetskontrolgenerator 70 til udgangsbuffertrinet. Den anden indgang til porten 64 modtager udgangssignalet fra scrambler-porten 52, der også afgiver et indgangssignal til en anden ex-clusiv-or-port 68. Exclusiv-or-porten 68 danner en 25 tilbagekoblingssløjfe til paritetskontrolgeneratoren 70, således at det resterende indgangssignal til porten 68 modtages fra generatoren 70’s udgang, og udgangen på porten 68 tilvejebringer det ene indgangssignal til generatoren 70. Generatoren modtager også et taktsignal 30 over ledningen 58.
Udgangssignalet fra paritetskontrolgeneratoren 70, der kalkulerer de fornødne kontrolbit til fejldetektering og/eller -korrigering, føres også til porten 66 gennem en inverter 72. Udgangssignalet fra portene 64 35 og 66 kombineres derefter i en NAND-port 74, hvorfra udgangssignalet føres til et dataudgang-buffertrin 76.
Dette buffertrin kan blot være en D-flip-flop, der også får tilført et taktsignal over ledningen 58.
5
DK 159508 B
Virkemåden for den i fig. 2 viste kreds skal nu forklares nærmere. Under en del af taktsignalperioden sørger tælleren 54 for såvel at tælle op som at frembringe en pseudotilfældig sekvens, der kombineres med de 5 ankommende data i scramblingporten. Samtidigt tilvejebringer syndromgeneratoren paritetsbit, medens skiftekredsen overvåger tælleren 54’s tilstand og midlertidigt lader dataene gå ud. Når tælleren når op til et givet punkt (112 for den viste kreds), spærrer skifte-1Q kredsen for overføring af dataene, og den bevirker, at paritetsbittene fra syndromgeneratoren føres ud. Ved enden af bloklængden (127 i det viste eksempel) genoprettes kredsens evne til at overføre dataene, og denne cyklus gentages.
15 Fig. 3 viser et blokdiagram over den i fig. 2 viste tæller/pseudotilfældigsekvens-generator 54. En D-flip-flop 104 modtager et taktsignal over en ledning 105, hvilket taktsignal også tilføres et antal yderligere flip-flop'er 106, 108, 110, 112, 114 og 116. D-20 indgangen til flip-flip'en 104 modtager signalet fra en exclusiv-or-port 118 med to indgange, hvilken port - som det skal forklares nedenfor - danner en tilbagekoblingssløjfe for udgangssignalerne fra tælleren.
Q-udgangen på flip-flop'en 104 er forbundet med 25 den anden flip-flop 106 gennem en inverter 120. Det sande udgangssignal fra flip-flop'en 106 føres derefter direkte til indgangen til flip-flop'en 108. Det sande udgangssignal fra flip-flop'en 108 føres derpå til den ene indgang til en exclusiv-or-port 122, hvis 30 anden indgang får tilført det sande udgangssignal fra flip-flop'en 116. Udgangssignalet fra exclusiv-or-por-ten 122 føres derefter til indgangen til flip-flop'en 110. Udgangssignalet fra flip-flop*en 110 føres derpå til indgangen til flip-flop'en 112, der på samme måde 35 fører signalet videre til de øvrige flip-flop'er 114 og 116.
Det ses også, at udgangssignalet fra flip-flop‘en 116 udover at danne scramblerudgangssignalet over led- \
DK 159508 B
6 ningen 124 og tilbagekoblingssignalet til porten 122 også danner et andet tilbagekoblingssignal til porten 118. Den resterende indgang til porten 118 modtager et signal fra en NAND-port 126 med syv indgange, hvilken 5 port over sine indgange modtager komplementsignalerne fra tælleren 54's trin. Komplementsignalet fra flipflop 'en 106 tilvejebringes ved at føre dens udgangssignal gennem en inverter 128. De øvrige komplementsignaler tilvejebringes på lignende måde ved hjælp af 10 invertere 130, 132, 134 og 136.
Det ses, at flip-flop'erne 104-116 sikrer en tællefunktion som påkrævet af en bloklængdekoder. I det særlige udførelseseksempel, der her er vist, er tællelængden på 127. På grund af tilbagekoblingen gennem 15 exclusiv-or-portene 118 og 122 tilvejebringes der også en pseudotilfældig sekvens. Som følge heraf danner kombinationen af D-flip-flop'erne og exclusiv-or-portene en generator for pseudotilfældig taktsekvens med en periode på 127, samtidigt med at der tælles op til 127 20 for en blokkodelængde på 127. Selv om bloklængden i det foreliggende udførelseseksempel er lig med længden af scramblingsperioden, kan længden af scramblingsperioden alternativt vælges således, at den er lig med et vilkårligt helt multiplum af bloklængden.
25 Medens det foregående udførelseseksempel for op findelsen har relation til scramble- og kodefunktionerne, kan opfindelsens lære også finde anvendelse til dekodnings- og descramblingsfunktionerne. Det menes med den foregående redegørelse at stå klart for sagkyndige, 30 hvorledes opfindelsen kan udformes i en sådan kreds, hvorfor en sådan dekoder ikke skal beskrives nærmere her.
Af det foregående fremgår det, at der er beskrevet en integreret scrambler-koder eller descrambler-de-35 koder, der har den fordel, at den er væsentligt enklere, sikrer større pålidelighed og kræver mindre effektforbrug. Det skal bemærkes, at medens den ovenfor beskrevne udførelsesform for opfindelsen omfatter syv trin, kan
Claims (2)
1. Scrambler-koder til et digitalt transmissions-10 system, omfattende en indgangskreds for ankommende data, en bloktæller til optælling af bloklængder, og en scram-blerkreds til dannelse af scramblede blokdata, kendetegnet ved, at bloktælleren (54) indbefatter et antal tælletrin (104-116), tilbagekoblingsmidler (118, 15 122), indrettede til at reagere over for mindst ét af nævnte tælletrin for at bringe bloktælleren (54) til at frembringe en sekvens af pseudotilfældige tal med en periode lig med med et helt multiplum af bloklængden, og at scramblerkredsen (52) er indrettet til at reagere over 20 for de ankommende data og over for pseudotilfældigheds-sekvenserne for at frembringe scramblede datablokke.
2. Scrambler-koder ifølge krav 1, kendetegnet ved en taktsignalgenerator (58), og ved at bloktælleren (54) styres af taktsignalgeneratoren for at 25 frembringe taktsignaler og pseudotilfældighedssekvenser-ne, og hvor scramblerkredsen (52) indbefatter en logikkombinationskreds, indrettet til at reagere overfor de til indgangskredsen (5) ankommende data og over for pseudotilfældighedssekvenserne (56) fra bloktælleren (54) 30 for at frembringe scramblede data, samt en paritetskontrolgenerator (70), der på basis af de scramblede data og taktsignalerne frembringer paritetsbit, samt en skif-telogikkreds (62), der reagerer over for signalerne fra bloktællerens (54) trin og over for taktsignalgeneratoren for at bestemme, under hvilke perioder en udgangskreds 35 (76) vil få tilført scramblede data fra scramblerkredsen (52), og under hvilke perioder denne udgangskreds får tilført paritetsbit fra paritetskontrolgeneratoren (70).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37709982A | 1982-05-11 | 1982-05-11 | |
US37709982 | 1982-05-11 |
Publications (4)
Publication Number | Publication Date |
---|---|
DK208483D0 DK208483D0 (da) | 1983-05-10 |
DK208483A DK208483A (da) | 1983-11-12 |
DK159508B true DK159508B (da) | 1990-10-22 |
DK159508C DK159508C (da) | 1991-03-25 |
Family
ID=23487767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK208483A DK159508C (da) | 1982-05-11 | 1983-05-10 | Scrambler-koder med pseudotilfaeldigsekvens-generator |
Country Status (12)
Country | Link |
---|---|
EP (1) | EP0094254B1 (da) |
JP (1) | JPS5936454A (da) |
KR (1) | KR890000101B1 (da) |
AU (1) | AU559654B2 (da) |
CA (1) | CA1220259A (da) |
DE (1) | DE3373604D1 (da) |
DK (1) | DK159508C (da) |
FI (1) | FI78803C (da) |
GB (1) | GB2121653B (da) |
IL (1) | IL68657A (da) |
MX (1) | MX153844A (da) |
NO (1) | NO159229C (da) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
US4755987A (en) * | 1987-06-05 | 1988-07-05 | Bell Communications Research, Inc. | High speed scrambling at lower clock speeds |
JPH02131624A (ja) * | 1988-11-11 | 1990-05-21 | Nec Corp | 伝送路符号誤り監視方式 |
GB9008151D0 (en) * | 1990-04-10 | 1990-06-06 | British Telecomm | Data communication |
AU612961B3 (en) * | 1991-01-17 | 1991-06-11 | Edward Pyle Dawson | Discrete cosine transform analog speech scrambling system |
EP0888008B1 (en) * | 1992-07-21 | 2002-11-27 | Matsushita Electric Industrial Co., Ltd. | Scramble apparatus |
DE69733864T2 (de) * | 1996-03-11 | 2006-08-03 | Hewlett-Packard Development Co., L.P., Houston | Vorrichtung und verfahren zur datenübertragung von datenwortblöcken zusammen mit kontrollwörtern |
US8918442B2 (en) | 2012-08-22 | 2014-12-23 | International Business Machines Corporation | Reducing bias in hardware generated random numbers |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2435057B2 (de) * | 1973-10-18 | 1975-09-11 | Hewlett-Packard Ltd., South Queensferry, West Lothian (Grossbritannien) | Schaltungsanordnung zum Synchronisieren und/oder erneuten Auslösen eines Generators zum Erzeugen einer Folge von pseudozufälligen Binärsignalen |
DE2507804C1 (de) * | 1975-02-24 | 1979-11-29 | Siemens Ag | Schaltungsanordnung zur Steuerung von Halbduplex-Datenuebertragungsanlagen |
US4004089A (en) * | 1975-02-28 | 1977-01-18 | Ncr Corporation | Programmable cryptic device for enciphering and deciphering data |
NL7710503A (nl) * | 1977-09-27 | 1979-03-29 | Philips Nv | Digitaal transmissiestelsel. |
JPS5525291A (en) * | 1978-08-11 | 1980-02-22 | Sanyo Electric Co Ltd | Serial data transmission device |
DE2962468D1 (en) * | 1978-10-27 | 1982-05-19 | Gretag Ag | Enciphering and deciphering apparatus |
DE3006717C2 (de) * | 1980-02-22 | 1981-11-26 | SIEMENS AG AAAAA, 1000 Berlin und 8000 München | Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler) |
-
1983
- 1983-05-10 DK DK208483A patent/DK159508C/da not_active IP Right Cessation
- 1983-05-10 AU AU14440/83A patent/AU559654B2/en not_active Ceased
- 1983-05-10 FI FI831622A patent/FI78803C/fi not_active IP Right Cessation
- 1983-05-10 MX MX197229A patent/MX153844A/es unknown
- 1983-05-10 NO NO831647A patent/NO159229C/no unknown
- 1983-05-10 CA CA000427834A patent/CA1220259A/en not_active Expired
- 1983-05-11 JP JP58082453A patent/JPS5936454A/ja active Pending
- 1983-05-11 GB GB08312888A patent/GB2121653B/en not_active Expired
- 1983-05-11 DE DE8383302659T patent/DE3373604D1/de not_active Expired
- 1983-05-11 IL IL68657A patent/IL68657A/xx unknown
- 1983-05-11 KR KR1019830002019A patent/KR890000101B1/ko not_active IP Right Cessation
- 1983-05-11 EP EP83302659A patent/EP0094254B1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NO159229C (no) | 1988-12-07 |
FI78803C (fi) | 1989-09-11 |
EP0094254A3 (en) | 1984-04-25 |
FI78803B (fi) | 1989-05-31 |
GB2121653A (en) | 1983-12-21 |
KR840004999A (ko) | 1984-10-31 |
GB8312888D0 (en) | 1983-06-15 |
EP0094254A2 (en) | 1983-11-16 |
MX153844A (es) | 1987-01-19 |
GB2121653B (en) | 1985-11-06 |
AU1444083A (en) | 1983-11-17 |
NO159229B (no) | 1988-08-29 |
EP0094254B1 (en) | 1987-09-09 |
JPS5936454A (ja) | 1984-02-28 |
FI831622L (fi) | 1983-11-12 |
AU559654B2 (en) | 1987-03-19 |
IL68657A (en) | 1987-01-30 |
DK159508C (da) | 1991-03-25 |
FI831622A0 (fi) | 1983-05-10 |
DE3373604D1 (en) | 1987-10-15 |
DK208483D0 (da) | 1983-05-10 |
CA1220259A (en) | 1987-04-07 |
DK208483A (da) | 1983-11-12 |
NO831647L (no) | 1983-11-14 |
KR890000101B1 (ko) | 1989-03-07 |
IL68657A0 (en) | 1983-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4723246A (en) | Integrated scrambler-encoder using PN sequence generator | |
US3784743A (en) | Parallel data scrambler | |
US5200979A (en) | High speed telecommunication system using a novel line code | |
Fair et al. | Guided scrambling: A new line coding technique for high bit rate fiber optic transmission systems | |
US4341925A (en) | Random digital encryption secure communication system | |
US5745522A (en) | Randomizer for byte-wise scrambling of data | |
US6430230B1 (en) | Methods of encoding payload bits for transmission | |
US4771463A (en) | Digital scrambling without error multiplication | |
US6393082B1 (en) | Signal synchronism detecting circuit | |
DK159508B (da) | Scrambler-koder med pseudotilfaeldigsekvens-generator | |
US5629983A (en) | Parallel transmission through plurality of optical fibers | |
US4744104A (en) | Self-synchronizing scrambler | |
Choi | Report: parallel scrambling techniques for digital multiplexers | |
US4740998A (en) | Clock recovery circuit and method | |
US7342520B1 (en) | Method and system for multilevel serializer/deserializer | |
US6192093B1 (en) | Enhanced CIMT coding system and method with automatic word alignment for simplex operation | |
NO853101L (no) | Selvsynkroniserende dechiffreringsapparat. | |
US5235645A (en) | Scrambler/descrambler system for data transmission | |
GB2174577A (en) | Digital communication system | |
US4677644A (en) | Method and apparatus for remote signalling by substituting a message for the data conveyed by a digital transmission link | |
US3622983A (en) | Pseudodensity modulation system | |
JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
RU2271612C1 (ru) | Устройство для передачи данных | |
CN117910058A (zh) | 一种基于fpga片间数据安全防护的数据处理方法及系统 | |
KR920007094B1 (ko) | 병렬 스크램블링 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PBP | Patent lapsed |