KR880006617A - 직각 변환 처리기 - Google Patents

직각 변환 처리기 Download PDF

Info

Publication number
KR880006617A
KR880006617A KR870012639A KR870012639A KR880006617A KR 880006617 A KR880006617 A KR 880006617A KR 870012639 A KR870012639 A KR 870012639A KR 870012639 A KR870012639 A KR 870012639A KR 880006617 A KR880006617 A KR 880006617A
Authority
KR
South Korea
Prior art keywords
signal
output
control signal
sum
processor
Prior art date
Application number
KR870012639A
Other languages
English (en)
Other versions
KR920001618B1 (ko
Inventor
리그텐버그 아드리아누스
헨리 오닐 제이
Original Assignee
오레그 이·앨버
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이·앨버, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 오레그 이·앨버
Publication of KR880006617A publication Critical patent/KR880006617A/ko
Application granted granted Critical
Publication of KR920001618B1 publication Critical patent/KR920001618B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Discrete Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

직각 변환 처리기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따른 직각 변환 처리기에 대한 범용 블럭도.
제2도는 회전장치(300)의 일례에 대한 도시도.
제3도는 제2도의 회전장치의 대표적 소자의 쿼드 승산기(QM)소자(320)에 대한 블럭선도.

Claims (12)

  1. C0x0+C0x1과 동일한 제1회전장치 출력신호와, -C1x0+C0x1과 동일한 제2회전장치 출력신호를 발생하기 위하여, 제1회전장치 입력신호 x0와, 제2회전장치 입력신호 x1과, 제1계수신호 C1와, 제2계수신호 C1에 응답하는 회전장치와, 상기 제1 및 제2회전장치 입력신호를 상기 회전장치에 인가하고, 상기 제1및 상기 제2회전장치 출력신호를 받아들이며, 상기 직각 변환처리기의 변환된 출력신호를 유도해내기 위하여, 인가된 처리기 입력신호에 응답하는 통신회로와, 상기 통신회로에 제어신호를 제공하고 상기 회전장치에 상기 제1및 제2계수신호를 제공하기 위하여, 초기화 제어신호에 응답하는 수단을 포함하는 것을 특징으로 하는 직각 변환처리기.
  2. 제1항에 있어서, 제어신호를 제공하기 위한 상기 수단은 상기 "반전" 제어신호가 제1논리 레벨에 있을 때 상기 처리기에서 사전 선택된 직각 변환 처리기에 영향을 미치기 위하여, 그리고 상기 "반전"제어신호가 제2논리 레벨에 있을 때 상기 처리에서 상기 사전 선택된 직각 변환의 영향을 미치기 위해 "반전"제어신호에도 응답하는 것을 특징으로 하는 직각 변환 처리기.
  3. 제1항에 있어서, 상기 제1 및 제1및 제2회전장치 입력신호는 상기 처리기 입력신호와 상기 제1 및 제2회전장치 출력신호를 포함하는 신호 세트에 속하는 것을 특징으로 하는 직각 변환 처리기.
  4. 제1항에 있어서, 상기 회전장치는 각각 다수의 모둘을 포함하는 4승산기를 포함하며, 상기 4승산기의 대응 모둘은 서로 물리적으로 근접해 있는 것을 특징으로 하는 직각 변환 처리기.
  5. 제1항에 있어서, 상기 회전장치는 4승산을 실행하고, 상호 접속된 모둘의 배열을 포함하며, 여기서 각각의 모둘은 4세그먼트를 포함하고 모둘내의 각각의 세그먼트는 상기 회전장치에서 실행된 유사 부분의 승산을 실행하는 것을 특징으로 하는 직각 변환 처리기.
  6. 제1항에 있어서, 상기 회전장치는 4승산을 실행하고, 특별히 인접하고 상호 접속된 승산기-가산기 모둘의 매트릭스를 포함하며, 여기서 각각의 모둘을 4세그먼트를 포함하고 모둘내의 각각의 세그먼트는 상기 회전장치에서 실행된 유사 부분의 승산을 실행하는 것을 특징으로 하는 직각 변환 처리기.
  7. 제1항에 있어서, 상기 회전장치는 4승산을 실행하고, 특별히 인접하고 상호 접속된 승산기와 가산기 모둘의 매트릭스를 포함하며, 각각의 모둘은 x0및 C0에 응답하는 제1승산논리 소자와, 출력 합신호와 출력 캐리 신호를 발생하기 위하여, 인가된 합과 캐리 신호및 상기 제1승산 논리 소자에 응답하는 제1가산기와, x0및 C0에 응답하는 제2승산 논리 소자와, 출력합신호와 출력 캐리 신호를 발생하기 위하여, 인가된 합과 캐리신호를 발생하기 위하여, 인가된 합과 캐리 신호 및 상기 제2승산 논리 소자에 응답하는 제2가산기와, x, 및 C0에 응답하는 제3승산 논리 소자와, 출력합신호 및 출력 캐리신호를 발생하기 위하여, 인가된 합과 캐리 신호 및 상기 제3승산 논리 소자에 응답하는 제3가산기와, x1및 C1에 응답하는 제4승산 논리 소자와, 출력 합신호와 출력 캐리신호를 발생하기 위하여, 인가된 합과 캐리 신호 및 상기 제4승산논리 소자에 응답하는 제4가산기를 포함하는 것을 특징으로 하는 직각 변환 처리기.
  8. 제7항에 있어서, 상기 모둘의 클럭된 합과 캐리출력신호를 발생하기 위하여, 상기 제1, 제2, 제3 및 제4가산기의 상기 출력 합과 출력 캐리신호, 및 인가된 클럭신호에 응답하는 레지스터 수단을 더 포함하는 것을 특징으로 하는 직각 변환 처리기.
  9. 제7항에 있어서, 상기 승산 논리 소자는 AND 게이트인 것을 특징으로 하는 직각 변환 처리기.
  10. 제1항에 있어서, 제어신호를 제공하기 위한 상기 수단은 상기 초기화 제어신호의 지연된 복제를 발생하기 위하여 상기 초기화 제어신호에 응답하는 시프트 레지스터와, 각각의 집단이 상기 초기화 제어신호의 상기 지연된 복제중 다른 하나에 의해 제어되는 상황에 있는, 다수의 접점 집단을 포함하는 것을 특징으로 하는 직각 변환 처리기.
  11. 제1항에 있어서, 상기 통신회로는 제1및 제2메모리 세그먼트를 포함하고, 상기 제1메모리 세그먼트는 상기 인가된 처리기 입력 신호를 기억하며, 상기 초기화 제어신호의 제어하에서 상기 제2메모리 세그먼트에 상기 기억된 처리기 입력신호를 제공하며, 제어신호를 발생하기 위하여 상기 수단으로부터의 제어신호에 응답하는 상기 제2메모리 세그먼트는 상기 제1메모리 세그먼트에 의해 제공된 신호를 기억하고, 신호를 상기 회전장치에 인가하며, 상기 회전장치의 상기 출력신호를 기억하며, 상기 초기화 제어신호의 제어하에서, 상기 변환된 출력신호를 상기 제1메모리 세그먼트에 인가하는 것을 특징으로 하는 직각 변환 처리기.
  12. 제1항에 있어서, 상기 회전장치는 각각의 승산기가, 4승산기의 대응 모둘이 일부에 응답하는 가산기/감산기 회로를 포함하는 그러한 4승산기를 포함하는 것을 특징으로 하는 직각 변환 처리기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870012639A 1986-11-10 1987-11-10 직교변환 프로세서 KR920001618B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/928,894 US4760543A (en) 1986-11-10 1986-11-10 Orthogonal transform processor
US928894 1986-11-10
JP92-8894 1986-11-10

Publications (2)

Publication Number Publication Date
KR880006617A true KR880006617A (ko) 1988-07-23
KR920001618B1 KR920001618B1 (ko) 1992-02-20

Family

ID=25456957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012639A KR920001618B1 (ko) 1986-11-10 1987-11-10 직교변환 프로세서

Country Status (8)

Country Link
US (1) US4760543A (ko)
EP (1) EP0267729B1 (ko)
JP (1) JPS63136167A (ko)
KR (1) KR920001618B1 (ko)
CN (1) CN87107679A (ko)
CA (1) CA1277036C (ko)
DE (1) DE3750017T2 (ko)
ES (1) ES2005021A6 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424961A (en) * 1988-03-04 1995-06-13 Brust; Hans-Detlef Process and system for measuring the temporal course of a periodic signal having high time resolution according to a "Boxcar-like" process
FR2639738B1 (fr) * 1988-11-25 1992-05-07 France Etat Dispositif et procede a registres a decalage et a operateurs de permutation pour la transposition matricielle ligne-colonne
US5359549A (en) * 1989-12-01 1994-10-25 Ricoh Company, Ltd. Orthogonal transformation processor for compressing information
US5268853A (en) * 1989-12-01 1993-12-07 Ricoh Company, Ltd. Orthogonal transformation processor for compressing information
JP2646778B2 (ja) * 1990-01-17 1997-08-27 日本電気株式会社 ディジタル信号処理装置
FR2657739B1 (fr) * 1990-01-26 1992-05-07 Sgc Thomson Microelectronics Sa Serialiseur/deserialiseur.
US5126962A (en) * 1990-07-11 1992-06-30 Massachusetts Institute Of Technology Discrete cosine transform processing system
US5875266A (en) * 1990-07-31 1999-02-23 Fujitsu Limited Image data processing a method and apparatus
US5416854A (en) 1990-07-31 1995-05-16 Fujitsu Limited Image data processing method and apparatus
JP2646844B2 (ja) * 1990-11-16 1997-08-27 日本電気株式会社 離散コサイン変換装置
EP0500048B1 (en) * 1991-02-19 1998-05-27 Matsushita Electric Industrial Co., Ltd. Orthogonal transform apparatus for video signal processing
JP2964172B2 (ja) * 1991-03-08 1999-10-18 富士通株式会社 Ｄｃｔマトリクス演算回路
US5394349A (en) * 1992-07-10 1995-02-28 Xing Technology Corporation Fast inverse discrete transform using subwords for decompression of information
US5339265A (en) * 1992-08-31 1994-08-16 University Of Maryland At College Park Optimal unified architectures for the real-time computation of time-recursive discrete sinusoidal transforms
KR950000386B1 (ko) * 1992-12-30 1995-01-16 재단법인 한국전자통신연구소 이산여현 변환회로
US5345408A (en) * 1993-04-19 1994-09-06 Gi Corporation Inverse discrete cosine transform processor
US5428567A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Memory structure to minimize rounding/trunction errors for n-dimensional image transformation
US6310963B1 (en) 1994-09-30 2001-10-30 Sensormatic Electronics Corp Method and apparatus for detecting an EAS (electronic article surveillance) marker using wavelet transform signal processing
US5623423A (en) * 1994-12-12 1997-04-22 Univ. Of Texas Apparatus and method for video decoding
US5801979A (en) * 1995-10-20 1998-09-01 Matsushita Electric Corporation Of America Carry logic that produces a carry value from NLSBs for a ROM accumulator in an inverse discrete cosine transform processor
US5867601A (en) * 1995-10-20 1999-02-02 Matsushita Electric Corporation Of America Inverse discrete cosine transform processor using parallel processing
US5805482A (en) * 1995-10-20 1998-09-08 Matsushita Electric Corporation Of America Inverse discrete cosine transform processor having optimum input structure
US6101523A (en) * 1998-05-19 2000-08-08 United Microelectronics Corp. Method and apparatus for controlling calculation error
US6499045B1 (en) * 1999-10-21 2002-12-24 Xilinx, Inc. Implementation of a two-dimensional wavelet transform
US7292730B1 (en) * 1999-12-09 2007-11-06 Intel Corporation Two-dimensional inverse discrete cosine transforming
US6684235B1 (en) 2000-11-28 2004-01-27 Xilinx, Inc. One-dimensional wavelet system and method
US7054897B2 (en) * 2001-10-03 2006-05-30 Dsp Group, Ltd. Transposable register file
US10884707B1 (en) 2019-06-27 2021-01-05 Amazon Technologies, Inc. Transpose operations using processing element array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2262350B1 (ko) * 1974-02-25 1976-12-03 France Etat
US4385363A (en) * 1978-12-15 1983-05-24 Compression Labs, Inc. Discrete cosine transformer
US4293920A (en) * 1979-09-04 1981-10-06 Merola Pasquale A Two-dimensional transform processor
JPS57146345A (en) * 1981-03-04 1982-09-09 Toshiba Corp 3n-th degree orthogonal transformation and inverse transformation system
US4528641A (en) * 1982-11-16 1985-07-09 The United States Of America As Represented By The Secretary Of The Air Force Variable radix processor
GB2141847B (en) * 1983-05-06 1986-10-15 Seiko Instr & Electronics Matrix multiplication apparatus for graphic display
US4558351A (en) * 1983-11-21 1985-12-10 Rca Corporation Hue correction circuit for a digital TV receiver
US4612626A (en) * 1983-12-27 1986-09-16 Motorola Inc. Method of performing real input fast fourier transforms simultaneously on two data streams
FR2561011B1 (fr) * 1984-03-09 1986-09-12 Cit Alcatel Processeur de calcul d'une transformee discrete inverse du cosinus
US4791590A (en) * 1985-11-19 1988-12-13 Cornell Research Foundation, Inc. High performance signal processor

Also Published As

Publication number Publication date
DE3750017D1 (de) 1994-07-14
ES2005021A6 (es) 1989-02-16
EP0267729A3 (en) 1991-03-13
CA1277036C (en) 1990-11-27
CN87107679A (zh) 1988-08-31
US4760543A (en) 1988-07-26
DE3750017T2 (de) 1994-09-29
EP0267729A2 (en) 1988-05-18
EP0267729B1 (en) 1994-06-08
JPS63136167A (ja) 1988-06-08
KR920001618B1 (ko) 1992-02-20

Similar Documents

Publication Publication Date Title
KR880006617A (ko) 직각 변환 처리기
US4507748A (en) Associative processor with variable length fast multiply capability
US4872133A (en) Floating-point systolic array including serial processors
KR830008252A (ko) 데이타 처리 시스템
US4216475A (en) Digital beam former
KR840003857A (ko) 디지탈 신호 처리장치
KR850004679A (ko) 집적 데이타 처리기
EP0588726A2 (en) Discrete cosine transformation system and inverse discrete cosine transformation system, having simple structure and operable at high speed
KR950033804A (ko) 결합 멀티플라이어/시프터 및 이를 위한 방법
US3920978A (en) Spectrum analyzer
KR890002756A (ko) 데이타 처리가속기
US3816729A (en) Real time fourier transformation apparatus
US5363322A (en) Data processor with an integer multiplication function on a fractional multiplier
Bergland et al. A fast Fourier transform global, highly parallel processor
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
US4181968A (en) Method and apparatus for forming convolutions of two complex number sequences using the fermat number transform
Wu Architectural considerations of a signal processor under microprogram control
US4362926A (en) Bus-register device for information processing
Sikström et al. A high speed 2-D discrete cosine transform chip
KR840001406A (ko) 디지탈 휠터 회로
JPS5595148A (en) Binary arithmetic circuit
JPS5748141A (en) Address conversion system
JPH044612B2 (ko)
SU1377871A1 (ru) Устройство быстрого преобразовани Уолша-Адамара
JPS5789173A (en) Data processing control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020207

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee