Claims (1)
입력 합성 비디오 신호를 입력하는 버퍼회로와, 버퍼회로에서 출력하는 합성비디오 신호중 수평동기 신호만을 여과하여 출력하는 저주파필터와, 상기 저주파 필터에서 출력하는 신호와 같은 타이밍에서 입력하는 샘플링 펄스를 입력하여 상기 샘플링 펄스의 스위칭 작용으로 상기 저주파 필터에서 출력하는 수평동기 신호를 샘플링하여 출력하는 샘플앤드홀드회로와, 상기 샘플앤드홀드 회로의 출력과 상기 버퍼회로에서 출력하는 합성 비디오 신호와를 비교하여 상기 합성 비디오 신호에 실려있는 디지탈 정보 신호를 비교 검출하는 비교기와, 상기 비교기의 출력에 따라 소정 레벨로 상기 디지탈 정보 신호를 출력하는 드라이브회로로 구성된 문자다중 방송의 디지탈 정보 신호 분리회로에 있어서, 상기 버퍼회로가 트랜지스터(Q1)(Q2)로 구성된 차동 증폭기로 트랜지스터(Q3)에 의해 출력신호가 상기 트랜지스터(Q2)의 베이스로 궤환된 제1고주파버퍼회로(10)로 구성되며 상기 비교기가 상기 샘플앤드홀드회로(14)의 출력신호와 상기 제1고주파버퍼회로(10)의 출력신호인 합성비디오 신호를 비교하여 상기 합성 비디오 신호중의 디지탈 정보를 달리 출력함과 동시에 소정의 직류레벨에 상기 디지탈 정보신호를 실려 출력하는 제1비교회로(16)와, 상기 제1비교회로(16)에서 출력하는 직류레벨에서 제1드라이브회로(20)를 온 시키며 디지탈 정보신호에서는 제1드라이브회로(20)를 오프시킬 수 있도록 차동의 트랜지스터(Q35)(Q36)로 구성되고 상기 트랜지스터(Q35)(Q36)의 에미터에는 제너다이오드(ZD1)와 저항(R16) 및 제너다이오드(ZD2)와 저항(R17)을 접속하여 트랜지스터(Q37)(Q38)(Q39)로 구성된 정전류 회로가 접속된 제2비교회로(18)와, 입력하는 합성 비디오 신호를 외율 및 위상차 없이 출력하는 차동 증폭기로 구성한 버퍼증폭기로 된 제2고주파 버퍼회로(30)와, 상기 합성 비디오 신호중 디지탈 동기 신호만을 공진시켜 증폭하는 증폭회로(32)와, 상기 증폭된 디지탈 동기 신호를 입력하여 소정의 직류레벨에 실어 출력하는 제1비교기(34)와, 상기 소정의 직류레벨 이상의 신호를 제거하고 소정의 직류레벨 이하의 신호만을 출력하는 제2비교기(36)와, 상기 제2비교기(36)에서 출력하는 소정의 직류레벨에서 도통되고 상기 소정의 직류레벨 이하의 전압에서 오프되어 소정레벨의 동기 클럭펄스를 재생하는 제2드라이브회로(38)로 구성됨을 특징으로 하는 회로.A buffer circuit for inputting an input composite video signal, a low frequency filter for filtering and outputting only a horizontal synchronization signal among the composite video signals output from the buffer circuit, and a sampling pulse input at the same timing as the signal output from the low frequency filter, The composite video is compared with a sample and hold circuit for sampling and outputting a horizontal synchronous signal output from the low frequency filter by a switching of sampling pulses, and a composite video signal output from the output of the sample and hold circuit and the buffer circuit. A digital information signal separation circuit for character multiple broadcasting comprising a comparator for comparing and detecting a digital information signal contained in a signal and a drive circuit for outputting the digital information signal at a predetermined level in accordance with an output of the comparator. Difference consisting of transistor Q 1 and Q 2 It consists of a first RF buffer circuit 10. The output signal is fed back to the base of the transistor (Q 2) by a transistor (Q 3) to the same amplifier and the output signal of the comparator wherein the sample and hold circuit 14 Comparing the composite video signal output signal of the first high-frequency buffer circuit 10, and outputs the digital information in the composite video signal differently and at the same time, the first non-conductor for outputting the digital information signal at a predetermined DC level ( 16) and a differential transistor Q 35 to turn on the first drive circuit 20 at a DC level output from the first non-intersection 16 and to turn off the first drive circuit 20 in the digital information signal. ( Q 36) and the emitter of the transistor ( Q 35) ( Q 36) is connected to a zener diode ( ZD 1) and a resistor ( R 16), zener diode ( ZD 2) and a resistor ( R 17) Power failure consisting of transistor ( Q 37) ( Q 38) ( Q 39) A second high frequency buffer circuit 30 comprising a second non-converter 18 connected to a current circuit, a buffer amplifier composed of a differential amplifier for outputting an input composite video signal without an external power factor and a phase difference, and digital synchronization of the composite video signal. An amplifying circuit 32 for resonating and amplifying only a signal, a first comparator 34 for inputting and outputting the amplified digital synchronization signal to a predetermined DC level, and removing a signal having the predetermined DC level or more and removing the signal. The second comparator 36 which outputs only a signal of a DC level or less and the second comparator 36 are turned on at a predetermined DC level output from the second comparator 36, and are turned off at a voltage below the predetermined DC level to be synchronized clock pulses of a predetermined level. And a second drive circuit (38) for reproducing.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.