KR880003263Y1 - 리모콘 시그날의 복조회로 - Google Patents
리모콘 시그날의 복조회로 Download PDFInfo
- Publication number
- KR880003263Y1 KR880003263Y1 KR2019850015626U KR850015626U KR880003263Y1 KR 880003263 Y1 KR880003263 Y1 KR 880003263Y1 KR 2019850015626 U KR2019850015626 U KR 2019850015626U KR 850015626 U KR850015626 U KR 850015626U KR 880003263 Y1 KR880003263 Y1 KR 880003263Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- remote control
- clock
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
Landscapes
- Selective Calling Equipment (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안에 따른 회로도.
제2도는 제1도는 각각 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
A : 클럭펄스 발생부 B : 4진 카운터
C : 클럭입력 신호 발생부 D1D2: D형 플립플롭
I : 인버터
본 고안은 리모콘 시그날의 복조회로에 관한 것으로서, 특히 특정한 기능이나 제한된 기능을 가진 리모콘의 시그날을 간단회로로 복조할 수 있는 회로에 관한 것이다.
종래의 리모콘의 시그날 처리는 마이크로 프로세서를 사용하여 프로그램에 의해서 처리하였기 때문에 리모콘의 시그날 처리시간이 지연되는 단점이 있었다.
따라서 본 고안의 목적은 간단한 회로로 리모콘의 시그날을 손쉽게 처리할 수 있는 회로를 제공하는데 있다.
이하 첨부된 도면에 의거하여 본 고안의 실시예를 상세히 기술하면 다음과 같다.
저항(R1)(R2), 콘덴서(C1), 낸드게이트(N1)(N2)로 구성되는 클럭펄스발생부(A)의 출력을 4진 카운터(B)의 입력단자(IN)와 D형 플립플롭(이하 DF/F라 칭함)(D1)의 클럭단자(CK)에 각각 연결한다.
그리고 상기 DF/F(D1)의 입력단자(D)에 리모콘 신호로서 펄스위치 변조된 신호(Pulse Position Modulation)를 인가하고, 상기 DF/F(D1) 출력단자(Q)의 출력이 4진 카운터(B)의 리세트(RS)단자와 인버터(I)를 거쳐 DF/F(D2)의 클리어(CR)단자에 각각 인가되도록 연결된다.
한편 4진 카운터(B)의 상위비트 출력단자(QD,QC)는 클럭입력신호 발생부(C)의 일부분인 낸드게이트(N3)의 입력단자에 각각 연결하고, 또한 4진 카운터(B)의 하위비트 출력단자(QB,QA)를 클럭입력신호 발생부(C)의 일부분인 앤드게이트(AND1)의 입력단자에 각각 연결한다. 상기의 낸드게이트(N3), 앤드게이트(AND1) 및 앤드게이트(AND2)로 구성된 클럭입력신호 발생부(C)의 출력은 DF/F(D2)의 클럭단자(CK)로 인가되어 DF/F(D2)의 출력단자(Q)가 리모콘 시그날 복조 출력으로 출력되도록 한다.
상기와 같은 구성을 한 본 고안의 회로동작을 전체적으로 설명한다.
클럭펄스 발생부(A)에서 낸드게이트(N1)의 출력전위가 "하이"라 하면 낸드게이트(N2)의 출력전위는 "로우"가 되며, 저항(R2)과 콘덴서(C1)에 의해서 정해지는 시정수로 콘덴서(C1)가 충전되어 낸드게이트(N1)의 출력전위는 저항(R2)과 콘덴서(C1)사이의 전위에 비해서 "로우"가 된다. 이때 낸드게이트(N2)의 출력전위는 "하이"가 되며 낸드게이트(N1)의 입력전위는 "하이"가 된다.
그리고 상기 콘덴서(C1)에 충전이 끝나면 콘덴서(C1)는 다시 방전하게 되어 저항(R2)과 콘덴서(C1)사이의 전위가 "로우"가 되어 낸드게디트(N1)의 입력전위로 "로우"가 된다.
따라서 낸드게이트(N1)의 출력전위로 "하이"가 되고 낸드게이트(N2)출력전위는 "로우"로 되어 클럭펄스를 발생하여 4진 카운터(B)의 입력단자(IN)와 DF/F(D1)의 클럭단자에 각각 인가된다.
전술한 클럭펄스 발생부(A)의 출력펄스 폭은 저항(R2), 콘덴서(C1)로 된 시정수에 따라서 조절되며, 4진 카운터(B)는 펄스의 하강 엣지에서 카운터한다.
따라서 DF/F(D1)의 클럭단자(CK)와 입력단자(D)에 제2b도 제2a도와 같이파형이 인가되므로 DF/F(D1)의 출력단자(Q)의 출력은 제2도와 같은 파형이 출력된다.
상기 DF/F(D1)의 출력을 4진 카운터(B)의 리세트단자(RS)에 연결되므로 4진 카운터(B)는 PPM(Pulse Position Modulation)시그날에 클럭펄스를 카운트하여 출력단자(QD,QC,QB,QA)의 출력은 제2도 QA,QB,QC,QD와 같은 파형을 출력한다. 상기 4진 카운터(B)의 상위비트 출력단자(QD,QC)의 로우레벨출력을 입력으로 한 입력펄스 발생부(C)의 낸드게이트(N3)출력은 제2e도와 같이 하이레벨을 출력하며, 4진 카운터(E)의 하위비트 출력단자(QB,QA)의 출력을 입력으로 한 입력펄스 발생부(C)의 앤드게이트(AND1)출력은 제2f도와 같다.
따라서 입력펄스 발생부(C)의 출력은 낸드게이트(N3)와 앤드게이트(AND1) 각각의 출력을 입력으로 하는 앤드게이트(AND2)의 출력, 즉 제2g도와 같은 파형과 같다.
그러므로 입력펄스 발생부(C)의 출력을 클럭펄스로 하며, 그리고 DF/F(D1)의 출력펄스가 인버터(I)를 거쳐 제2d도와 같은 파형을 클리어 펄스로 하는 DF/F(D2)의 출력단자(Q)의 출력은 제2도와 같이 출력된 파형으로부터 원하는 데이터를 얻을 수 있다.
상술한 바와같이 본 고안에 의하면 간단한 회로로 리모콘의 시그날을 손쉽게 처리할 수 있는 장점이 있다.
Claims (1)
- 클럭펄스를 입력으로 계수출력을 발생하는 4진 카운터(B)와, 상기 4진 카운터(B)의 상위비트 출력(QD,QC)과 하위비트 출력(QB,QA)을 각각 낸드게이트(N3)와 앤드게이트(AND1)로 입력하면 그 출력을 앤드게이트(AND2)로 논리곱하여 검출하는 클럭입력신호 발생부(C)와, 상기 클럭입력신호 발생부(C)의 출력을 클럽입력으로 복조출력을 발생하는 DF/F(D2)과, 리모콘 신호로서 PPM 변조신호를 입력으로하여 상기 카운터(B)의 리세트 신호와 상기 DF/F(D2)의 클리어신호를 발생시키는 DF/F(D1)과, 상기 카운터(B)와 DF/F(D1)의 클럭펄스를 발생시키는 클럭펄스 발생부(A)를 포함하여 이루어지는 것을 특징으로 하는 리모콘 시그날의 복조회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019850015626U KR880003263Y1 (ko) | 1985-11-26 | 1985-11-26 | 리모콘 시그날의 복조회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019850015626U KR880003263Y1 (ko) | 1985-11-26 | 1985-11-26 | 리모콘 시그날의 복조회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870009065U KR870009065U (ko) | 1987-06-15 |
KR880003263Y1 true KR880003263Y1 (ko) | 1988-09-15 |
Family
ID=19246719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019850015626U KR880003263Y1 (ko) | 1985-11-26 | 1985-11-26 | 리모콘 시그날의 복조회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR880003263Y1 (ko) |
-
1985
- 1985-11-26 KR KR2019850015626U patent/KR880003263Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870009065U (ko) | 1987-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4670676A (en) | Reset circuit | |
KR880003263Y1 (ko) | 리모콘 시그날의 복조회로 | |
US5506533A (en) | Apparatus for generating a monostable signal | |
US4558457A (en) | Counter circuit having improved output response | |
JPS5811340U (ja) | 任意周波数発生装置 | |
JPS6347083Y2 (ko) | ||
JPS5915411B2 (ja) | ケイスウカイロ | |
GR77170B (ko) | ||
KR930006697Y1 (ko) | 인코더의 인코딩 증가회로 | |
SU595860A1 (ru) | Переключатель | |
GB1482798A (en) | Dc signal receiving circuits | |
SU1221679A1 (ru) | Резервированный RS-триггер | |
SU531255A1 (ru) | Генератор импульсов | |
KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
JPS56124905A (en) | Pulse width modulating equipment | |
KR910008243Y1 (ko) | 리세트 회로 | |
KR940011660B1 (ko) | 워치독 회로 | |
JPS57142027A (en) | Pulse generating circuit | |
JPS5764394A (en) | Semiconductor memory device | |
KR930006135Y1 (ko) | 펄스 발생회로 | |
JPH0438039A (ja) | 信号断検出回路 | |
JPS56116350A (en) | Suprious noise generator for software discrimination demodulation | |
JPH0119296B2 (ko) | ||
KR900008965Y1 (ko) | 수직편향회로의 수직발진 트리거회로 | |
JP3031555B2 (ja) | 信号レベル状態識別方法とその回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |