KR880001165A

KR880001165A - 1차원 코사인 변환 계산 장치

Info

Publication number: KR880001165A
Application number: KR870005711A
Authority: KR
Inventors: 이브 오비에 쟝; 마리 르 빠네레 이브; 페르 알렝; 빌라롱 야니크
Original assignee: 아르레뜨 다낭제; 똥송-쎄에스 에프
Priority date: 1986-06-06
Filing date: 1987-06-05
Publication date: 1988-03-31
Also published as: CN1009772B; FR2599872B1; EP0248729A1; FR2599872A1; US4912668A; ES2031526T3; JPS6312070A; EP0248729B1; KR960001276B1; JP2531955B2; CN87104093A; DE3779182D1

Abstract

내용 없음

Description

1차원 코사인 변환 계산 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 이 병기의 알고리즘을 사용한 16계승에 대한 1차원 직접 코사인 변환을 계산하는 블록 다이어그램도. 제2도 및 3도는 제1도 다이어그램에서 추출된 기본 동작도.

Claims

16개 값의 계승을 변환하기 위한 1차원 직접 코사인 변환 계산 장치에 있어서, 변환될 16개 값의 계승을 저장하기 위한 입력 메모리와, A와 B는 2개의 입력에 각각 인가된 2개의 연사자이며 D는 예정된 정극성 계수일때(A+B)와 (A-B)×D 형태의 2개 값을 계산하기 위한 제1계산 수단과, 입력 메모리에 결합되고 먼저 계산된 값을, 연산자로서 제1계산 수단으로 이동하기 위해 제1계산 수단에 결합된 중간값을 저장하기 위한 제1수단과, E와 G가 제2계산 수단의 입력에 순서적으로 인가된 2개의 연사자일때 (E+G)형태의 값을 계산하기 위한 제2계산 수단과, 16개 변환된 값의 계승을 제2계산 수단으로 전달하기 위해 변환 계산 장치의 출력단에 결합되고 먼저 계산된 값을 연산자로서 제2계산 수단으로 전달하기 위해 제2계산 수단에 결합된 중간값 저장을 위한 제2수단과, 변환될 값의 두배의 비를 가지고 변환될 16개 값의 계승에 대응하는 주기를 가지는 제어 신호와 변환될 값의 2배 비를 가지는 클럭신호의 수단에 의한 제1 및 제2계산 수단과 제1 및 제2중간값 저장 수단과 입력 메모리를 제어하기 위한 제어수단을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 제1 및 제2중간값 수단과 제1 및 제2계산 수단이 십진점의 위치가 예정된 포맷에서 수치를 처리하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제2항에 있어서, 십진점의 위치가 변환될 16개 값의 모든 계승의 모든값 우급수 함수로서 단한번 예정되는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제2항에 있어서, 계산의 정확도를 향상시키기 위해 십진점의 위치가 각 계승의 최대값 함수로서 변환될 16개 값의 각 계승을 변환 계산하기 전에 예정되는 것을 특징으로 하며 변환될 16개 값으로부터 최대값을 결정하기 위한 수단과, 이 최대값으로부터 변환 계산동안 오버플로우 없이 변환될 값에 적용할 수 있는 가장 큰 왼쪽 시프트에 대응하는 시프트 값(D)을 계산하는 수단과, 상기 제1계산 수단의 제1 및 2입력에 인가된 값의 각각을 왼쪽으로 D비트 시프트하기 위한 제1 및 제2배럴 레지스터와, 상기 제2저장 수단의 제1출력에서 이동된 값을 오른쪽으로 D비트 시스트하기 위한 배럴 레지스터를 포함하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 제1계산 수단이 클럭주기와 같은 시간에 의해 값(A+B)가 지연되는 두개의 값(A+B)와 (A-B)×D를 전달하고 A와 B의 2값을 수신하는 계산회로와, 클럭 신호의 비로 전송된 값을 순열하는 하련 이 두 값을 각각 계산 수단의 제1 및 제2출력으로 전송하는 멀티 플렉서를 포함하고 상기 제1중간 값 저장 수단이 상기 제1계산 수단의 제1 및 제2출력에 의해 각각 이동된 값을 분리 저장한 다음 이들을 각각 상기 제1계산 수단의 제1 및 2입력으로 이동시키기 위해 2개의 별개 메모리를 포함하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 입력 메모리가 변환될 값을 수신하는 입력단에 결합된 입력 단자를 가지는 램과, 각각 상기 입력 메모리의 제1 및 제2출력을 형성하는 제1 및 제2출력단과 상기 제어 수단에 결합된 2개의 어드레싱 단자와 제어 입력을 포함하며 클럭신호의 속도에서 입력을 제어하며 변환 계산 장치로 이동되는 변환될 16개 값의 출력을 제어하는 제어 수단을 포함하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 제2중간값 저장 수단이 제어 수단의 출력에 결합된 제어 입력과 데이타 출력 단자와 2개의 어드레스 그리고 데이타 입력 단자를 각각 갖는 2개의 롬과, 2개의 데이타 출력 단자를 상기 제2계산 수단의 입력과 변환 계산 장치의 출력단에 결합시키기 위하고 2개의 데이타 입력 단자를 제1 및 제2계산 수단의 출력에 결합시키기 위한 멀티 플렉싱 수단을 포함하고 제어 수단이 제1 16클럭 주기동안에 제1계산수단에 의해 전달된 값들의 쌍을 메모리에 입력 시키고, 상기 제2저장 수단의 메모리로부터 상기 제2계산 수단에 전달될 16개 중간값과 출력단에 전달될 16개 변환된 값을 출력시키고 16개의 다른 클럭주기 동안에 상기 제2계산 수단에 의해 전달된 16개 값을 메모리에 입력시키기 위하여 멀티 플렉싱 수단과 2개의 메모리를 제어하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 제1계산 수단이 승산기와 배럴 레지스터와 롬을 포함하고, (A-D)포맷과 같은 결과를 얻는(A-B)와 D값의 승산을 수행하기 위하여 롬이 예정된 값(D₁)을 승산기의 제1입력에 전달하고 예정된 값(D₂)를 이 레지스터 내용의 D₂비트 왼쪽으로 시프트하는 것을 제어하기 위해 배럴 레지스터의 제어 입력에 전달하며 값(D₁)이 양의 정수이며 1보다 적거나 같으며 값(D₂)은 2D₂×D₁=D가 되도록 양정수이거나 0이 되어 배럴 레지스터는 D₂비트 왼쪽으로 시프트된 값(A-B)을 승산기와 제2입력에 전달하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 계산의 정확도를 향상시키기 위해 변환전에 변환될 16개 값의 계승값 각각으로부터 변환될 이 16개 값의 평균값을 감산하기 위한 수단과 이 평균값을 이 평균값에 대응하는 변환된 값에 가산하기 위한 수단을 포함하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

제1항에 있어서, 중간값 저장 수단의 출력이 변환될 16×16 값에 대응하는 주기를 가지고 제어 수단에 의해 제어되고 16×16 값의 용량을 가지며 변환된 값의 순서를 바꾸는 장치 수단에 의한 변환 계산 장치의 출력단에 결합됨을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

2차원 코사인 변환에 의하여 영상을 코딩하기 위한 장치에 있어서, 제1,2,3,4,5,6,7,8,9 또는 10항에서 청구된 방법과 같은 2개의 1차원 코사인 변환 계산 장치를 포함하는 것을 특징으로 하는 장치.

제11항에 있어서, 코딩의 정확도를 향상시키기 위해 코딩 장치가 코딩전 16×16 픽셀의 블록으로 표시된 변환될 값의 각각으로부터 변환될 16×16 값의 평균값을 감산하기 위한 수단과 이 평균값을 평균값에 대응하는 변환된 값에 가산하기 위한 수단을 포함하는 것을 특징으로 하는 1차원 직접 코사인 변환 계산 장치.

16개 직접 변환된 값의 계승을 변환하기 위한 장치에 있어서, E와 G가 제1계산 수단의 입력에 순서적으로 인가된 2개의 연산자인(E+G)형의 값을 공급하는 제1계산 수단과, 변환될 값을 수신하는 입력단과 앞서 계산된 값을 연산자로서 전달하기 위한 제1계산 수단의 출력 및 입력에 결합된 중간값을 저장하기 위한 제1수단과, D가 예정된 계수이며 A와 B는 제2계산 수단의 두 입력에 각각 인가된 2개의 연산자 일때 (A+D.B)와 (A-D.B)형의 두 값을 계산하기 위한 제2계산 수단과, 16개 역 변환된 값의 계승을 출력단에 전달하기 위하여 역 변환 계산 장치의 출력단과 앞서 계산된 값을 연산자로서 전달하기 위하여 제2계산 수단에 결합된 중간값을 저장하기 위한 제2수단과, 제1 및 제2중간값 저장 수단을 제어하는 제어 수단과 변환될 값의 2배의 배를 가지는 클럭신호의 수단에 의한 변환될 16개 값의 계승에 대응하는 주기와 변환될 값의 2배 비를 가지는 제어 신호를 사용하는 제1 및 제2계산 수단을 포함하는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

제13항에 있어서, 제1 및 제2중간값 저장수단과 제1 및 제2계산 수단에서 처리된 수치가 십진점의 위치가 예정된 포맷을 가지는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

제14항에 있어서, 십진점의 위치가 변환될 16개 값의 모든 값 우급수의 함수로서 단 한번으로 예정됨을 특징으로 하는 1차원 코사인 변환 계산 장치.

제13항에 있어서, 제2계산 수단이 2개의 연산자 A와 B를 수신하고(A+D.B)와 (A-D.B)를 전달하는 계산회로를 포함하고(A-D.B)는 클럭주기 시간만큼 지연되며 클럭주기 시간에 전송된 값을 순열하며 이들 두개의 값을 각각 계산수단의 제1 및 제2출력으로 전송하는 멀티플렉서를 포함하고 상기 제2중간값 저장 수단이 제2계산 수단의 제1 및 제2출력에 의하여 각각 전달된 값을 분리 저장한 다음 상기 제2계산 수단의 제1 및 제2입력으로 각각 전달하기 위한 2개의 별개 메모리를 포함하는 것을 특징으로 하는 1차원역 코사인 변환 계산 장치.

제13항에 있어서, 제1중간값 저장 수단이 각각 데이타 입력단자를 갖는 2개의 램과 2개의 어드레싱 단자, 2개의 데이타 출력 단자 그리고 제어 수단의 출력에 결합된 제어 입력을 포함하며 2개의 데이타 출력 단자를 상기 제2계산 수단의 입력에 결합시키고 2개의 데이타 입력단자를 제1계산 수단의 출력과 역 변환 계산 장치의 입력단자에 결합 시키기 위한 멀티플렉싱을 포함하는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

제13항에 있어서, 제2계산 수단이 승산기와 배럴 레지스터와 롬 그리고 가산기와 감산기를 포함하며 B와 같은 포맷을 갖는 결과를 얻는 한편 D와 B값의 승산을 수행하기 위하여 롬은 예정된 값(D₁)을 승산기 제1입력으로 전달하고 레지스터에 보관된 값(B)의 E₂비트 왼쪽 시프트를 제어하기 위해서 예정된 값(D₂)을 배럴 레지스터의 제어 입력으로 전달하며 값(D₁)은 양수이며 1보다 작거나 같고 값(D₂)은 2D₂×D₁=D가 되게 양정수이거나 0이며 배럴 레지스터는 왼쪽으로 D₂비트 시프트된 값(B)을 승산기의 제2입력으로 전달하는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

제13항에 있어서, 직접 변환된 값의 순서를 바꾸고 16×16값의 용량을 갖게 하고 중간값 저장 수단의 입력을 변환 계산 장치의 입력단에 결합시키고 변환될 16×16값에 대응하는 주기를 가진 제어 수단에 의해 제어되도록 하기 위한 장치를 포함하는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

2차원 코사인 변환에 의한 영상을 디코딩 하기 위한 장치에 있어서, 제13,14,15,16,17,18 또는 19항의 한항에서 청구된 것과 같은 2개의 1차원 역 코사인 변환 계산 장치를 포함하는 것을 특징으로 하는 1차원 역 코사인 변환 계산 장치.

제20항에 있어서, 코딩의 정확도를 향상시키기 위해 역 변환된 값(Y)의 각각에 부호(Y)가 Y의 부호 비트인 0.5X 부호(Y)를 가산하기 위한 장치를 포함하는 것을 특징으로 하는 1차원 역 코사인 역 변환 계산 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.