KR870011758A - Pll회로 - Google Patents
Pll회로 Download PDFInfo
- Publication number
- KR870011758A KR870011758A KR870003981A KR870003981A KR870011758A KR 870011758 A KR870011758 A KR 870011758A KR 870003981 A KR870003981 A KR 870003981A KR 870003981 A KR870003981 A KR 870003981A KR 870011758 A KR870011758 A KR 870011758A
- Authority
- KR
- South Korea
- Prior art keywords
- pll circuit
- detection
- signal
- phase difference
- changing
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 디지털ㆍ튜닝ㆍ시스템을 구성하는 반도체 집적회로 장치의 1실시예를 도시하는 블럭도.
제2도는 제1도에 도시하는 기준주파수 발생회로 RFG의 동작의 일례를 도시하는 타이밍도.
제3도는 제1도에 도시하는 기준주파수 발생회로 RFG 및 록검축회로 LKD의 구체적 1실시예를 도시하는 블록도.
Claims (7)
- PLL 회로는, 피제어신호와 기준신호와의 위상차가 소정의 범위내에 있을 때 검출신호를 형성하는 검출수단과, 상기 소정의 범위를 변경하기 위한 허용 위상차 변경수단과를 갖는다.
- 특허청구의 범위 제1항의 PLL회로에 있어서, 상기 검출수단은 상기 기준신호의 파형의 에지를 중심으로 하는 소정의 펄스폭을 갖는 검출펄스에 따라서 상기 검출신호를 형성한다.
- 특허청구의 범위 제2항의 PLL회로는 또, 상기 기준신호의 주파수를 변경하기 위한 기준 주파수 변경수단을 갖는다.
- 특허청구의 범위 제3항의 PLL회로는 또, 상기 기준신호의 주파수의 크기에 따라서 상기 검출펄스의 펄스폭을 설정하는 수단을 갖는다.
- 특허청구의 범위 제4항의 PLL회로에 있어서, 상기 펄스폭은 상기 기준신호의 주파수의 크기에 역비례적으로 설정된다.
- PLL회로는, 피제어신호와 기준신화와의 위상차가 소정의 범위내에 있을 때 검출신호를 형성하는 검출수단과, 상기 소정의 범위를 변경하기 위한 허용 위상차 변경수단을 가지며, 상기 검출수단과, 상기 허용 위상차 변경수단과는 마이크로 컴퓨터에 의해서 제어된다.
- 특허청구의 범위 제6항의 PLL회로에 있어서, 상기 마이크로 컴퓨터는 상기 PLL회로와 같은 반도체 기판상에 형성된다.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP117237 | 1986-05-23 | ||
| JP61-117237 | 1986-05-23 | ||
| JP61117237A JPS62274929A (ja) | 1986-05-23 | 1986-05-23 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870011758A true KR870011758A (ko) | 1987-12-26 |
| KR970000828B1 KR970000828B1 (ko) | 1997-01-20 |
Family
ID=14706777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870003981A KR970000828B1 (ko) | 1986-05-23 | 1987-04-25 | 디지탈 튜닝 시스템 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS62274929A (ko) |
| KR (1) | KR970000828B1 (ko) |
-
1986
- 1986-05-23 JP JP61117237A patent/JPS62274929A/ja active Pending
-
1987
- 1987-04-25 KR KR1019870003981A patent/KR970000828B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62274929A (ja) | 1987-11-28 |
| KR970000828B1 (ko) | 1997-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890013897A (ko) | 고속 고정 전류감소 및 클램핑 회로를 구비한 위상 고정 루프 | |
| KR880005746A (ko) | 반도체집적회로 | |
| KR890009083A (ko) | 재기동가능한 멀티바이브레이터 | |
| KR900001125A (ko) | Fm 수신기의 자동 주파수 제어장치 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR880009473A (ko) | 주파수 변조회로 | |
| KR880008563A (ko) | 동기회로 | |
| KR890006085A (ko) | Pll 회로 | |
| KR870011758A (ko) | Pll회로 | |
| KR840005291A (ko) | Pll 회로의 인입 제어장치 | |
| KR840002602A (ko) | 인커밍 시그날에 따른 위상을 오실레이터에 인가하는 방법과 장치 | |
| KR880005738A (ko) | 디지탈 신호 복조장치의 비트 클럭 신호 발생장치 | |
| KR860007784A (ko) | 위상 비교기 | |
| KR930005232A (ko) | 반도체 집적회로 | |
| KR910009071A (ko) | Aft 기능을 구비한 주파수 신세사이저형 텔레비젼 신호 수신 장치 및 그 제어 방법 | |
| ATE57800T1 (de) | Phasenregeleinrichtung fuer parallelschwingkreisumrichter. | |
| KR890007491A (ko) | 주파수 동기 루프용 주파수 검파기 | |
| KR890012273A (ko) | 서보 회로 | |
| KR870008464A (ko) | 클력시그널을 발생시키기 위한 회로배열 | |
| KR930017333A (ko) | Fm 복조 회로 | |
| KR890005971A (ko) | Pll 회로방식에 의한 주파수 복조기 | |
| KR890016746A (ko) | 발진기 동기용 회로장치 | |
| KR910015112A (ko) | 발진기(vco) | |
| KR910007235A (ko) | 디지틀 주파수 편이 키잉 복조회로 | |
| KR920009087A (ko) | 위상고정 루프회로의 위상검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20001230 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |