Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허신구, 주식회사 금성사filedCritical허신구
Priority to KR1019860001653ApriorityCriticalpatent/KR870009485A/en
Publication of KR870009485ApublicationCriticalpatent/KR870009485A/en
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.
제1도는 (가)는 본 발명 제조방법에 의하여 제조된 집적회로요부단면도, (나)는 본 발명 제조방법에 의하여 제조된 집적회로를 설명하기 위한 평면도, (다)는 제1도(가) 중 A부분의 확대도.1 is a cross-sectional view of the main part of the integrated circuit manufactured by the manufacturing method of the present invention. Magnified view of part A.
제2도 (가)는 종래집적회로 장치의 단면도, (나)는 종래 집적회로 장치를 설명하기 위한 평면도.2 is a cross-sectional view of a conventional integrated circuit device, and (b) is a plan view for explaining a conventional integrated circuit device.
Claims (1)
집적회로의 제조방법에 있어서, P형 기판(1) 위에 비소를 스핀온소오스방법으로 주입시켜, 매입층(2)을 형성하며, 그 위에n형 에피택셜층(3)을 성장시키고, P＋불순물을 솔리드소오스 또는 주입방법으로, P＋절연층(4)을 확산시키되, 매입층(2)의 연부에 접하도록 하는 공정을 포함한 것을 특징으로 하는 집적회로 제조방법.In the method of manufacturing an integrated circuit, arsenic is implanted on a P-type substrate 1 by a spin-on source method to form a buried layer 2, on which an n-type epitaxial layer 3 is grown, and P + A method of fabricating an integrated circuit comprising a step of diffusing a P + insulating layer (4) in contact with an edge of a buried layer (2) by solid source or implantation of impurities.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.