KR870001581Y1 - Zoom varying control circuit of image camera - Google Patents
Zoom varying control circuit of image camera Download PDFInfo
- Publication number
- KR870001581Y1 KR870001581Y1 KR2019840014603U KR840014603U KR870001581Y1 KR 870001581 Y1 KR870001581 Y1 KR 870001581Y1 KR 2019840014603 U KR2019840014603 U KR 2019840014603U KR 840014603 U KR840014603 U KR 840014603U KR 870001581 Y1 KR870001581 Y1 KR 870001581Y1
- Authority
- KR
- South Korea
- Prior art keywords
- zoom
- control circuit
- flip
- image camera
- logic
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2231/00—Applications
- H01H2231/046—Camera
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Details Of Cameras Including Film Mechanisms (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 스위치 개략 구성도.1 is a schematic configuration diagram of a switch of the present invention.
제2도는 본 고안의 실시예 회로도.2 is an embodiment circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
Q1-Q4: 트랜지스터에 의한 텔레, 즘 전자스위치(SW1, SW2)Q 1 -Q 4 : Tele / ism electronic switch by transistor (SW 1 , SW 2 )
Q5, D0: 트랜지스터, 다이오드에 의한 전원스위치(SW3)Q 5 , D 0 : power switch by transistor and diode (SW 3 )
FF1, FF2, FF3: 플립플롭 A1-A4: 앤드게이트FF 1 , FF 2 , FF 3 : Flip-flop A 1- A 4 : Endgate
O1, O2: 오어게이트 I1, I2: 반전기O 1 , O 2 : Orgate I 1 , I 2 : Inverter
1 : 논리부1: logic section
본 고안은 영상 카메라에 있어서 전동줌에 대한 텔레(Tele), 와이드(Wide) 스위치에 의한 단일 속도의 동작을 2단속도로 가능하며 이를 전지턱으로 해결한 회로에 관한 것이다.The present invention relates to a circuit capable of operating a single speed by a two-speed operation by a tele, wide switch for a motorized zoom in a video camera.
종래에는 영상 카메라의 전동줌 동작 제어시에는 전원스위치와 텔레 및 와이드 스위치를 구비하여 1전원에 의한 구동방식을 취하므로써 단일 속도에 의한 동작밖에 이뤄지지 않고, 이러므로써 줌의 가변적인 동작을 기대하기 어려웠다.Conventionally, when controlling the electric zoom operation of a video camera, the power switch, the tele and the wide switch are provided with a single power supply, and only a single speed operation is performed. Therefore, it is difficult to expect a variable zoom operation. .
본 고안은 종래의 이러한 불편을 해소하고자 안출한 것인데, 이는 기존의 전동줌에서 텔레와 와이드 스위치를 이용한 줌의 2단동작이 가능토록 하여 이러한 장치의 이용 가치를 향상시키려는 목적이 있다. 이하에서 이를 상세히 설명하면 다음과 같다.The present invention has been made to solve such inconvenience in the prior art, which is to enable the two-stage operation of the zoom using a tele and wide switch in the conventional electric zoom is to improve the use value of such a device. This will be described in detail below.
제1도는 본 고안의 개략적인 구성도로써, 이는 2전원(VC1, VC2)을 구비하고, 이 사이에 스위치(SW3)를 설치하며, 이를 텔레 및 와이드(SW1, SW2)스위치에 공접시킨 구성이다. 또 상기 제1도의 구체 제어회로는 제2도와 같이 전자논리회로로 구성되는데, 이는 2전원(VC2, VC1)의 일단에 다이오드(D0)와 스위칭용 트랜지스터(Q5)를 병렬로 하고, 이의 출력은 모터(M)를 사이에 둔 트랜지스터(Q1, Q4)에 의한 텔레스위치(SW1), 트랜지스터(Q2, Q3)에 의한 와이드 스위치(SW2)로 구성된다. 또, 상기 트랜지스터(Q1-Q4) 베이스 입력단은 플립플롭(FF1-FF3) 및 앤드게이트(A1-A4), 오어게이트(Q1, Q2), 반전기(I1, I2)로 구성된 논리부(1)에 연결되며, 이 논리부(1)의 입력은 텔레 및 와이드 제어단(SW1, SW2)이 연결된 것이다. 그리고, 상기 스위칭용 트랜지스터(Q5)의 베이스단은 논리부(1)의 플립플롭(FF3) 반전출력(Q)이 연결되고, 플립플롭(FF1)의 반전 출력(Q)은 트랜지스터(Q1, Q4)의 베이스 입력, 플립플롭(FF2)의 반전출력(Q)은 트랜지스터(Q2, Q3)의 베이스 입력에 각기 연결되는 구성이다. 미설명 부호 CP는 클럭펄스이다.1 is a schematic configuration diagram of the present invention, which includes two power supplies (V C1 , V C2 ), and installs a switch (SW 3 ) therebetween, and a tele and wide (SW 1 , SW 2 ) switch. It is a structure shared with. In addition, the concrete control circuit of FIG. 1 is composed of an electronic logic circuit as shown in FIG. 2, which has a diode D 0 and a switching transistor Q 5 in parallel at one end of two power supplies V C2 and V C1 . The output thereof is composed of a teleswitch SW 1 by transistors Q 1 and Q 4 sandwiched between a motor M and a wide switch SW 2 by transistors Q 2 and Q 3 . In addition, the transistor Q 1 -Q 4 base input terminals include flip-flops FF 1 -FF 3 , an AND gate A 1 -A 4 , an or gate Q 1 , Q 2 , and an inverter I 1 , I 2 ) is connected to a logic unit 1, which is connected to a tele and wide control stage SW 1 , SW 2 . The base end of the switching transistor Q 5 is connected to the flip-flop FF 3 inverted output Q of the logic unit 1, and the inverted output Q of the flip-flop FF 1 is a transistor ( The base inputs of Q 1 and Q 4 and the inverting outputs Q of the flip-flop FF 2 are connected to the base inputs of the transistors Q 2 and Q 3 , respectively. Reference numeral CP is a clock pulse.
이러한 구성의 본 고안은 먼저 텔레조작 제어단(SW1)을 논리 "H"로 하면 논리부(1)의 플립플롭(FF1) 반전 출력(Q)이 논리 "L"가 되어 트랜지스터(Q1-QQ4)를 언(OON)시킨다. 그러면 VC1전압이 스위치(SW1)인 트랜지스터(Q1, Q4)를 통해 모터(M)의 양단에 걸려서 모터는 저속으로 동작한다. 이때 와이드 스위치(SW2)를 동작시키는 와이드 제어단(SW2)을 논리 "H"로 하면 플립플롭(FF3)의 반전출력(Q)이 논리 "L"로 되어 트랜지스터(Q5)를 언시키고 이러므로서 VC1보다 고전위인 VC2가 걸리게 되어 모터(M)의 속도가 가속된다. 또한, 먼저 와이드 제어단(SW2) 논리를 "H"로 하면 앤드게이트(A2)를 거쳐 플립플롭(FF2)의 J 단에 신호가 가해져서 플립플롭(FF2)의 반전 출력(Q)이 논리 "L"가 되므로 스위치(SW2)의 트랜지스터(Q2, Q3)를 언시킨다. 그러면, 저 전위의 VC1이 트랜지스터(Q2, Q3)를 통해 모터(M)에 가해져서 저속 동작을 한다. 이때 텔레 제어단(SW')의 논리를 "H"로 하면 플립플롭(FF3)의 반전 출력(Q)이 또 "L"로 되어 트랜지스터(Q5)를 언시켜서 고전위 VC2에 의한 모터(M)의 고속 동작을 보장하는 것이다.According to the present invention of the above configuration, when the teleoperation control stage SW 1 is a logic "H", the flip-flop FF 1 inverted output Q of the logic unit 1 becomes a logic "L" and the transistor Q 1. -Q Q 4 ) to ON. Then, the V C1 voltage is applied to both ends of the motor M through the transistors Q 1 and Q 4 , which are the switches SW 1 , so that the motor operates at a low speed. The wide operating the wide switch (SW 2) control stage (SW 2) for when a logic "H" inverted output (Q) of the flip-flop (FF 3) is set to logic "L" un transistor (Q 5) In this way, V C2, which has a higher potential than V C1 , is applied, and the speed of the motor M is accelerated. In addition, when the logic of the wide control stage SW 2 is set to “H”, a signal is applied to the J stage of the flip-flop FF 2 via the AND gate A 2 to invert the output Q of the flip-flop FF 2 . ) Becomes a logic "L" so that the transistors Q 2 and Q 3 of the switch SW 2 are unlocked. Then, V C1 of low potential is applied to the motor M through the transistors Q 2 and Q 3 to perform low speed operation. At this time, when the logic of the tele control stage SW 'is set to "H", the inverted output Q of the flip-flop FF 3 becomes "L" again, and the transistor Q 5 is turned off to remove the motor by the high potential V C2 . (M) to ensure high speed operation.
이러한 본 고안은 영상 카메라의 전동중에 있어서 이의 텔레와 와이드 스위치를 단일한 1가지 속도로 제어하지 않고 2단 변속을 행할 수 있도록 하여 이러한 장치의 이용가치를 상승시킨 유익한 특징이 있다.The present invention has an advantageous feature that the use value of such a device is increased by allowing two-speed shifting without controlling its tele and wide switches at a single speed while driving an image camera.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014603U KR870001581Y1 (en) | 1984-12-31 | 1984-12-31 | Zoom varying control circuit of image camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014603U KR870001581Y1 (en) | 1984-12-31 | 1984-12-31 | Zoom varying control circuit of image camera |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860009022U KR860009022U (en) | 1986-07-31 |
KR870001581Y1 true KR870001581Y1 (en) | 1987-04-22 |
Family
ID=70163353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019840014603U KR870001581Y1 (en) | 1984-12-31 | 1984-12-31 | Zoom varying control circuit of image camera |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR870001581Y1 (en) |
-
1984
- 1984-12-31 KR KR2019840014603U patent/KR870001581Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR860009022U (en) | 1986-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960035408A (en) | A driving circuit for driving a liquid crystal display | |
KR100373941B1 (en) | Display device, its driving circuit and sampling circuit | |
SE8301128L (en) | CONTROL CIRCUIT FOR MONOLITIC INTEGRATABLE LOADS | |
KR870001581Y1 (en) | Zoom varying control circuit of image camera | |
EP2430754B1 (en) | Method of and driver circuit for operating a semiconductor power switch | |
KR940003187A (en) | CMOS 3-state buffer circuit and its control method | |
US4420716A (en) | DC Motor control apparatus | |
JPS5920196B2 (en) | bidirectional shift register | |
JPS61112424A (en) | Output buffer circuit | |
SU1550614A1 (en) | Reversing current switch for control of inductive load | |
JPS63316514A (en) | Turn-on locking circuit for transistor switching device | |
JP2601815Y2 (en) | Switching circuits and three-terminal switching circuits | |
JPS61112220A (en) | Data terminal equipment | |
DE60014986D1 (en) | Differential output stage for three states | |
KR0122898Y1 (en) | Direct voltage output circuit of input of catv | |
JP2520305B2 (en) | Power converter | |
SU1374420A1 (en) | Reversible current switch for inductive load control | |
SU1522360A1 (en) | Device for controlling thyristor power gate | |
JPS6321198Y2 (en) | ||
SU1218458A1 (en) | Transistor switch | |
SU1716500A1 (en) | Information input device | |
SU1709474A1 (en) | Method of controlling power switch transistor | |
KR930004717Y1 (en) | High speed cmos dynamic buffer circuit | |
SU1437853A1 (en) | Homogeneous medium cell | |
KR870000125B1 (en) | Arrangement for starting motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19951226 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |