JP2520305B2 - Power converter - Google Patents

Power converter

Info

Publication number
JP2520305B2
JP2520305B2 JP1126761A JP12676189A JP2520305B2 JP 2520305 B2 JP2520305 B2 JP 2520305B2 JP 1126761 A JP1126761 A JP 1126761A JP 12676189 A JP12676189 A JP 12676189A JP 2520305 B2 JP2520305 B2 JP 2520305B2
Authority
JP
Japan
Prior art keywords
switching
switching element
signal
circuit
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1126761A
Other languages
Japanese (ja)
Other versions
JPH02307372A (en
Inventor
功 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1126761A priority Critical patent/JP2520305B2/en
Publication of JPH02307372A publication Critical patent/JPH02307372A/en
Application granted granted Critical
Publication of JP2520305B2 publication Critical patent/JP2520305B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体スイッチング素子等をブリッジ接
続してなるインバータ主回路を有し、可変周波数電源装
置や無停電電源装置などに応用可能にする電力変換装置
に関するものである。
Description: [Industrial field of application] The present invention has an inverter main circuit in which semiconductor switching elements and the like are bridge-connected, and is applicable to a variable frequency power supply device, an uninterruptible power supply device, and the like. The present invention relates to a power converter.

〔従来の技術〕[Conventional technology]

第3図は例えば電気書院、昭和60年9月7日発刊、
「インバータ応用マニュアル」39〜55ページに記載され
た従来の電力変換装置を示す回路図であり、図におい
て、1はトランジスタTと帰還ダイオードDにより構成
されるスイッチング素子、2はこのスイッチング素子1
の一対を直列接続し、これらの接続点から出力を得るよ
うにしたスイッチング素子対、3はこのスイッチング素
子対2の出力を各相出力として、3対分並列接続した主
回路としてのインバータ主回路で、ここでは所謂3相ハ
ーフブリッジインバータを構成している。4は上記イン
バータ主回路3の各スイッチング素子1のオン,オフを
制御するスイッチング制御手段としてのスイッチング信
号発生回路、5は上記インバータ主回路3に接続される
3相負荷である。
Fig. 3 shows, for example, Denshosho, published on September 7, 1985,
It is a circuit diagram which shows the conventional power converter described in "Inverter application manual" pages 39-55. In the figure, 1 is a switching element composed of a transistor T and a feedback diode D, and 2 is this switching element 1.
Inverter main circuit as a main circuit in which three pairs are connected in series to obtain an output from these connection points, and the output of the switching element pair 2 is an output for each phase and three pairs are connected in parallel. Then, a so-called three-phase half bridge inverter is configured here. Reference numeral 4 is a switching signal generating circuit as switching control means for controlling ON / OFF of each switching element 1 of the inverter main circuit 3, and reference numeral 5 is a three-phase load connected to the inverter main circuit 3.

第4図は上記スイッチング信号発生回路4の内部回路
を示し、図において、41はパルス幅変調信号生成手段
(以下、PWM信号生成手段という)、42は信号の反転回
路、43a,43bは共に信号の立上りを遅延するオン・ディ
レイ回路、44は各スイッチング素子1の駆動を停止する
保護回路、45はアンドゲートである。
FIG. 4 shows the internal circuit of the switching signal generating circuit 4, in which 41 is a pulse width modulation signal generating means (hereinafter referred to as PWM signal generating means), 42 is a signal inverting circuit, and 43a and 43b are both signals. Is a delay circuit for delaying the rise of the switching element, 44 is a protection circuit for stopping the driving of each switching element 1, and 45 is an AND gate.

次に動作について説明する。まず、第4図のPWM信号
生成手段41は、インバータ主回路3のU,V,W各相の出力
電圧に一意に対応する信号Xu,Xv,Xwを生成する。以降
は、同一回路が3回路で構成されているため、信号Xuに
ついてのみ説明する。この信号Xuは反転回路42によって
Xuの反転出力uがとられ、これらの信号Xu,uは各
々オン・ディレイ回路43a,43bにより立上りが遅延され
た信号となる。これらの信号は、通常時において、u相
のスイッチング素子対2の動作を制御する駆動信号Sup,
Sunとなり、これらの駆動信号Sup,Sunにより、インバー
タ主回路3の出力電圧が制御される。
Next, the operation will be described. First, the PWM signal generating means 41 of FIG. 4 generates signals Xu, Xv, Xw uniquely corresponding to the output voltage of each phase of U, V, W of the inverter main circuit 3. Hereinafter, since the same circuit is composed of three circuits, only the signal Xu will be described. This signal Xu is output by the inverting circuit 42.
The inverted output u of Xu is taken, and these signals Xu, u become signals whose rising edges are delayed by the on-delay circuits 43a, 43b, respectively. These signals are drive signals Sup, which control the operation of the u-phase switching element pair 2 in the normal time.
The output voltage of the inverter main circuit 3 is controlled by these drive signals Sup and Sun.

一方、何らかの異常が生じて、インバータ主回路3の
動作を停止する必要がある場合は、保護回路44がしゃ断
信号▲▼を発生し、アンドゲート45によりすべての
駆動信号(Sup〜Swn)を一括してオフとする。
On the other hand, when it is necessary to stop the operation of the inverter main circuit 3 due to some abnormality, the protection circuit 44 generates the cutoff signal ▲ ▼, and the AND gate 45 collectively outputs all the drive signals (Sup to Swn). And turn it off.

ここで、上記スイッチング信号発生回路4の動作と、
インバータ主回路3のスイッチング素子1の動作との関
係について説明を加える。
Here, the operation of the switching signal generation circuit 4 and
The relationship with the operation of the switching element 1 of the inverter main circuit 3 will be described.

トランジスタTと帰還ダイオードDによって構成され
るスイッチング素子1は、第5図(a)に示すように、
1個の機械スイッチSMと考えることができる。また、ス
イッチング素子対2は第5図(b)に示す2個の機械ス
イッチSMによる3点スイッチと考えられる。このスイッ
チング素子対2においては、2つのスイッチング素子1
の同時オンが存在するが、第3図のインバータ主回路3
の構成では、直流回路の短絡状態を避ける必要があるの
で、同時にオンとしないように、一方がオンの場合には
他方をオフとするようにする。また、各スイッチング素
子対2における2つのスイッチング素子1の同時オフ
は、負荷5を1相分切り離すこととなり、3相インバー
タの通常動作としては必要ないため、各一対のスイッチ
ング素子1の切り換え時の動作遅れによる短絡防止のた
め、極めて短時間行うか、または全相オフによる負荷切
り離し時以外には行わない。このようなスイッチング動
作は、上記反転回路42,オン・ディレイ回路43a,43b,ア
ンドゲート45の構成により実行される。従って、スイッ
チング素子対2は、第6図(a)に示すように、1個の
トグルスイッチSTと置換され、PWM信号生成手段41から
インバータ主回路3を見ると、第6図(b)に示すスイ
ッチング回路5が形成されていると考えることができ
る。
The switching element 1 composed of the transistor T and the feedback diode D, as shown in FIG.
It can be considered as one mechanical switch SM. Further, the switching element pair 2 is considered to be a three-point switch by the two mechanical switches SM shown in FIG. 5 (b). In this switching element pair 2, two switching elements 1
Although there is simultaneous ON of the inverter main circuit 3 of FIG.
In the above configuration, it is necessary to avoid a short-circuit state of the DC circuit, so that when one is on, the other is turned off so that they are not turned on at the same time. Further, the simultaneous turning off of the two switching elements 1 in each switching element pair 2 disconnects the load 5 by one phase, which is not necessary for normal operation of the three-phase inverter, and therefore, when switching each pair of switching elements 1. To prevent short circuit due to operation delay, do not perform it for an extremely short time or only when disconnecting the load by turning off all phases. Such a switching operation is executed by the configuration of the inverting circuit 42, the on-delay circuits 43a and 43b, and the AND gate 45. Therefore, the switching element pair 2 is replaced with one toggle switch ST as shown in FIG. 6 (a), and when the inverter main circuit 3 is viewed from the PWM signal generating means 41, it is shown in FIG. 6 (b). It can be considered that the switching circuit 5 shown is formed.

このことから、例えばu相の出力電圧は信号Xuに対応
して仮想中性点を基準にした正負電圧となり、信号Xuを
いかに生成するかなど、PWM方式の検討などの際には、
極めて単純なスイッチング動作として扱うことができ
る。つまり、本来2個のスイッチとして取り得る4つの
接続状態、さらには一方をオフさせたまま、他方をオ
ン,オフさせることによって生じる2つのスイッチング
モードの中から、単にトグル動作のみを行うように制限
していると、考えることもできる。
From this, for example, the output voltage of the u-phase becomes a positive / negative voltage based on the virtual neutral point corresponding to the signal Xu, and when considering the PWM method such as how to generate the signal Xu,
It can be treated as an extremely simple switching operation. In other words, there are four connection states that can be originally assumed as two switches, and further, only one of the two switching modes that is generated by turning on and off the other while keeping one off is limited to performing only the toggle operation. You can think about it.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

従来の電力変換装置は以上のように構成されているの
で、個々のスイッチング素子1をオン,オフの組合せに
よって生じる主回路形態を制限して動作させる必要があ
り、この制限によりPWM信号の生成処理等において動作
を簡素化できるものの、近年、マイクロプロセッサによ
る制御の高度化が進んで、例えば電力変換装置の自己診
断機能の多様化,高度化を図る上で、上記制限が回路形
態の多様化を阻害するなどの課題があった。
Since the conventional power converter is configured as described above, it is necessary to limit the operation of the main circuit generated by the combination of ON and OFF of each switching element 1, and to operate the PWM signal generation processing by this limitation. Although the operation can be simplified in such cases as described above, in recent years, the sophistication of control by a microprocessor has advanced, and for example, in order to diversify and enhance the self-diagnosis function of a power conversion device, the above limitation causes diversification of circuit configurations. There was a problem such as blocking.

この発明は上記のような課題を解決するためになされ
たもので、インバータ主回路を構成するスイッチング素
子を任意に選択して、これを部分的に動作させることに
より、多様な回路形態および動作を実現することができ
る電力変換装置を得ることを目的とする。
The present invention has been made to solve the above problems, and various switching modes and operations can be performed by arbitrarily selecting a switching element that constitutes an inverter main circuit and partially operating the switching element. An object is to obtain a power conversion device that can be realized.

〔課題を解決するための手段〕[Means for solving the problem]

この発明にかかる電力変換装置は、複数のアンドゲー
トの第2の入力端子に接続されたスイッチング選択制御
手段により、保護回路からの遮断信号と外部から供給さ
れる素子選択信号とが入力され、この素子選択信号をラ
ッチし、このラッチした素子選択信号をこの素子選択信
号が示すスイッチング素子に接続されたアンドゲートに
供給して、このスイッチング素子の動作をオフ状態にす
るとともに、保護回路からの遮断信号が入力されると、
スイッチング素子の全てをオフ状態とするものである。
In the power conversion device according to the present invention, the switching selection control means connected to the second input terminals of the plurality of AND gates inputs the cutoff signal from the protection circuit and the element selection signal supplied from the outside. Latches the element selection signal and supplies the latched element selection signal to the AND gate connected to the switching element indicated by the element selection signal to turn off the operation of this switching element and shut it off from the protection circuit. When a signal is input,
All of the switching elements are turned off.

〔作用〕[Action]

この発明における電力変換装置は、複数のアンドゲー
トの第2の入力端子に接続され、保護回路からの遮断信
号と外部から供給される素子選択信号とが入力され、こ
の素子選択信号をラッチし、このラッチした素子選択信
号をこの素子選択信号が示すスイッチング素子に接続さ
れたアンドゲートに供給して、このスイッチング素子の
動作をオフ状態にするとともに、保護回路からの遮断信
号が入力されると、スイッチング素子の全てをオフ状態
とするスイッチング選択制御手段を設けたことにより、
多相インバータを各相個別の単相ハーフブリッジとして
動作させたり、または任意の2相を動作させて単相フル
ブリッジインバータとして動作させるようにしたもので
ある。
A power converter according to the present invention is connected to the second input terminals of a plurality of AND gates, receives a cutoff signal from a protection circuit and an element selection signal supplied from the outside, and latches the element selection signal, This latched element selection signal is supplied to the AND gate connected to the switching element indicated by the element selection signal to turn off the operation of this switching element, and when the cutoff signal from the protection circuit is input, By providing the switching selection control means for turning off all of the switching elements,
The multi-phase inverter is operated as a single-phase half bridge for each phase, or any two phases are operated as a single-phase full-bridge inverter.

〔発明の実施例〕Example of Invention

以下、この発明の一実施例を図について説明する。第
1図において、10はスイッチング選択制御手段として新
たに付加されたラッチ回路であり、これが保護回路44と
アンドゲート45の一方の入力端子との間に接続されてい
る。また、このほかの第4図に示したものと同一の構成
部分および信号には同一符号を付して、その重複する説
明を省略する。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 10 is a latch circuit newly added as switching selection control means, which is connected between the protection circuit 44 and one input terminal of the AND gate 45. In addition, the same components and signals as those shown in FIG. 4 are denoted by the same reference numerals, and the duplicate description thereof will be omitted.

次に動作について説明する。ラッチ回路10は図示しな
い、例えばマイクロプロセッサなどから出力される素子
選択データをラッチする。ラッチ回路10の出力Eup〜Ewn
はアンドゲート45の一方の入力端子に各々入力されてお
り、各スイッチング素子1の駆動信号Sup〜Swnをゲート
する。従って、ラッチ回路10の出力は各々のスイッチン
グ素子1の動作イネーブル信号として機能し、ハイレベ
ル信号でスイッチング素子1を駆動させ、一方、ローレ
ベル信号でオフ保持とし、結局、上記素子選択データに
よって動作させる素子を指定する。
Next, the operation will be described. The latch circuit 10 latches element selection data output from a microprocessor (not shown), for example. Latch circuit 10 outputs Eup to Ewn
Are input to one input terminal of the AND gate 45 and gate the drive signals Sup to Swn of each switching element 1. Therefore, the output of the latch circuit 10 functions as an operation enable signal for each switching element 1 and drives the switching element 1 with a high level signal, while holding it off with a low level signal, and finally operates according to the element selection data. Specify the element to be activated.

さらに、保護回路44の出力であるしゃ断信号▲▼
は、ラッチ回路10のリセット入力端子Rに入力され、し
ゃ断信号▲▼がローレベルとなった場合に、ラッチ
回路10をリセットする。これにより、すべての出力が一
括してローレベルとなり、各スイッチング素子1はすべ
てオフ状態となって、素子選択データとは無関係に、イ
ンバータ主回路の動作は停止する。従って、マイクロプ
ロセッサなどから出力する素子選択データの内容によ
り、インバータ主回路3は多様な形態および動作をとる
ことが可能になり、例えば第2図に示すようになる。こ
れによれば、第2図(a),(b)はu,v,w各相のうち
u相側の1つおよび2つのスイッチング素子1を、第2
図(c)はu,v各相の各1のスイッチング素子1を、第
2図(d)はu,v各相のスイッチング素子1を、それぞ
れ上記のようなトグルスイッチとして動作させることが
でき、可変周波数電源装置や無停電電源装置,その他の
システムへの応用を拡大できる。
In addition, the cutoff signal output from the protection circuit 44 ▲ ▼
Is input to the reset input terminal R of the latch circuit 10 and resets the latch circuit 10 when the cutoff signal ▲ ▼ becomes low level. As a result, all the outputs become the low level at once, all the switching elements 1 are turned off, and the operation of the inverter main circuit is stopped regardless of the element selection data. Therefore, the inverter main circuit 3 can take various forms and operations depending on the content of the element selection data output from the microprocessor or the like, as shown in FIG. 2, for example. According to this, FIGS. 2 (a) and 2 (b) show one of the u, v, and w phases on the u phase side and two switching elements 1
In FIG. 2 (c), one switching element 1 of each phase of u and v can be operated, and in FIG. 2 (d) each switching element 1 of each phase of u and v can be operated as a toggle switch as described above. The application to variable frequency power supplies, uninterruptible power supplies, and other systems can be expanded.

なお、上記実施例では3相トランジスタインバータを
制御するためのスイッチング選択制御手段4を示した
が、このスイッチング選択制御4により制御するインバ
ータ主回路3のスイッチング素子は、上記トランジスタ
などに限定されるものではないのは明らかである。
Although the switching selection control means 4 for controlling the three-phase transistor inverter is shown in the above embodiment, the switching element of the inverter main circuit 3 controlled by the switching selection control 4 is limited to the above-mentioned transistor or the like. Obviously not.

また、従来の電力変換装置はその通常動作において、
不要なスイッチング状態を取り得るようには構成されて
おらず、スイッチング素子1の各状態に制限して有して
いるのに対し、この発明ではこの制限を除去して、電力
変換装置の構成により、制限の内容が上記実施例と異な
る場合であっても、広く他に応用できるという効果が得
られる。
In addition, the conventional power converter in its normal operation,
The switching element 1 is not configured to have an unnecessary switching state and is limited to each state of the switching element 1. In contrast, the present invention removes this limitation and changes the configuration of the power conversion device. Even if the content of the restriction is different from that of the above-described embodiment, the effect that it can be widely applied to other applications can be obtained.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、複数のアンドゲー
トの第2の入力端子に接続されたスイッチング選択制御
手段により、保護回路からの遮断信号と外部から供給さ
れる素子選択信号とが入力され、この素子選択信号をラ
ッチし、このラッチした素子選択信号をこの素子選択信
号が示すスイッチング素子に接続されたアンドゲートに
供給して、このスイッチング素子の動作をオフ状態にす
るとともに、保護回路からの遮断信号が入力されると、
スイッチング素子の全てをオフ状態とするように構成し
たので、3相ハーフブリッジインバータを多様な形態で
動作させることができ、また、このような動作を極めて
簡単な構成により容易に実施できるとともに、何らかの
異常が生じた場合には直ちに危険を回避することができ
るものが得られる効果がある。
As described above, according to the present invention, the switching selection control means connected to the second input terminals of the plurality of AND gates inputs the cutoff signal from the protection circuit and the element selection signal supplied from the outside. , This element selection signal is latched, and this latched element selection signal is supplied to the AND gate connected to the switching element indicated by this element selection signal to turn off the operation of this switching element and from the protection circuit. When the cutoff signal of is input,
Since all of the switching elements are configured to be turned off, the three-phase half bridge inverter can be operated in various forms, and such an operation can be easily performed by an extremely simple configuration, and When an abnormality occurs, it is possible to obtain something that can immediately avoid the danger.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による電力変換装置を示す
要部の回路図、第2図は第1図の電力変換装置における
インバータ主回路の動作例を示す説明図、第3図は従来
の電力変換装置の基本構成を示す回路図、第4図は第3
図におけるスイッチング制御手段の内部構成を示す回路
図、第5図は第3図におけるスイッチング素子の等価ス
イッチング置換状態を示す説明図、第6図は従来のスイ
ッチング制御手段で制御するインバータ主回路の等価ス
イッチ置換状態を示す説明図である。 3はインバータ主回路、4はスイッチング制御手段、10
はスイッチング選択制御手段(ラッチ回路)。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a circuit diagram of essential parts showing a power converter according to an embodiment of the present invention, FIG. 2 is an explanatory diagram showing an operation example of an inverter main circuit in the power converter of FIG. 1, and FIG. FIG. 4 is a circuit diagram showing the basic configuration of the power converter of FIG.
FIG. 5 is a circuit diagram showing the internal configuration of the switching control means in the figure, FIG. 5 is an explanatory diagram showing equivalent switching replacement states of the switching elements in FIG. 3, and FIG. 6 is an equivalent of an inverter main circuit controlled by conventional switching control means. It is explanatory drawing which shows a switch replacement state. 3 is an inverter main circuit, 4 is switching control means, 10
Is a switching selection control means (latch circuit). In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】スイッチング素子の一対を直列接続し、こ
れらの接続点から出力を得るようにしたスイッチング素
子対を複数設け、これらスイッチング素子対の両端を直
流電源に接続して構成した多相インバータと、パルス幅
変調信号を生成し、上記スイッチング素子対の各スイッ
チング素子に出力するパルス幅変調信号生成回路と、出
力端子が上記各スイッチング素子の制御端子に接続さ
れ、第1の入力端子に上記パルス幅変調信号が供給され
た複数のアンドゲートと、上記多相インバータの動作を
オフ状態とする遮断信号を出力する保護回路とを備えた
電力変換装置において、上記複数のアンドゲートの第2
の入力端子に接続され、上記保護回路からの遮断信号と
外部から供給される素子選択信号とが入力され、この素
子選択信号をラッチし、このラッチした素子選択信号を
この素子選択信号が示す上記スイッチング素子に接続さ
れた上記アンドゲートに供給して、このスイッチング素
子の動作をオフ状態にするとともに、上記保護回路から
の遮断信号が入力されると、上記スイッチング素子の全
てをオフ状態とするスイッチング選択制御手段を備えた
ことを特徴とする電力変換装置。
1. A multi-phase inverter configured by connecting a pair of switching elements in series and providing a plurality of switching element pairs so as to obtain an output from these connection points, and connecting both ends of these switching element pairs to a DC power supply. And a pulse width modulation signal generation circuit for generating a pulse width modulation signal and outputting the pulse width modulation signal to each switching element of the switching element pair, and an output terminal connected to a control terminal of each switching element, and a first input terminal connected to the above In a power converter including a plurality of AND gates to which a pulse width modulation signal is supplied and a protection circuit that outputs a cutoff signal for turning off the operation of the multi-phase inverter, the second of the plurality of AND gates is provided.
Connected to the input terminal of the protection circuit, the cutoff signal from the protection circuit and the element selection signal supplied from the outside are input, the element selection signal is latched, and the latched element selection signal is indicated by the element selection signal. Supplying to the AND gate connected to the switching element to turn off the operation of this switching element, and when a cutoff signal from the protection circuit is input, switching to turn off all of the switching elements. A power conversion device comprising a selection control means.
JP1126761A 1989-05-22 1989-05-22 Power converter Expired - Fee Related JP2520305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1126761A JP2520305B2 (en) 1989-05-22 1989-05-22 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1126761A JP2520305B2 (en) 1989-05-22 1989-05-22 Power converter

Publications (2)

Publication Number Publication Date
JPH02307372A JPH02307372A (en) 1990-12-20
JP2520305B2 true JP2520305B2 (en) 1996-07-31

Family

ID=14943271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1126761A Expired - Fee Related JP2520305B2 (en) 1989-05-22 1989-05-22 Power converter

Country Status (1)

Country Link
JP (1) JP2520305B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062267A1 (en) * 2006-12-22 2008-06-26 Conti Temic Microelectronic Gmbh Control unit and method for pulse width modulated control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231992A (en) * 1989-03-06 1990-09-13 Nippon Densan Corp Inverter for ac motor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231992A (en) * 1989-03-06 1990-09-13 Nippon Densan Corp Inverter for ac motor

Also Published As

Publication number Publication date
JPH02307372A (en) 1990-12-20

Similar Documents

Publication Publication Date Title
JP2010246267A (en) Five-level inverter
JP3998624B2 (en) Pulse width modulation waveform generation method and apparatus
US7016207B2 (en) Power inverter
US11855553B1 (en) Multi-level inverter with mixed device types
US5515258A (en) Drive device for a push-pull stage
JP3677497B2 (en) Pulse width modulation waveform generator and three-phase pulse width modulation waveform generator
JPH05211776A (en) Inverter
JP3648151B2 (en) Semiconductor power converter
JP2520305B2 (en) Power converter
JPH07213062A (en) Gate-signal generation method of pwm cycloconverter
JP2004180390A (en) Direct ac/ac power conversion apparatus
JP4491718B2 (en) 3-level converter
US4247887A (en) AC--AC Converter device
JP2004364443A (en) Pulse-width modulated inverter device
JP2004364477A (en) Ac-ac direct conversion type power conversion apparatus
JPH06133534A (en) Semiconductor ac switch
KR0166186B1 (en) Bipolar pwm signal generating apparatus and its generating method of three level inverter
KR100618236B1 (en) Apparatus for generating dead-time in servo driver
JP2005218247A (en) Driving method of inverter and inverter
JP3251805B2 (en) NPC inverter device and control method thereof
JP2922269B2 (en) Thyristor converter
JP3131975B2 (en) Digital three-phase PWM waveform generator
JPH1132489A (en) Inverter controlling device
JPH0213271A (en) Method for improving waveform of output current from pam system inverter
RU1820987C (en) Frequency-controlled electric drive

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees