SU1437853A1 - Homogeneous medium cell - Google Patents

Homogeneous medium cell Download PDF

Info

Publication number
SU1437853A1
SU1437853A1 SU864139935A SU4139935A SU1437853A1 SU 1437853 A1 SU1437853 A1 SU 1437853A1 SU 864139935 A SU864139935 A SU 864139935A SU 4139935 A SU4139935 A SU 4139935A SU 1437853 A1 SU1437853 A1 SU 1437853A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
cell
trigger
input
Prior art date
Application number
SU864139935A
Other languages
Russian (ru)
Inventor
Виталий Валерьянович Панов
Александр Иванович Лысенков
Александр Харитонович Киреев
Original Assignee
Военная артиллерийская академия им.М.И.Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная артиллерийская академия им.М.И.Калинина filed Critical Военная артиллерийская академия им.М.И.Калинина
Priority to SU864139935A priority Critical patent/SU1437853A1/en
Application granted granted Critical
Publication of SU1437853A1 publication Critical patent/SU1437853A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к вы иcли- тельной технике и может быть использовано в качестве настраиваемой  чейки однородной вычислительной среды. Цель изобретени  - расширение функциональных возможностей за стет реализации временных и рекуррентных буревых функций. Ячейка содержит п ть триггеров, дев ть элементов И, элемент ИЛИ, четыре ключа, настраиваемый логический элемент. Ячейка реализует двадцать различных состо ний. Кроме выполнени  логических операций над двум  переменными и осуществлени  коммутации входов и выходов: размножение сигналов, пересечение сигналов и разрыв цепи передачи сих нллов между входами и выходами  чейка обеспечивает за счет использовани  ключей коммутацию сигналов с входа на выход и наоборот. Ячейка позвол ет реализовать схемы с обратной св зью, работа которых зависит от дискретного времени. 3 ил., 1 табл. i слThe invention relates to a computing technique and can be used as a custom cell of a homogeneous computing environment. The purpose of the invention is to expand the functionality of the implementation of temporal and recurrent storm functions. The cell contains five triggers, nine AND elements, an OR element, four keys, a custom logic element. The cell implements twenty different states. In addition to performing logical operations on two variables and performing switching of inputs and outputs: multiplication of signals, intersection of signals, and breaking the transfer circuit of these cells between inputs and outputs of a cell, by using keys, switching signals from input to output and vice versa. The cell allows for the implementation of feedback schemes whose operation depends on discrete time. 3 ill., 1 tab. i cl

Description

фьfy

&9&9

ЧH

0000

СлSl

0000

Изобретение относитс  к вычислительной технике и может быть исполь зОвано в качестве настраиваемой  чейки , однородной вычислительной среды.The invention relates to computing and can be used as a custom cell, a homogeneous computing environment.

Цель изобретени  - расширение функциональных возможностей за счет реализации временных и рекуррентных бул е вых фу н к ций.The purpose of the invention is to expand the functionality through the implementation of temporary and recurrent boule functions.

На фиг. 1 представлена функцио- схема  чейки; на фиг. 2 - схемы состо ний  чейки; на фиг. 3 Пример реализации RS-триггера в однородной среде.FIG. 1 shows the functional diagram of the cell; in fig. 2 — cell state diagrams; in fig. 3 An example of the implementation of RS-flip-flop in a homogeneous environment.

Ячейка (фиг. 1) содержит настроечные входы 1-5, триггеры 6-10, The cell (Fig. 1) contains tuning inputs 1-5, triggers 6-10,

-вх-од -ft Сброса; элементы И 12-20, элемент ИЛИ 21, настраиваемый логический элемент 22, настроечные входы 23-26 настраиваемого логического элемента, ключи 27, 28, информацион- вхбды 29, 30 настраиваемого логического элемента, вызс од 31 настраиваемого логического элемента, информационные входы 32, 33, выход 34, ключи 35, 36, выход 37.-in-od -ft reset; elements AND 12-20, element OR 21, custom logic element 22, configuration inputs 23-26 of custom logic element, keys 27, 28, information logic 29, 30 custom logic element, call 31, custom logic element, information inputs 32, 33, exit 34, keys 35, 36, exit 37.

Триггеры 6-10 предназ начены дл  запоминани  кода настроечного сигнала и образуют оперативную пам ть  чейки однородной среды.Triggers 6-10 are designed to store the code of the training signal and form the operational memory of a homogeneous medium.

Триггеры 6-8, элементы И 12-20, элемент ИЛИ 21 и ключи 27, 28, 35, 36 образуют схему управлени  настройкой  чейки однородной среды. Они предназначены дл  управлени  коммутацией входных информационных сигна- лов X1 и X на информационные входы ...(/, и о( 2 настраиваемого логическогоTriggers 6-8, elements AND 12-20, element OR 21, and keys 27, 28, 35, 36 form a control circuit for setting up a cell of a homogeneous medium. They are designed to control the switching of the input information signals X1 and X to the information inputs ... (/, and (2 configurable logic

элемента 22 и выход Y настраиваемого логического элемента 22, на выходы Y и Y  чейки, а также дл  отождествлени  информационных входов .X и Х с выходами Y, и У  чейки. Ключи 27, 28, 35 и 36 должны коммутировать сигналы в обоих направлени х . Это достигаетс  за счет применени  в ключах МДП-транзисторов, подложки которых соединены с землей Следовательно, независимо от напр жений на истоке и стоке при подаче отпирающего напр жени  на затвор эти транзисторы провод т в обоих направлени х , что обеспечивает передачу сигналов с входа на выход  чейки и наоборот. element 22 and output Y of the custom logic element 22, to the outputs Y and Y of the cell, as well as to identify the information inputs. X and X with the outputs Y, and Y of the cell. Keys 27, 28, 35, and 36 must switch signals in both directions. This is achieved through the use of MOSFETs in the keys, the substrates of which are connected to ground. Therefore, regardless of the voltages at the source and drain, when the gate voltage is applied to the gate, these transistors are conducted in both directions, which ensures the transmission of signals from input to output cells and vice versa.

Работа  чейки однородной среды по сн етс  таблицей.The operation of a homogeneous medium cell is explained in the table.

Всего состо ний  чейки, при которых она реализует различные виды лоTotal cell conditions in which it implements various types of lo

гических функций, двадцать. На фиг. 2 показаны эти состо ни   чейки. Внизу каждого состо ни  изображена комбинаци  входных настроечных сигналов со следующей упор доченностью: 7, Z, 777twenty functions. FIG. 2 shows these cell conditions. At the bottom of each state is a combination of input training signals with the following ordering: 7, Z, 777

-, I  -, I

Однородна  среда, где в качестве основного элемента- используетс  данна   чейка, может настраив.атьс  на реализацию временнь х и рекуррентных булевых функций.A homogeneous environment, where this cell is used as the main element, can be configured to implement time and recurrent Boolean functions.

На фиг. 3 изображена однородна  среда, реализующа  функциональную схему синхронизированного КЗ-триггера , матрица настройки которой имеет вид (в матрице настройки числа представлены в дес тичной системе счислени ) :FIG. Figure 3 shows a homogeneous environment that implements the functional scheme of a synchronized short-circuiting trigger, the setting matrix of which has the form (in the setting matrix, numbers are presented in the decimal number system):

2020

65 3 25 5 4 1665 3 25 5 4 16

1(ЛП 1 (LP

4 3 25 4654 3 25 465

2525

00 4 56000 4 560

Claims (1)

Формула изобретени Invention Formula Ячейка однородной среды, содер- жаща  п ть триггеров, восемь элементов И, элемент ИЛИ и настраиваемый логический элемент, причем вход сброса  чейки соединен с нулевыми входами первого, второго, третьего, четвертого и п того триггеров, единичные вход  которых соединены с первым, вторым , третьим, четвертым и п тым настроечными входами  чейки соответственно , пр мой выход первого триггера со- единен с первыми входами первого и второго элементов И, инверсный выход первого триггера соединен с первыми входами третьего и четвертого элементов И, пр мой выход второго триггера соединен с первым входом п того элемента И, инверсный выход второго триггера соединен с первым входом шестого элемента И, второй вход которого соединен с вторыми входами первого, третьего, п того элементов И и пр мым выходом третьего триггера, инверсный выход которого соединен с вторыми входами второго и четвертого элементов И и первыми входами седьмого и восьмого элементов И, вторые входы которых соединены с первь м и вторым информационными входами  чейки соответственно, пр мой и инверсный выходы четвертого триггера соединены.A homogeneous environment cell containing five triggers, eight AND elements, an OR element, and a tunable logic element, with the cell reset input connected to the zero inputs of the first, second, third, fourth, and fifth triggers whose single inputs are connected to the first, second , the third, fourth and fifth tuning inputs of the cell, respectively, the direct output of the first trigger is connected to the first inputs of the first and second elements AND, the inverse output of the first trigger is connected to the first inputs of the third and fourth elements And, the direct output of the second trigger is connected to the first input of the fifth element And, the inverse output of the second trigger is connected to the first input of the sixth element And, the second input of which is connected to the second inputs of the first, third, fifth elements And and the third output of the third trigger, the inverse output of which is connected to the second inputs of the second and fourth elements AND and the first inputs of the seventh and eighth elements AND, the second inputs of which are connected to the first and second information inputs of the cell, respectively, the direct and inverse outputs four The trigger trigger is connected. 31А31A С ттервым и вторым настроеч тыми входами настраиваемого логического элемента , третий и четвертый настроечные и первый информационный входы , которого соединены с ир мьт и инперс- г1ым выходами п того триггера и выходом восьмого элемента И, выход настраиваемого логического элемента соединен с третьими входами второго и четвептого элементов И, о т л и ч а- ю 1ц а   с   тем, что, с целью расширени  функциональных возможностей за счет реалиэапии временных и рекуррентных булевых функций, она содержит дев тый элемент И и четм ре ключа, псичеь выходы первого, третьего, п того и шестого элементов И соединены с управл гошими входами первого, второго, третьего к четвертого клю- чей, пр мой выход второго триггера соединен с третьим входом седьмого элемента И, выход которого соединенWith the third and second tuned inputs of the tuned logic element, the third and fourth tuning ports and the first information inputs, which are connected to the simulator and inpersion outputs of the fifth trigger and the output of the eighth And element, the output of the tunable logic element is connected to the third inputs of the second and fourth elements And, about tl and h a-yu 1ts and the fact that, in order to extend the functionality due to the implementation of temporal and recurrent Boolean functions, it contains the ninth element AND and the fourth key, moves the first, third, fifth and sixth AND gates are connected to the control inputs goshimi first, second, third to fourth whose License keys, a direct output of the second flip-flop is connected to the third input of the seventh AND gate, whose output is connected с первым входом элемента ШЩ, второй вхол KOTODoro соеди 1еи с выходом де - в того элемента И, первый, второй и третий входы которого соединены с пр мым выходом первого триггера, инверсным вьгкодом второго триггера и инверсным выходом третьего триггера соответственно, выход элемента ИЛИ соединен с вторым информационным входом настраиваемого логического элемента, первьй информационный вхо.п  чейки соединен через первый ключ с первым входом дев того элемента И и первым выходом  чейки, второй ин- формацнон 1Ь й рход которой соединен через второй и четвертый ключи с цер- вым информационньм входом и вторым выходом  чейки соответственно, выход второго элемента И соединен с вторым выходом  чейки и через третий ключ соединен с первым выходом  чейки и вьпх.одом четвертого элемента И,The first input of the KOTODoro element is connected to the first input of the same element, the first, second and third inputs of which are connected to the direct output of the first trigger, the inverse trigger of the second trigger and the inverted output of the third trigger, respectively, the output of the OR element is connected with the second information input of a custom logic element, the first information input of the cell is connected via the first key to the first input of the ninth AND element and the first output of the cell, the second information of the 1bth port of which is connected via the second fourth keys with tser- vym informatsionnm input and second output cell, respectively, the output of the second AND element is connected to the second output of the cell and through a third switch coupled to the first output cell and vph.odom fourth AND element, Разрыв цепиOpen circuit У, 1Y, 1 V у - 1 7V y - 1 7 V - VV - V ., , - 1-. ., , - one-. у, Х,Уy, x, y У Х,У,Y X Y Продолжение таблицыTable continuation У х,+у.Y x + y у, х,+у,y, x, + y, - а -( г- a - (g У, Х,ХY, X, X У,Х ,+ 7,Y, X, + 7, У 9 X ,, + X,Y 9 X ,, + X, Продо.тжение таблицыPromotion table У, Х,Х 2Y, X, X 2 у, .y, t ,+ Хt, + x у, х + X,y, x + x, Х, У,,; У, XjjX, Y; Y, xjj V V ,Y - V V, Y - v 2. f 2 v 2. f 2 X, X, х У,;У. x Y,; Y. Х, i X, i Состо ни  м« сгройчкк х сигвййоа1State m sgroychkk x seggyoa1 I I Состо  йа ййо1;о  и ньпсодо  |Ри лнй; е Фтй логгState yyo1; o and nspso | ri ln; e fty log ,jjj4 e 1 уик 1й ., jjj4 e 1 pic 1st. X X X XX x x x 1 1 1 1 1 - 11 1 1 1 1 - 1 о о 1 1about o 1 1 оabout 1 о1 o Примечание, Х любое состо ние выхода  чейкм (0,1), ..КЮ Дее на ее работу.Note, X is any exit state (0.1), ..CKU for her work. Про.ао.ТтгеЧИР. таблицыPro.ao.TTCHEChIR. tables г  g SS J2 о J2 about ОоOoh оошoosh .. 0-и -о o- 6/ /yA-o0 and -o o- 6 / / yA-o V IfV if bOOOOf0/7//7/7/bOOOOf0 / 7 // 7/7 / OOOiOOOOiO 00(i100 (i1 ownown zz rcorco оabout ЮОООYuOOO ifOOOifOOO VV moimoi OiOiOOiOiO 1001010010 bilOiObilOiO mama llOlfllOlf b)(Ki01b) (Ki01 // сШГ/Уsshg / u W///W ///
SU864139935A 1986-10-21 1986-10-21 Homogeneous medium cell SU1437853A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864139935A SU1437853A1 (en) 1986-10-21 1986-10-21 Homogeneous medium cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864139935A SU1437853A1 (en) 1986-10-21 1986-10-21 Homogeneous medium cell

Publications (1)

Publication Number Publication Date
SU1437853A1 true SU1437853A1 (en) 1988-11-15

Family

ID=21264788

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864139935A SU1437853A1 (en) 1986-10-21 1986-10-21 Homogeneous medium cell

Country Status (1)

Country Link
SU (1) SU1437853A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 798804, кл. С 06 F 7/00, 1978. Авторское свидетельство СССР № 1218378, кл. G 06 F 7/00, 1984. *

Similar Documents

Publication Publication Date Title
US4433372A (en) Integrated logic MOS counter circuit
EP0270219A2 (en) Reduced parallel EXCLUSIVE OR and EXCLUSIVE NOR gate
WO1981000473A1 (en) Cmos microprocessor architecture
SU1437853A1 (en) Homogeneous medium cell
US4297591A (en) Electronic counter for electrical digital pulses
JPS607808B2 (en) key input circuit
EP0224841B1 (en) Logic arithmetic circuit
ATE84155T1 (en) MULTI-POSITION CARRY-RIPPLE-ADDER IN CMOS TECHNOLOGY WITH TWO TYPES OF ADDER CELLS.
US4798980A (en) Booth's conversion circuit
SU1499488A1 (en) Threshold logic device
US4348616A (en) Preset lighting device
SU686146A1 (en) Multifunction logic element
RU2037269C1 (en) Four-bit-gray-to-binary-coded-decimal code converter
SU1513441A1 (en) Multiple-function logic module
SU369715A1 (en) THIRD POTENTIAL TRIGGER
SU1667054A1 (en) Modulo three adder-multiplier
SU1631713A1 (en) Multifunctional logic module
SU1598167A1 (en) Synchronous binary counter
SU1193657A1 (en) Polyfunctional logic module
JPH0448005Y2 (en)
SU1388850A1 (en) Device for modulo p addition and subtraction of numbers
SU1277085A1 (en) Polyfunctional logic module
RU1774491C (en) Multiplexor
SU1501036A1 (en) Uniform-structure cell
SU1401452A1 (en) Modulo three adder