KR870000722Y1

KR870000722Y1 - Timer switch circuit

Info

Publication number: KR870000722Y1
Application number: KR2019840014127U
Authority: KR
Inventors: 유봉준
Original assignee: 주식회사금성사; 허신구
Priority date: 1984-12-27
Filing date: 1984-12-27
Publication date: 1987-02-25
Also published as: KR860008977U

Abstract

내용 없음.No content.

Description

Timer switch circuit

제1도는 종래의 타이머 스위치 회로도.1 is a conventional timer switch circuit diagram.

제2도는 본 고안의 타이머 스위치 회로도.2 is a timer switch circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 타이머 PB₁: 푸시버튼스위치1: Timer PB ₁ : Push Button Switch

R₁: 저항 C₁: 콘덴서R ₁ : resistor C ₁ : condenser

SW₁: 타이머스위치 NAND₁: 낸드게이트SW ₁ : Timer switch NAND ₁ : NAND gate

NOR₁: 노아게이트 1₁: 인버터NOR ₁ : Noah gate 1 ₁ : Inverter

FF₁: 플립플롭 AS₁: 아날로그스위치FF ₁ : Flip-Flop AS ₁ : Analog Switch

본 고안은 타이머 스위치회로에 관한 것으로 특히 타이머가 동작되는 상태에서 타이머의 동작개시용 푸시버튼 스위치를 한번 누르면 타이머가 동작을 중지하는 타이머스위치회로에 관한 것이다.The present invention relates to a timer switch circuit, and more particularly, to a timer switch circuit that the timer stops the operation by pressing the push button switch for starting operation of the timer in the state in which the timer is operating.

종래의 타이머 스위치회로에 있어서는 제1도에 도시한 바와같이 타이머(1)의 동작개시용 푸시버튼 스위치(PB₁)와 타이머(1)의 동작시간 결정용 콘덴서(C₁) 및 저항(R₁), 타이머(1)가 동작될 때 단락되는 타이머스위치(SW₁)로 구성되어 있는 것으로, 동작개시용 푸시버튼스위치(PB₁)를 순간적으로 단락시키면 그의 입력단자의 고전위 신호가 콘덴서(V₁)에 충전된 후 저항(C₁)을 통해 서서히 방전되며, 이때 콘덴서(R₁)의 충전전압이 일정전압(거의 C₁) 이하로 방전될때까지 타이머(1)는 작되동어 그의 출력측에 고전위 신호를 출력하고, 이 고전의 신호에 의하여 타이머스위치(SW₁)가 단락되어 외부회로를 구동시키게 되어 있었다. 그러나 이러한 종래의 타이머 스위치회로에 있어서는 콘덴서(C₁)에 일정전압이 충전되어 타이머(1)가 동작된 상태에서는 인위적으로 타이머(1)의 동작을 중지시킬 수 없는 결점이 있었다.In the conventional timer switch circuit, as shown in FIG. 1, the pushbutton switch PB ₁ for starting operation of the timer 1, the capacitor C ₁ for determining the operation time of the timer ₁ , and the resistor R _1. ) And a timer switch (SW ₁ ) which is shorted when the timer (1) is operated. When the pushbutton switch (PB ₁ ) for starting operation is momentarily shorted, a high potential signal of the input terminal thereof becomes a capacitor (V). ₁ ) After being charged to ₁ ), it is gradually discharged through the resistor C ₁ , and at this time, the timer 1 is operated until the charging voltage of the capacitor R ₁ is discharged below a predetermined voltage (almost C ₁ ) and a high voltage is applied to the output side thereof. The above signal was output, and the timer switch SW ₁ was shorted by this classical signal to drive an external circuit. However, this conventional timer switch circuit has a drawback in that it is not possible to artificially stop the operation of the timer ₁ when the capacitor C ₁ is charged with a constant voltage and the timer 1 is operated.

본 고안은 이러한 점을 감안하여, 동작개시용 푸시버튼 스위치를 누르면 타이머가 동작되어 그의 타이머 스위치가 단락되고, 타이머가 동작된 상태에서 동작개시용 푸시버튼 스위치를 다시 누르면 타이머가 동작을 중지하여 그의 타이머 스위치가 개방되게 안출할 것으로, 이를 첨부된 도면에 의하여 보다 상세히 설명하면 다음과 같다.In view of the above, the present invention is that when the pushbutton switch for operation start is pressed, the timer is operated, and the timer switch is short-circuited. The timer switch will be released to open, described in more detail by the accompanying drawings as follows.

제2도는 본 고안의 회로도로서 이에 도시한 바와 같이, 동작개시용 푸시버튼스위치(PB₁)를 누르면 콘덴서(C₁) 및 저항(R₁)의 시정수동안 타이머(1)가 동작되어 그의 타이머 스위치(SW₁)를 단락시키는 회로에 있어서, 타이머(1)의 입력단자(V₁)를 낸드게이트(NAND₁)의 일측 입력단자에는 직접, 노아게이트(NOR₁)의 일측 입력단자에는 인버터(1₁)를 통하여 접속하고, 타이머(1)의 출력단자(V₂)를 낸드게이트(NAND₁) 및 노아게이트(NOR₁)의 타측입력단자 및 플립플롭(FF₁)의 입력단자(D)에 공통접속하여, 낸드게이트(NAND₁) 및 노아게이트(NOR₁) 출력단자를 플립플롭(FF₁)의 클럭단자(CK) 및 클리어단자(CLR)에 각각 접속하며, 그 플립플롭(FF₁)의 출력단자()를 아날로그스위치(AS₁)의 제어단자에 접속하여, 그 아날로그스위치(AS₁)를 상기 콘덴서(C₁) 및 저항(R₁)의 접속점에 접속하여 구성한 것으로, 이와같이 구성된 본 고안의의 작용효과를 상세히 설명하면 다음과 같다.2 is a circuit diagram of the present invention, and as shown therein, when the pushbutton for starting operation PB ₁ is pressed, the timer 1 is operated during the time constant of the capacitor C ₁ and the resistor R ₁ , and the timer thereof is operated. in a switch (SW ₁₎ in which a short circuit, one input terminal of the timer (1) an input terminal (V ₁₎ to have a direct one side input terminal of the NAND gate (NAND _1), NOR gate (NOR ₁₎ of the inverter ( ₁₁₎ the input terminal of the other input terminal, and a flip-flop (FF ₁₎ of the connection and a timer (1) the output terminal (V ₂₎ a NAND gate (NAND ₁₎ and a NOR gate (NOR ₁₎ of the through (D) and connected in common to the NAND gate (NAND ₁₎ and a NOR gate (NOR _1), each connected to an output terminal to the clock terminal (CK) and clear terminals (CLR) of flip-flop (FF _1), the flip-flop (FF ₁ Output terminal () ) To be connected to a control terminal of the analog switch (AS _1), that the analog switch (AS ₁₎ configured to connect to the connection point of the capacitor (C ₁₎ and a resistor (R _1), in this way the action of the subject innovation consisting The effect will be described in detail as follows.

동작개시용 푸시버튼스위치(PB₁)를 누르기 전에는 타이머(1)의 입력단자(V₁)에는 고전위 상태를 유지하고, 그의 출력단자(V₂)에는 저전위 상태를 유지하게 되며, 이에따라 입력단자(V₁)의 고전위 신호는 인버터(1₁)에서 저전위 신호로 반전되어 노아게이트(NOR₁)의 일측입력단자에 인가되고, 또한 출력단자(V₂)의 저전위 신호가 노아게이트(NOR₂)의 타측입력단자에 인가되므로 그의 출력단자에는 고전위 신호가 출력되어 플립플롭(FF₁)을 클리어시키게 되므로 그의 출력단자(Q)에는 고전위 신호가 출력되어 아날로그 스위치(AS₁)를 오프시킨다. 이때 낸드게이트(NAND₁)의 출력단자에는 고전위 신호가 출력되어 플립플롭(FF₁)의 클럭단자(CK)에 인가되고 있다.Before the push button switch PB ₁ for starting operation is maintained, the high potential state is maintained at the input terminal V ₁ of the timer 1, and the low potential state is maintained at the output terminal V _{2 thereof} . The high potential signal of the terminal V ₁ is inverted into a low potential signal at the inverter 1 ₁ and is applied to one input terminal of the NOA gate NOR ₁ , and the low potential signal of the output terminal V _{2 is} supplied to the NOA gate. Since it is applied to the other input terminal of (NOR ₂ ), a high potential signal is output to its output terminal to clear the flip-flop (FF ₁ ), so a high potential signal is output to its output terminal (Q ₁ ) and the analog switch (AS ₁ ). Off. At this time, a high potential signal is output to the output terminal of the NAND gate NAND ₁ and applied to the clock terminal CK of the flip-flop FF ₁ .

이러한 상태에서 동작개시용 푸시버튼 스위치(PB₁)를 한번 누르면 타이머(1)의 입력단자(V₁)의 고전위 신호는 콘덴서(C₁)에 충전되면서 제3(a)도에 도시한 바와 같이 저전위 신호로 되고, 이에따라 낸드게이트(NAND₁)의 출력단자에는 이전 상태인 고전위신호를 그대로 유지되어 플립플롭(FF₁)의 출력단자()에는 계속 고전위 신호가 출력되므로 아날로그스위치(AS₁)는 오프상태를 유지하여 콘덴서(C₁)의 충전전압은 상승되고, 이와같이 콘덴서(C₁)의 충전압이 일정전압 이상으로 충전될때 타이머(1)가 동작되어 그의 출력단자에는 제3(b)도에 도시한 바와 같이 고전위 신호가 출력되고, 이 고전위 신호에 의해 타이머스위치(SW₁)가 단락되어 외부회로를 구동시키게 된다. 이때 동작개시용 푸시버튼스위치(PB₁)가 개명되면 그의 입력단자(V₁)의 전위는 다시 고전위 상태로되고, 또한 이때 상기의 설명에서와 같이 콘덴서(C₁) 및 저항(R₁)의 시정수 동안 타이머(1)는 동작상태를 유지하게되므로 그 시정수동안 출력단자(V₂)의 전위도 고전위 상태를 유지하게 된다. 따라서 이때 낸드게이트(NAND₁)의 출력단자에는 저전위신호가 출력되어 플립플롭(FF₁)의 클럭단자(CK)에 인가된다.In this state, when the operation start pushbutton switch PB ₁ is pressed once, the high potential signal of the input terminal V ₁ of the timer ₁ is charged to the capacitor C ₁ , as shown in FIG. 3 (a). As a low-potential signal, the output terminal of the NAND gate NAND ₁ maintains the high-potential signal of the previous state as it is, and thus the output terminal of the flip-flop FF ₁ ( ), The high-potential signal is continuously output, so the analog switch AS ₁ remains off, and the charging voltage of the capacitor C ₁ is increased. Thus, the timer when the charging pressure of the capacitor C ₁ is (1) is operated and a high potential signal is output to the output terminal thereof as shown in FIG. 3 (b), and the timer switch SW ₁ is shorted by this high potential signal to drive an external circuit. At this time, when the operation start pushbutton switch PB ₁ is renamed, the potential of the input terminal V ₁ becomes high potential again, and at this time, the capacitor C ₁ and the resistor R ₁ as described above. Since the timer 1 maintains the operating state during the time constant of, the potential of the output terminal V ₂ also maintains the high potential state during the time constant. Therefore, at this time, the low potential signal is output to the output terminal of the NAND gate NAND ₁ and applied to the clock terminal CK of the flip-flop FF ₁ .

이와 같이 타이머(1)가 동작되는 상태에서 동작개시용 푸시버튼 스위치(PB₁)를 다시 누르면 입력단자(V₁)의 전위는 제3(a)도에 도시한 바와 같이 저전위 상태로되고, 이에 따라 낸드게이트(NAND₁)의 출력단자에는 고전위 신호가 출력되어 플립플롭(FF₁)의 클럭단자(CK)에 인가되고, 또한 이때 플립플롭(FF₁)의 입력단자(D)에는 타이머(1)의 출력단자(V₂)에서 출력된 고전위 신호가 출력되고 있으므로 그의 출력단자()의 신호는 저전위 신호로 반전되어 출력되고, 이 저전위 신호에 의해 아날로그 스위치(AS₁)가 도통되어 아날로그스위치(AS₁)는 제3(c)도에 도시한 바와같이 저전위 상태로되고, 이에따라 콘덴서(C₁)의 충전전압은 아날로그 스위치(AS₁)를 통하여 순간적으로 방전하므로 타이머(1)는 동작을 중지하여 그의 출력단자(V₂)에 저전위 신호가 출력되고, 이 저전위 신호에 의해 타이머스위치(SW₁)가 개방되어 외부회로의 구동을 중지시키게 된다. 이때 푸시버튼 스위치(PB₁)가 개방되면 입력단자(V₁)의 전위는 다시 고전위 상태로되고, 또한 이때 출력단자(V₂)의 전위는 저전위 상태이므로 결국 초기상태로 되고, 이에 따라 상기에서와 같이 플립플롭(FF₁)이 클리어 되어 아날로그 스위치(AS₁)는 오프된다.As described above, when the pushbutton switch PB ₁ for starting operation is pressed again while the timer 1 is operated, the potential of the input terminal V ₁ becomes a low potential state as shown in FIG. Accordingly, the NAND gate output terminal of a (NAND ₁₎ there is outputted a high potential signal is applied to the clock terminal (CK) of the flip-flop (FF _1), also this case, the timer flip-flop input terminal (D) of (FF ₁₎ Since the high potential signal output from the output terminal (V ₂ ) of (1) is being output, its output terminal ( ) Signal is inverted into a low potential signal and outputted. The low potential signal causes the analog switch AS ₁ to conduct and the analog switch AS ₁ to a low potential state as shown in FIG. Accordingly, since the charging voltage of the capacitor (C ₁ ) is instantaneously discharged through the analog switch (AS ₁ ), the timer (1) stops operation and a low potential signal is output to its output terminal (V ₂ ). The timer switch SW ₁ is opened by the potential signal to stop the driving of the external circuit. At this time, when the pushbutton switch PB ₁ is opened, the potential of the input terminal V ₁ becomes high potential again, and at this time, the potential of the output terminal V ₂ becomes a low potential state and thus eventually becomes an initial state. As above, the flip-flop FF ₁ is cleared and the analog switch AS ₁ is turned off.

이상에서와 같이 본 고안은 동작개시용 푸시버튼 스위치로 타이머를 동작시킨 상태에서 다시 동작개시용 푸시버튼 스위치를 누르면 타이머의 동작이 중지되므로, 타이머를 잘못 동작시켰을 경우에 바로 타이머의 동작을 중지시킬 수 있는 이점이 있다.As described above, the present invention stops the operation of the timer when the timer is operated incorrectly because the operation of the timer is stopped by pressing the operation start pushbutton switch again while the timer is operated with the operation start pushbutton switch. There is an advantage to this.

Claims

In the circuit for shorting the timer switch SW ₁ by operating the push button switch PB ₁ for starting the time constant of the capacitor C ₁ and the resistor R ₁ , the timer 1 ) Input terminal (V ₁ ) is directly connected to one input terminal of the NAND gate (NAND ₁ ), one input terminal of the NOR gate (NOR ₁ ) via the inverter (1 ₁ ), and output terminal (V ₂ ) NAND gate (NAND ₁₎ and quinoa to commonly connected to an input terminal (D) of the other input terminal, and a flip-flop (FF ₁₎ of the gate (NOR _1), the NAND gate (NAND ₁₎ and a NOR gate the output of the (NOR ₁₎ commonly connected to a clock terminal (CK) and clear terminals (CLR) of flip-flop (FF ₁₎ to the terminal, and the output of the flip-flop (FF ₁₎ terminals ( ), A timer switch circuit which is characterized by, and connected to a control terminal of the analog switch (AS _1), configured to connect the analog switch (AS ₁₎ to the connection point of the capacitor (C ₁₎ and a resistor (R _1).