KR840001447Y1

KR840001447Y1 - Circuit for making a nonsignal (blank) portion on a tape between music pieces

Info

Publication number: KR840001447Y1
Application number: KR2019820008654U
Authority: KR
Inventors: 이석우
Original assignee: 주식회사금성사; 허신구
Priority date: 1982-11-02
Filing date: 1982-11-02
Publication date: 1984-08-13
Also published as: KR840002849U

Abstract

내용 없음.No content.

Description

No-Signal Recording Part Forming Circuit in Tape Recorders

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 무신호 녹음부분 형성회로(Peck)로 동작시의 파형도.2 is a waveform diagram when operating with a no-signal recording part forming circuit (Peck).

제3도는 녹음 뮤팅 회로 동작시의 파형도.3 is a waveform diagram when the recording muting circuit is operated.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

TR₁-TR₃: 트랜지스터 R₁-R₇: 저항TR ₁ -TR ₃ : Transistor R ₁ -R ₇ : Resistance

C₁-C₃: 콘덴서 SW₁: 팩(Peck)스위치C ₁ -C ₃ : Condenser SW ₁ : Pack Switch

FF : RS 플립플롭(Flip Flop) I₁: 인버터(Inverter)FF: RS Flip Flop I ₁ : Inverter

본 고안은 테이프 레코더(Tape Recorder)에 내장 되어 있는 자동 선곡장치를 위한 무신호 녹음 부분 형성 및 녹음 뮤팅(Muting) 회로를 동시에 동작시킬 수 있도록 한 테이프 레코더의 무신호 녹음 부분 형성 회로에 관한 것이다.The present invention relates to a signal-free recording portion forming circuit of a tape recorder capable of simultaneously operating a signal-free recording portion forming and a recording muting circuit for an automatic selection apparatus embedded in a tape recorder.

종래에 있어서는 무신호 녹음 부분 형성 및 녹음 뮤팅의 회로를 별도로 장치하여 각각의 기능을 수행하도록 함으로서 사용상번거로움이 있었고, 원가 상승의 요인이 되었었다.In the related art, the circuits for the formation of the no-signal recording portion and the recording muting are separately provided to perform the respective functions, thereby causing inconvenience in use and causing a cost increase.

본 고안은 이러한 점을 감안하여 펙(Peck : 펙이라 함은 본 고안에서 무신호 녹음 부분 형성 회로를 의미하는 것으로, 이하 펙이라 칭한다) 스위치를 원타치로 누르면 임의로 시간을 설정할 수 있는 RC 충방전 회로에 의해 일정 시간 동안 무신호로 녹음 되게함으로서 정해진 시간 동안의 무녹음 부분이 형성되며 또한 펙스위치를 계속해서 누르게 되면 누르고 있는 동안은 계속적으로 녹음 뮤팅 상태가 되어 무신호 녹음이 되도록한 펙과 녹음 뮤팅 회로를 동시에 동작시킬 수 있도록 안출한 것으로 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention has been made in view of this point. Peck (Peck means no signal recording part forming circuit in the present invention, hereinafter referred to as Peck). By recording without a signal for a certain period of time by the circuit, a non-recorded part is formed for a predetermined time. Also, if you press and hold the Peck switch, it will be in a recording muting state as long as you press it. It will be described in detail by the accompanying drawings to devise a circuit to operate at the same time as follows.

펙 제어신호(1)는 저항(R₁)에 접속하여 트랜지스터(TR₁)의 베이스에 접속시키고, 펙스위치(SW₁)는 트랜지스터(TR₁) 및 채터링 방지회로인 저항(R₂), 콘덴서(C₁)에 접속하여 RS 플립플롭(FF)의 단자(SET)에 접속시키고, 플립플롭(FF)의 리세트단자 (Reset)에는 저항(R₃), 콘덴서(C₂)를 접속시키며 출력단자(Q)는 저항(R₅)을 통해 트랜지스터(TR₂)에 접속시키고, 트랜지스터(TR₂)의 에미터측에는 뮤팅회로(2)를 접속시킨다.The peck control signal 1 is connected to the resistor R ₁ and connected to the base of the transistor TR ₁ , and the peck switch SW ₁ is a resistor R ₂ , which is a transistor TR ₁ and a chattering prevention circuit, The capacitor C ₁ is connected to the terminal SET of the RS flip-flop FF, and the resistor R ₃ and the capacitor C ₂ are connected to the reset terminal Reset of the flip-flop FF. The output terminal Q is connected to the transistor TR ₂ via a resistor R ₅ , and the muting circuit 2 is connected to the emitter side of the transistor TR ₂ .

또한 플립플롭(FF)의 출력단자(Q)는 콘덴서(C₃)에 접속시키어 저항(R₆)과 트랜지스터(TR₃)에 접속시키고, 트랜지스터(TR₃)의 콜렉터는 저항(R₇)과 인버터(I₁)에 접속시키며, 인버터(I₁)의 출력측에 일시정지(Pause) 회로(3)를 접속시키어 구성시킨것으로, 이에 따른 작용효과를 설명 하면 다음과 같다.In addition, the output terminal (Q) of the flip-flop (FF) is a capacitor (C ₃₎ to the connecting sikieo resistance (R ₆₎ and the transistor (TR ₃₎ and connected to the collector of the transistor (TR ₃₎ is a resistor (R ₇₎ and Turning to the sikimyeo that was connected to the inverter (I _1), the connection configuration sikieo pause (pause) circuit 3 to the output side of the inverter (I _1), this action effect according to the following:

미설명 부호 Vcc는 전원단자이다. 펙 스위치(SW₁)를 순간적으로 누르면 제2도의 (a) 파형 처럼 하이레벨(High Level) 신호가 채터링방지회로인 저항(R₂), 콘덴서 (C₁) 을 통해 RS 플립플롭(FF) 단자(SET)에 입력된다.Unexplained sign Vcc is a power supply terminal. When the Peck switch (SW ₁ ) is momentarily pressed, the high level signal is RS flip-flop (FF) through the resistor (R ₂ ) and the condenser (C ₁ ), which is a chattering prevention circuit as shown in the waveform of FIG. It is input to the terminal SET.

따라서 플립플롭(FF)의 출력단자(Q)에는 제2도의 (b) 파형과 같이 하이 레벨 신호가 출력되고, 이 하이 레벨 신호는 저항(R₅)을 통하여 트랜지스터(TR₂)를 도통 시키므로 뮤팅 회로(2)에는 하이레벨 신호가인가 되는 것이다. 그러므로 뮤팅 회로(2)는 동작되어 녹음 신호를 뮤팅(차단) 시킴으로서 테이프에는 무신호 부분이 형성되는 것이다.Accordingly, a high level signal is output to the output terminal Q of the flip-flop FF as shown in the waveform (b) of FIG. 2, and the high level signal mutes the transistor TR ₂ through the resistor R ₅ . The high level signal is applied to the circuit 2. Therefore, the muting circuit 2 is operated to mute (cut off) the recording signal so that no signal portion is formed on the tape.

또한 플립플롭(FF)의 출력단자(Q)의 하이 레벨 신호는 저항(R₃)을 통하여 콘덴서(C₂)에 충전 되게되고, 저항(R₂), 콘덴서(C₂)의 시정수에 의하여 플립플롭(FF)의 리세트 단자(Reset)의 선압은 제2도의 (c)파형과 같이 형성되며, 이 리세트 단자 (Rest)의 전압이 플립플롭(FF)의 임계(Treshold) 전압 이상이되면 플립플롭(FF)은 리세트 되어 출력단자(Q)의 출력이 제2도(b)의 파형과 같이 로우 레벨(Low Level)이 되므로 트랜지스터(TR₂)는 차단된다.In addition, the high level signal of the output terminal Q of the flip-flop FF is charged to the capacitor C ₂ through the resistor R ₃ , and by the time constants of the resistor R ₂ and the capacitor C ₂ . The line voltage of the reset terminal Reset of the flip-flop FF is formed as shown in the waveform (c) of FIG. 2, and when the voltage of the reset terminal Rest exceeds the threshold voltage of the flip-flop FF a flip-flop (FF) is reset, because the low level (low level), as a waveform of the output terminal (Q) output of the second view (b) of the transistor (TR ₂₎ is shut off.

따라서 트랜지스터(TR₂)의 에미터 출력 파형은 제2도(d)파형과같이 로우 레벨이 되므로 뮤팅 회로(2)는 뮤팅 동작을 중지하여 무신호 녹음 부분이 해제되는 것이다.Therefore, since the emitter output waveform of the transistor TR ₂ is at the low level like the waveform of FIG. 2 (d), the muting circuit 2 stops the muting operation so that the no signal recording portion is released.

즉, 저항(R₃)콘덴서(C₂)에 의해 설정된 일정시간 동안은 무신호 녹음 부분이 형성되는 것이다. 그리고 플립플롭(FF)의 출력단자(Q)의 신호가 하이 레벨에서 로우 레벨로 떨어지는 순간에 콘덴서(C₃)에 충전 되어 있던 저하가 저항(R₄)을통하여 방전하게 되므로 트랜지스터(TR₂)는 차단 되고, 이에 따라 트랜지스터(TR₂)의 콜렉터 전위는 제2도의 (e)파형과 같이 로우 레벨에서 하이 레벨로 바뀌므로 인버터(I₁)의 출력은 제2도의 (f)의 파형과 같이 하이 레벨에서 로우 레벨로 잠깐 동안 바뀌고, 이 로우레벨신호를 이용하여 일시정지(Pause)회로 (3)를 구동 시킴으로서 테이프 레코더는 일시 정지상태로 된다.That is, the signal-free recording portion is formed for a predetermined time set by the resistor R ₃ capacitor C ₂ . When the signal of the output terminal Q of the flip-flop FF falls from the high level to the low level, the drop charged in the capacitor C ₃ is discharged through the resistor R ₄ , so that the transistor TR ₂ is applied. Since the collector potential of the transistor TR ₂ is changed from low level to high level as shown by the waveform (e) of FIG. 2, the output of the inverter I ₁ is similar to the waveform of (f) of FIG. The tape recorder enters the pause state by briefly changing from the high level to the low level, and driving the pause circuit 3 using this low level signal.

즉 펙 스위치(SW₁)를 누르고 난후 임의의 일정시간 후에는 자동적으로 테이프 레코더는 일시 정지상태가 되어 버리는 일종의 녹음 대기 상태가 되는 것이다. 그리고 펙 스위치(SW₁)를 계속적으로 누르고 있는 상태에서는 제3도의(a)파형과 같이 플립플롭 (FF)의 세트단자(SET)에는 하이레벨의 신호가 계속해서 인가되고, 또한 플립플롭 (FF)의 출력단자(Q)의 출력도 제3도의 (b)파형과 같이 하이 레벨을 유지하게 된다.In other words, after a certain time after pressing the Peck switch (SW ₁ ), the tape recorder automatically enters a pause state, which is a kind of recording standby state. In the state where the Peck switch SW ₁ is continuously pressed, a high level signal is continuously applied to the set terminal SET of the flip-flop FF as shown in the waveform of FIG. The output of the output terminal Q of) is maintained at the high level as shown in the waveform of FIG.

이때 플립플롭(FF)의 출력단자(Q)의 하이 레벨신호는 저항(R₂)와 콘덴서(C₂)의 시정시간인 일정시간후에 플립플롭(FF)의 리세트단자(Reset)에 인가되나, Rs플립플롭의 특성인 부정이 되므로 플립플롭(FF)은 리세트 되지 않는다.At this time, the high level signal of the output terminal Q of the flip-flop FF is applied to the reset terminal Reset of the flip-flop FF after a fixed time which is the time of the resistance of the resistor R ₂ and the capacitor C ₂ . The flip-flop FF is not reset since the negative Rs flip-flop is negated.

따라서 펙 스위치(SW₁)를 계속 누르고 있는 동안은 플립플롭(FF)의 출력단자 (Q)의 출력은 계속해서 하이 레벨을 유지하여 트랜지스터(TR₂)는 제3도 (c)파형과 같이 하여 레벨을 출력 하므로 뮤팅 회로(2)는 동작하여 녹음 신호를 뮤팅 시키므로서 무신호 녹음 상태가 되는 것이다.Therefore, while the Peck switch SW ₁ is kept pressed, the output of the output terminal Q of the flip-flop FF continues to be at a high level, and the transistor TR _{2 is} shown in FIG. 3 (c) waveform. Since the level is output, the muting circuit 2 operates to mute the recording signal, thereby making the signalless recording state.

그러다가 펙 스위치(SW₁)를 오프하면 플립플롭(FF)의 세트단자(SET)는 로우레벨이 되고, 리세트단자(Reset)는 하이 레벨이 되므로 플립플롭(FF)은 리세트되어 출력단자(Q)의 출력은 로우 레벨이 되고, 따라서 트랜지스터(TR₂)는 차단되어 뮤팅 회로 (2)의 동작을 중지시키므로 녹음 뮤팅상태는 해제되는 것이다.Then, when the peck switch SW ₁ is turned off, the set terminal SET of the flip-flop FF is at a low level, and the reset terminal is reset at a high level, so the flip-flop FF is reset and the output terminal ( The output of Q) is at a low level, and thus the transistor TR ₂ is cut off to stop the operation of the muting circuit 2, so that the recording muting state is released.

또한 플립플롭(FF)의 출력단자(Q)의 출력이 로우 레벨이 되면 상기에서와 같이 콘덴서(C₂)가 저항(R₄)을 통해 방전을 하면서 트랜지스터(TR₃)를 차단 시키므로 트랜지스터(TR₃)의 콜렉터 출력과 인버터(I₁)의 출력은 제3도의 (d)(e)파형과 같이 되므로 일시정지(Pause) 회로(3)는 동작하여 일시 정지하는 것이다.In addition, when the output of the output terminal Q of the flip-flop FF is at the low level, as described above, the capacitor C ₂ blocks the transistor TR ₃ while discharging through the resistor R ₄ . _Since the collector output of ₃ ) and the output of the inverter I ₁ become the waveforms of (d) (e) of FIG. 3, the pause circuit 3 operates and pauses.

그리고 펙 제어신호(1)는 테이프 레코더의 플레이(Play)단자와 녹음(Record)단자가 같이 온되어 있을 때는 로우 레벨 신호가 출력되고 그렇지 않을 때는 하이 레벨 신호가 출력되는 것이다.The Peck control signal 1 outputs a low level signal when the play terminal and the recording terminal of the tape recorder are turned on.

그러므로 녹음 상태가 아닌 다른 상태에서는 펙제어 신호(1)에서 하이 레벨 신호가 출력되어 트랜지스터(TR₁)의 베이스에 인가되어 있으므로 펙 스위치(SW₁)를 눌러 온 시켜도 전원(Vcc)은 트랜지스터(TR₁)을 통해 흐르므로 플립 플롭(FF)의 세트단자 (SET)에는 아무런 입력이 없는 것이다.Therefore, in a state other than the recording state, since the high level signal is output from the Peck control signal 1 and applied to the base of the transistor TR ₁ , the power supply Vcc does not change the transistor TR even when the Peck switch SW ₁ is pressed. Since it flows through ₁ ), there is no input at the set terminal (SET) of the flip flop (FF).

즉 펙 동작 또는 녹음 뮤팅 동작이 필요한 녹음상태를 제외한 상태에서는 펙 스위치(SW₁)를 눌러도 펙동작을 하지 않게 되므로오 동작을 방지할 수 있는 것이다. 이상에서와 같이 본 고안은 테이프의 녹음부분과 녹음 부분 사이에 무녹음 부분을 원하는 만큼 손쉽게 형성할 수 있고, 테이프 레코더의 동작을 일시 정지시킬 수도 있는 실용적인 고안인 것이다.That is, even if the Peck operation or the recording muting operation requires a peck switch (SW ₁ ), the peck operation is not performed. As described above, the present invention is a practical design that can easily form a non-recorded portion between the recording portion and the recording portion of the tape as desired, and can also temporarily stop the operation of the tape recorder.

Claims

In a circuit for simultaneously performing a no-signal recording portion formation and a recording muting operation of a tape recorder, the set terminal SET of the flip-flop FF has a peck switch SW ₁ and a transistor connected to the peck control signal 1. TR ₁ ), resistor R ₂ and condenser C ₁ , and output terminal Q ₁ is connected to muting circuit 2 via resistor R ₅ to transistor TR ₂ . Through the capacitor C ₃ , the resistor R ₆ and the transistor TR ₃ are connected to the inverter I ₁ connected to the pause circuit 3, and the resistor R ₂ is connected to the inverter I ₁ . And (C ₂ ) and a reset terminal (Reset).