JPS6034093Y2 - Tape recorder recording switching circuit - Google Patents

Tape recorder recording switching circuit

Info

Publication number
JPS6034093Y2
JPS6034093Y2 JP2920276U JP2920276U JPS6034093Y2 JP S6034093 Y2 JPS6034093 Y2 JP S6034093Y2 JP 2920276 U JP2920276 U JP 2920276U JP 2920276 U JP2920276 U JP 2920276U JP S6034093 Y2 JPS6034093 Y2 JP S6034093Y2
Authority
JP
Japan
Prior art keywords
recording
transistor
signal
power supply
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2920276U
Other languages
Japanese (ja)
Other versions
JPS52120820U (en
Inventor
英雄 田淵
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2920276U priority Critical patent/JPS6034093Y2/en
Publication of JPS52120820U publication Critical patent/JPS52120820U/ja
Application granted granted Critical
Publication of JPS6034093Y2 publication Critical patent/JPS6034093Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はテープレコーダの録音切換え回路の改良に関す
るものである。
[Detailed Description of the Invention] The present invention relates to an improvement of a recording switching circuit of a tape recorder.

テープレコーダを録音モードに切換えたときは、録音ア
ンプ内のコンデンサの充電等によりこの録音アンプが正
常に動作するまでにある立上り時間を要する。
When the tape recorder is switched to recording mode, a certain amount of startup time is required for the recording amplifier to operate normally due to charging of the capacitor within the recording amplifier.

この立上り時間に録音信号が加えられていると磁気テー
プには歪んだ信号が録音される。
If a recording signal is added during this rise time, a distorted signal will be recorded on the magnetic tape.

また録音状態から他の例えば一時停止状態等に切換えた
ときは録音アンプは上記コンデンサの放電等によりその
動作を徐々に停止させるため、この立下り時間に録音信
号が加えられていると磁気テープに歪んだ信号が録音さ
れる。
Also, when switching from the recording state to another state, such as a pause state, the recording amplifier gradually stops its operation by discharging the capacitor, etc., so if a recording signal is applied during this fall time, the magnetic tape will not be recorded. A distorted signal is recorded.

そこで録音状態に切換えたときは、録音アンプが正常な
動作となるまで録音信号を遮断し、また録音を停止した
ときは直ちに録音信号を遮断することが要求される。
Therefore, when switching to the recording state, it is necessary to cut off the recording signal until the recording amplifier returns to normal operation, and when recording is stopped, it is required to cut off the recording signal immediately.

このために従来より例えば第1図に示す録音切換え回路
が用いられている。
For this purpose, for example, a recording switching circuit shown in FIG. 1 has been conventionally used.

第1図において、1は録音信号の入力端子、2は録音ア
ンプ、3は録音ヘッド、4は消去ヘッド、5はバイアス
及び消去信号発振器、6は出力調整用コンデンサ、7は
ミューティングスイッチ、8は発振器5への電源供給ス
イッチである。
In FIG. 1, 1 is a recording signal input terminal, 2 is a recording amplifier, 3 is a recording head, 4 is an erasure head, 5 is a bias and erasure signal oscillator, 6 is an output adjustment capacitor, 7 is a muting switch, 8 is a power supply switch to the oscillator 5.

これらのスイッチ7.8は互いに連動されるもので、テ
ープレコーダの録音スイッチ(図示せず)の切換えに応
じてシステム制御回路(図示せず)から出力される制御
信号に基いてリレー(図示せず)が動作することにより
夫々所定のタイミングで開閉されるように威されている
These switches 7 and 8 are linked to each other, and a relay (not shown) is activated based on a control signal output from a system control circuit (not shown) in response to switching of a recording switch (not shown) of a tape recorder. ) are forced to open and close at predetermined timings.

上記回路において、録音スイッチが閉ざされる前はスイ
ッチ7が閉ざされ、スイッチ8が開かれている。
In the above circuit, before the recording switch is closed, switch 7 is closed and switch 8 is open.

この状態で録音スイッチが閉ざされると、録音信号が入
力端子1から録音アンプ2に加えられる。
When the recording switch is closed in this state, a recording signal is applied from the input terminal 1 to the recording amplifier 2.

このときスイッチ7は録音アンプ2が立上る時間だけ遅
れて開かれるため、この間録音アンプ2の出力はこのス
イッチ7を通じてアースに流れ、ミューティングされる
At this time, the switch 7 is opened with a delay of the time required for the recording amplifier 2 to start up, so during this time the output of the recording amplifier 2 flows to ground through the switch 7 and is muted.

一方スイッチ8が閉ざされて十B電源電圧が発振器5に
供給されることにより、その発振出力が録音ヘッド3及
び消去ヘッド4に加えられる。
On the other hand, when the switch 8 is closed and the 10B power supply voltage is supplied to the oscillator 5, its oscillation output is applied to the recording head 3 and erasing head 4.

録音アンプ2が充分立上るとスイッチ7が開かれてミュ
ーティングが解除され、録音アンプ2の出力が録音ヘッ
ド3に加えられる。
When the recording amplifier 2 has sufficiently started up, the switch 7 is opened to cancel muting, and the output of the recording amplifier 2 is applied to the recording head 3.

以上のように従来は録音切換えをスイッチ7゜8等機械
的なスイッチにより行っていたため、切換え時にノイズ
が発生したり、また信頼性、経済性の点でも問題があっ
た。
As described above, in the past, recording switching was performed using a mechanical switch such as switch 7.8, which caused noise during switching and also caused problems in terms of reliability and economy.

本考案は上記の問題を解決するためのもので、録音信号
をミューティングするためのトランジスタと、バイアス
発振器に電源を供給するためのトランジスタとを設けて
、これらのトランジスタの導通・不導通を録音切換えに
応じて得られる制御信号により制御するようにしたもの
である。
This invention is intended to solve the above problem, and includes a transistor for muting the recording signal and a transistor for supplying power to the bias oscillator, and records the conduction and non-conduction of these transistors. Control is performed using a control signal obtained in response to switching.

以下本考案の実施例を第2図について第1図と同一部分
には同一符号を付して説明する。
An embodiment of the present invention will be described below with reference to FIG. 2, in which the same parts as in FIG. 1 are given the same reference numerals.

第2図において、ミューティング用のNPN トランジ
スタ9のコレクタは録音アンプ2の入力端子に接続され
ると共にエミッタはアースされている。
In FIG. 2, the collector of the muting NPN transistor 9 is connected to the input terminal of the recording amplifier 2, and the emitter is grounded.

またベースは抵抗10.11を介して電源端子12に接
続され十B電源の供給を受けるように威されている。
The base is also connected to the power supply terminal 12 via resistors 10 and 11 to receive a 10B power supply.

一方システム制御回路13からはテープレコーダの録音
スイッチ(図示せず)が切換えられたとき、低レベルま
たは高レベルの制御信号が出力されるように威されてい
る。
On the other hand, the system control circuit 13 is configured to output a low level or high level control signal when a recording switch (not shown) of the tape recorder is switched.

この制御信号は抵抗14を介して電源供給用のNPN
トランジスタ15のベースに加えられると共に、タイミ
ング回路16を介してミューティング制御用のNPNト
ランジスタ17のベースに加えられるように威されてい
る。
This control signal is passed through a resistor 14 to an NPN for power supply.
It is applied to the base of the transistor 15 and also applied via the timing circuit 16 to the base of an NPN transistor 17 for muting control.

このトランジスタ17のコレクタは抵抗11を介して電
源端子12に接続されると共にエミッタはアースされて
いる。
The collector of this transistor 17 is connected to the power supply terminal 12 via the resistor 11, and the emitter is grounded.

一方上記トランジスタ15のコレクタは電源端子12に
接続されると共にエミッタは発振器5の電源端子に接続
されている。
On the other hand, the collector of the transistor 15 is connected to the power supply terminal 12, and the emitter is connected to the power supply terminal of the oscillator 5.

尚、タイミング回路16は録音スイッチ(図示せず)が
閉ざされてテープレコーダが録音モードに設定されたと
き、高いレベルの上記制御信号を録音アンプ2の立上り
時間と略同じ時間だけ遅延させてトランジスタ17のベ
ースに加え、マタ上記録音モードが解除されたときは、
低レベルの制御信号を遅延させずに通過させるように構
成されている。
Incidentally, when the recording switch (not shown) is closed and the tape recorder is set to the recording mode, the timing circuit 16 delays the high level control signal by approximately the same time as the rise time of the recording amplifier 2, and outputs the transistor. In addition to the 17 bases, when the above recording mode is canceled,
It is configured to pass low-level control signals without delay.

次に上記構成による回路の動作を説明する。Next, the operation of the circuit with the above configuration will be explained.

録音スイッチが閉ざされる前の状態では、トランジスタ
9が導通状態、トランジスタ15.17が不導通状態と
なっている。
Before the recording switch is closed, transistor 9 is in a conductive state and transistors 15 and 17 are in a non-conductive state.

この状態で録音スイッチが閉ざされると、録音アンプ2
が立上り始めると共に録音信号が入力端子1に加えられ
る。
If the recording switch is closed in this state, the recording amplifier 2
As soon as the signal starts to rise, a recording signal is applied to the input terminal 1.

この録音信号は導通状態となっているトランジスタ9の
コレクタ・エミッタを通じてアースに流れてミューティ
ングされる。
This recording signal flows to ground through the collector-emitter of the transistor 9, which is in a conductive state, and is muted.

一方録音スイッチが閉ざされたことによって、システム
制御回路13より低レベルから高レベルに立上る制御信
号が出力される。
On the other hand, when the recording switch is closed, the system control circuit 13 outputs a control signal that rises from a low level to a high level.

この制御信号はタイミング回路16に加えられると共に
、抵抗14を介してトランジスタ15のベースに加えら
れ、このトランジスタ15を導通させる。
This control signal is applied to timing circuit 16 and is also applied via resistor 14 to the base of transistor 15, causing transistor 15 to conduct.

これによって電源端子12からの十B電源がこのトラン
ジスタ15のコレクタ・エミッタを通じて発振器5に供
給され、この発振器5が動作される。
As a result, the 10B power from the power supply terminal 12 is supplied to the oscillator 5 through the collector-emitter of the transistor 15, and the oscillator 5 is operated.

この発振出力は消去ヘッド4に加えられると共にコンデ
ンサ6を介して録音ヘッド3に加えられる。
This oscillation output is applied to the erasing head 4 and also to the recording head 3 via the capacitor 6.

この状態ではトランジスタ9のミューティング動作によ
って録音ヘッド3には録音信号は加えられていない。
In this state, no recording signal is applied to the recording head 3 due to the muting operation of the transistor 9.

次に録音アンプ2が充分に立上ると、タイミング回路1
6で遅延された制御信号がトランジスタ17のベースに
加えられ、このトランジスタ17を導通させる。
Next, when the recording amplifier 2 starts up sufficiently, the timing circuit 1
A control signal delayed at 6 is applied to the base of transistor 17, causing it to conduct.

これによってこのトランジスタ17のコレクタ電位が下
り、このコレクタと接続すれるトランジスタ9のベース
電位が下るため、このトランジスタ9は不導通となりミ
ューティングが解除される。
As a result, the collector potential of this transistor 17 decreases, and the base potential of the transistor 9 connected to this collector decreases, so that this transistor 9 becomes non-conductive and muting is canceled.

従って録音信号は録音アンプ2で所定のレベルに増巾さ
れて録音ヘッド3に加えられ、録音が開始される。
Therefore, the recording signal is amplified to a predetermined level by the recording amplifier 2 and applied to the recording head 3, and recording is started.

次に上記の状態で、録音スイッチを開いて録音を停止さ
せると、録音アンプ2の出力が立下り始めると共にシス
テム制御回路13からの制御信号は直ちに低レベルに立
下る。
Next, in the above state, when the recording switch is opened to stop recording, the output of the recording amplifier 2 begins to fall and the control signal from the system control circuit 13 immediately falls to a low level.

この低レベルの制御信号はタイミング回路16によって
遅延されることなくそのままトランジスタ17のベース
に加えられて、このトランジスタ17を不導通状態に威
す。
This low level control signal is applied directly to the base of transistor 17 without being delayed by timing circuit 16, causing transistor 17 to become non-conductive.

従ってトランジスタ9のベース電位が上昇してこのトラ
ンジスタ9は再び導通し録音信号をミューティングする
Therefore, the base potential of transistor 9 rises and transistor 9 becomes conductive again to mute the recording signal.

即ち録音が停止されると略同時にミューティングがかか
るため、録音アンプ2の立下り時間に録音信号が加えら
れることがない。
That is, since muting is applied almost simultaneously when recording is stopped, no recording signal is added to the fall time of the recording amplifier 2.

また上記低レベルの制御信号は抵抗14を介してトラン
ジスタ15のベースに加えられて、このトランジスタ1
5を不導通状態と威すため、発振器15への十B電源の
供給が遮断され、この発振器15は動作を停止する。
The low level control signal is also applied to the base of the transistor 15 via the resistor 14,
5 is rendered non-conductive, the supply of 10B power to the oscillator 15 is cut off, and the oscillator 15 stops operating.

以上の動作によれば、録音モードが設定されたときは、
直ちにミューティングがかかり、録音アンプ2が充分立
上ってからミューティングが解除され、また録音を停止
して録音アンプが立下り始めると殆んど同時にミューテ
ィングがかかるため、磁気テープに歪んだ録音信号が録
音されることを防ぐことができる。
According to the above operation, when the recording mode is set,
Muting is applied immediately, muting is canceled after recording amplifier 2 has sufficiently started up, and muting is applied almost simultaneously when recording is stopped and the recording amplifier starts to fall down, causing distortion on the magnetic tape. It is possible to prevent the recording signal from being recorded.

以上は録音切換え時にミューティングをかける場合につ
いて述べたが、十B電源を供給・遮断する電源スィッチ
の開閉に応じてシステム制御回路13から制御信号が出
力されるように威すことにより、十B電源の供給・遮断
の切換え時における電源電圧の立上り及び立下り時にミ
ューティングをかけるようにすることも可能である。
The above has described the case where muting is applied when switching recording, but by forcing the system control circuit 13 to output a control signal in response to the opening and closing of the power switch that supplies and cuts off the 10B power, the 10B It is also possible to apply muting at the rise and fall of the power supply voltage when switching between supplying and cutting off the power supply.

本考案は、録音切換え時に録音信号をミューティングす
るための第1のトランジスタ9を録音アンプ2の入力側
または出力側に設けて、この第1のトランジスタ9の制
御電極(ベース)に電源端子12から電源を供給するよ
うに威すと共に、バイアス発振器5に上記電源を供給す
るための第2のトランジスタ15を上記電源端子12と
上記バイアス発振器5との間に接続して、上記録音切換
えに応じて得られる制御信号(システム制御回路13か
ら得られる制御信号)に基いて上記第2のトランジスタ
15を制御するように威し、さらに、録音に切換えたと
きの上記制御信号の出力より所定時間遅れて上記第1の
トランジスタ9を不導通と威し且つ録音が停止したとき
の上記制御信号の出力と略同時に上記第1トランジスタ
9を導通と威すためのタイミング回路16.17を設け
て戊るテープレコーダの録音切換え回路に係るものであ
る。
In the present invention, a first transistor 9 for muting the recording signal when switching recording is provided on the input side or output side of the recording amplifier 2, and a power terminal 12 is connected to the control electrode (base) of the first transistor 9. A second transistor 15 for supplying the power to the bias oscillator 5 is connected between the power supply terminal 12 and the bias oscillator 5 in response to the recording switching. The second transistor 15 is controlled based on the control signal obtained from the system control circuit 13 (the control signal obtained from the system control circuit 13), and the second transistor 15 is further delayed by a predetermined time from the output of the control signal when switching to recording. Timing circuits 16 and 17 are provided for rendering the first transistor 9 non-conductive and rendering the first transistor 9 conductive substantially simultaneously with the output of the control signal when recording is stopped. This relates to a recording switching circuit of a tape recorder.

従って本考案によれば、録音スタートの操作時点から所
定時間はミューティングがかかるので、録音アンプの立
上りによる歪んだ信号が記録されることがない。
Therefore, according to the present invention, since muting is applied for a predetermined period of time from the time of the recording start operation, a distorted signal due to the rise of the recording amplifier is not recorded.

また録音停止の操作時点と略同時にミューティングがか
かるので、録音アンプの立下りによる歪んだ信号が記録
されることがない。
Furthermore, since muting is applied almost simultaneously with the operation to stop recording, a distorted signal due to a falling edge of the recording amplifier will not be recorded.

また上記ミューティングのタイミングをとるためのタイ
ミング回路とバイアス発振器との制御ヲシステム制御回
路から得られる共通の制御信号に基いて行うことができ
る。
Further, the timing circuit and bias oscillator for timing the muting can be controlled based on a common control signal obtained from the system control circuit.

そしてこの場合、バイアス発振器はミューティングとは
無関係に、録音スタートの操作と略同時に電源が供給さ
れ、録音停止の操作と略同時に電源を遮断するように威
すことができる。
In this case, regardless of muting, power is supplied to the bias oscillator at approximately the same time as the recording start operation, and the power can be cut off approximately at the same time as the recording stop operation.

さらに録音切換えを電子的なスイッチングによって行う
ようにしているので、信頼性が高く、ノイズの発生等の
問題もない。
Furthermore, since recording is changed by electronic switching, reliability is high and there are no problems such as generation of noise.

また上記2個のトランジスタとして、バイポーラトラン
ジスタを用いることができるので、安価に製作すること
ができる。
Furthermore, since bipolar transistors can be used as the two transistors, they can be manufactured at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の録音切換え回路を示す回路図、第2図は
本考案の実施例を示す回路図である。 なお図面に用いられている符号において、2は録音アン
プ、3は録音ヘッド、4は消去ヘッド、5はバイアス発
振器、9はミューティング用トランジスタ、12は電源
端子、13はシステム制御回路、15は電源供給用トラ
ンジスタである。
FIG. 1 is a circuit diagram showing a conventional recording switching circuit, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. In the symbols used in the drawings, 2 is a recording amplifier, 3 is a recording head, 4 is an erase head, 5 is a bias oscillator, 9 is a muting transistor, 12 is a power supply terminal, 13 is a system control circuit, and 15 is a This is a power supply transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 録音切換え時に録音信号をミューティングするための第
1のトランジスタを録音アンプの入力側または出力側に
設けて、この第1のトランジスタの制御電極に電源端子
から電源を供給するように威すと共に、バイアス発振器
に上記電源を供給するための第2のトランジスタを上記
電源端子と上記バイアス発振器との間に接続して、上記
録音切換えに応じて得られる制御信号に基いて上記第2
のトランジスタを制御するように威し、さらに、録音に
切換えたときの上記制御信号の出力より所定時間遅れて
上記第1のトランジスタを不導通と威し且つ録音が停止
したときの上記制御信号の出力と略同時に上記第1のト
ランジスタを導通ど威すためのタイミング回路を設けて
成るテープレコーダの録音切換え回路。
A first transistor for muting the recording signal at the time of recording switching is provided on the input side or output side of the recording amplifier, and power is supplied from the power supply terminal to the control electrode of the first transistor, and A second transistor for supplying the power to the bias oscillator is connected between the power supply terminal and the bias oscillator, and the second transistor is connected between the power supply terminal and the bias oscillator.
further controls the first transistor to be non-conducting after a predetermined time delay from the output of the control signal when switching to recording, and outputting the control signal when recording is stopped. A recording switching circuit for a tape recorder, comprising a timing circuit for rendering the first transistor conductive substantially simultaneously with the output.
JP2920276U 1976-03-10 1976-03-10 Tape recorder recording switching circuit Expired JPS6034093Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2920276U JPS6034093Y2 (en) 1976-03-10 1976-03-10 Tape recorder recording switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2920276U JPS6034093Y2 (en) 1976-03-10 1976-03-10 Tape recorder recording switching circuit

Publications (2)

Publication Number Publication Date
JPS52120820U JPS52120820U (en) 1977-09-13
JPS6034093Y2 true JPS6034093Y2 (en) 1985-10-11

Family

ID=28488803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2920276U Expired JPS6034093Y2 (en) 1976-03-10 1976-03-10 Tape recorder recording switching circuit

Country Status (1)

Country Link
JP (1) JPS6034093Y2 (en)

Also Published As

Publication number Publication date
JPS52120820U (en) 1977-09-13

Similar Documents

Publication Publication Date Title
JPS6034093Y2 (en) Tape recorder recording switching circuit
US4428008A (en) Electronic switching circuit for use in magnetic head drives
JP3132103B2 (en) Coil switching device
JPS5810185Y2 (en) muting circuit
JPS606892Y2 (en) Tape recorder muting circuit
KR870002314Y1 (en) Non-signal record blank formation circuit
US5019921A (en) Pop noise removing circuit for a double deck cassette tape recorder
JPS6040966Y2 (en) Tape recorder muting circuit
JPH024498Y2 (en)
JPS5914810Y2 (en) power control circuit
JPS6030833Y2 (en) recording device
JPS624893Y2 (en)
JPH0713348Y2 (en) Speaker protection circuit
JPS6312415Y2 (en)
JPS5914900Y2 (en) magnetic recording and playback device
JPS639870Y2 (en)
JPS6316029Y2 (en)
JPS628601Y2 (en)
JPS5830249Y2 (en) muting circuit
JPH0233301Y2 (en)
JPS6144264Y2 (en)
JPH0548293Y2 (en)
JPS599446Y2 (en) Muting control signal generation circuit
JPS6017046Y2 (en) Tape recorder muting circuit
JPS6128249Y2 (en)