KR860000366Y1 - Automatic editing device of tape recorder - Google Patents
Automatic editing device of tape recorder Download PDFInfo
- Publication number
- KR860000366Y1 KR860000366Y1 KR2019830010467U KR830010467U KR860000366Y1 KR 860000366 Y1 KR860000366 Y1 KR 860000366Y1 KR 2019830010467 U KR2019830010467 U KR 2019830010467U KR 830010467 U KR830010467 U KR 830010467U KR 860000366 Y1 KR860000366 Y1 KR 860000366Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- gate
- input terminal
- recording
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/024—Electronic editing of analogue information signals, e.g. audio or video signals on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/1808—Driving of both record carrier and head
- G11B15/1875—Driving of both record carrier and head adaptations for special effects or editing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
- G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/0275—Boundary displacement recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 테이프 레코더의 자동녹음 편집장치 회로도.1 is a circuit diagram of an automatic recording editing apparatus of a tape recorder of the present invention.
제2도는 제1도의 각부 출력파형도.2 is an output waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 데크콘트롤 집적소자 3 : 발진회로1: deck control integrated device 3: oscillation circuit
4 : 충방전회로 5 : 녹음레벨 조정회로4 charge and discharge circuit 5 recording level adjustment circuit
6 : 전압비교회로 7 : 지연회로6: voltage comparison circuit 7: delay circuit
8 : 자동램프 표시회로.8: Automatic lamp display circuit.
본 고안은 테이프 레코더의 자동녹음 편집장치에 관한 것으로, 일반적으로 테이프에 녹음을 할때, 녹음이 시작되는 부분과 녹음이 끝나는 부분에서 녹음레벨의 급격한 변화로 인하여 녹음된 상태를 재생하여 들을경우 명료한 음을 청취할 수 없으므로 녹음이 시작되는 부분에서는 녹음레벨을 서서히 오르게 하고 완료되는 부분에서는 서서히 떨어지트록 변화시켜 녹음의 시작과 끝의 간격을 유지하토록 해 줌으로써 청감을 명료하지 하여 항상 깨끗한 음질로서 감상할 수 있도록 한 테이프 레코더의 자동녹음 편집장치에 관한 것이다.The present invention relates to an automatic recording editing device of a tape recorder. In general, when recording on a tape, the recording state is clearly reproduced when listening to the recorded state due to a sudden change in the recording level at the beginning and the end of the recording. You can't listen to one note, so the recording level is gradually increased at the beginning of the recording, and gradually dropped to the end of the recording to maintain the interval between the beginning and the end of the recording. An automatic recording editing apparatus of a tape recorder.
종래에는 테이프에 녹음을 시작할때와 녹음을 완료할때에 녹음레벨의 급격한 변화로 녹음의 시작과 끝의 간격을 유지할 수 없어 녹음된 상태를 재생하여 들을경우 청감이 좋지 못했다. 따라서 녹음을 시작할때에는 녹음레벨 볼륨(volume)을 수동으로 로우(1ow)에서 하이(high)로 서서히 돌려 녹음레벨을 조절하여 녹음을 하고, 녹음완료 할때에는 녹음레벨 볼륨을 하이에서 로우로 서서히 돌려 녹음을 완료하여 녹음의 시작과 끝의 간격을 유지하여야 하는 결점을 가지고 있었다.Conventionally, when the recording is started on the tape and when the recording is completed, a sudden change in the recording level cannot maintain the interval between the start and the end of the recording. Therefore, when recording starts, turn the recording level volume manually from low to high to adjust the recording level, and when recording is completed, slowly turn the recording level volume from high to low to record. We had a flaw that we had to keep the gap between the beginning and the end of the recording.
본 고안은 이러한 결점을 해결하기 위하여 안출시킨 것으로, 테이프에 녹음을 시작할때 또는 완료할때 스타트 스톱스위치를 작동시켜 줌으로써, 녹음을 할때 자동적으로 녹음레벨이 서서히 증가하여 어느 일정시간이 되딘 정상레벨로 녹음되고, 녹음이 완료될 때에는 자동적으로 어느 일정시간 지연되어 녹음레벨이 저하되면서 계속 녹음되다가 지정된 시간 이후에는 일정한 공백간격을 갖게한 후, 다시 녹음이 시작될때 다시 녹음레벨이 서서히 증가하여 녹음을 할 수 있게 한 것이다.The present invention was devised to solve this problem. By starting the start or completion of recording on the tape, the start stop switch is automatically activated, and the recording level is gradually increased when recording. When the recording is completed, the recording is automatically delayed for a certain time and the recording level decreases, and the recording is continued. After the designated time, the recording is continued. After the designated time, the recording level is gradually increased again. It was made possible.
이하 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings.
제1도에 도시한 바와같이 데크콘트롤 집적소자(1)를 가진 테이프 레코더에 있어서, 데크콘트롤 집적소자(1)의 녹음출력단자(RE-O)를 다이오드(D3)를 통해 일측입력 단자가 스타트/스톱스위치(S1)에 접속된 앤드게이트(G1)의 타측 입력단자 및 앤드게이트(G2)의 일측 입력단자에 공통접속함과 아울러 콘덴서(C1)를 통해 플립플롭(FF)의 리세트단자(RS)에 접속하고, 이 플립플릅(FF)의 클릭단자(CP)는 상기 앤드게이트(G1)의 출력단자에 접속하고 그의 입력단자(D)는 그의 출력단자()에 접속한 후 그의 출력단자(Q)를 앤드게이트(G2)의 타측입력단자 및 앤드게이트(G6)의 일측 입력단자에 접속함과 아울러 스위치(S2) 및 다이오되(D1)를 통해서는 상기 데크콘트롤 집적소자(1)의 플레이 스위치(PL-S)측에 접속하고 인버터(I1)를 통해서는 앤드게이트(G5)의 일측 입력단자에 접속하며, 상기 앤드게이트(G2)의 출력단자를 저항(R2,R3)및 가변저항(VR1,VR2), 콘덴서(C2)로 구성된 충방전회로(4) 및 저항(R4)을 통해 전계효과 트랜지스터(FET)의 게이트에 접속하여 그의 소오스를 다이오드(D2)를 통해 트랜지스터(TR1)의 베이스에 접속한 후 그의 클렉터를 녹음레벨 조정회로(5)에 접속함과 아울러 저항(R7-R11) 및 전압비교기(OP1,OP2), 앤드게이트(G3,G4), 다이오드(D4,D5)로 구성된 전압비교회로(6)의 전압비교기(OP1)의 비반전입력단자 및 전압비교기(OP2)의 반전입력 단자에 공통접속하고, 또한 상기 플립플롭(FF)의 출력단자를 전압비교회로(6)의 앤드게이트(G4) 일측 입력단자에 접속함과 아울러 인버터(I2)를 통해 앤드게이트(G3)의 일측 입력단자에 접속한 후 이 전압비교회로(6)의 출력측을 상기 앤드게이트(G5),(G6)의 타측 입력단자에 공통접속하여 앤드게이트(G5)의 출력단자는 지연회로(7) 및 다이오드(D8)를 통해 상기 데크콘트롤 집적소자(1)의 포즈스위치(PH-S)측에 접속하고, 앤드게이트(G6)의 출력단자는 다이오드(D9)을 통해 발진회로(3)의 출력측에 접속된 다이오드(D10)와 함께 자동램프 표시회로(8)의 앤드게이트(G7) 일측 입력단자에 공통접속하고, 이앤드게이트(G7)의 타측 입력단자를 상기 데크콘트롤 집적소자(1)의 플레이 출력단자(PL-O)에 접속하여 구성한 것으로, 상기에서 통상의 데크콘트롤 집적소자(1)는 녹음을 하기 위해 녹음스위치(RE-S)와 포즈스위치(PH-S)릍 동시에 단락시켰을 경우에 그의 녹음출력단자(RE-O)에 고전위 신호를 출력하여 그 상태를 유지하고, 재생을 하기 위해 플레이 스위치(PL-S)를 단락시켰을 경우에 그의 플레이 출력단자(PL-O)에 고전위 신호를 출력하여 그 상태를 유지하게 되어있고, 도면의 설명중 미설명부호 2는 녹음솔레노이드구동회로이다.In the tape recorder having the deck control integrated device 1, as shown in FIG. 1, the recording output terminal RE-O of the deck control integrated device 1 is connected via a diode D 3 to one side of the input terminal. Commonly connected to the other input terminal of the end gate G 1 and the one input terminal of the end gate G 2 connected to the start / stop switch S 1 , and the flip-flop FF through the capacitor C 1 . a reset terminal connected to the (RS), and the click terminal (CP) of the flip-peulreup (FF) is connected to the output terminal of the aND gate (G 1), and its input terminal (D) has its output terminals ( ), And its output terminal (Q) is connected to the other input terminal of the end gate (G 2 ) and one input terminal of the end gate (G 6 ), and the switch (S 2 ) and the diode (D 1 ) Is connected to the play switch (PL-S) side of the deck control integrated device (1), and through the inverter (I 1 ) is connected to one input terminal of the end gate (G 5 ), the end gate (G) 2 ) The output terminal of the field effect transistor (R) through the charge and discharge circuit (4) and resistor (R 4 ) consisting of resistors (R 2 , R 3 ) and variable resistors (VR 1 , VR 2 ), capacitor (C 2 ). The gate of the FET is connected to the source of the transistor TR 1 through the diode D 2 , and then the selector thereof is connected to the recording level adjusting circuit 5 and the resistors R 7 -R 11) and a voltage comparator (OP 1, OP 2), the aND gate (G 3, G 4), diode (D 4, the non-inverting input terminal of the voltage comparator (OP 1), the voltage comparison circuit 6, consisting of D 5) And a voltage comparator connected in common to the inverting input terminal of the (OP 2) and, also as well as an inverter and also connects the output terminal of the flip-flop (FF) to the AND gate (G 4) side input terminal of the voltage comparison circuit 6 ( I 2 ) is connected to one input terminal of the end gate (G 3 ), and then the output side of the voltage comparison circuit 6 is commonly connected to the other input terminals of the end gates (G 5 ) and (G 6 ). The output terminal of the gate G 5 is connected to the pause switch PH-S side of the deck control integrated device 1 through the delay circuit 7 and the diode D 8 , and the output terminal of the end gate G 6 . The ruler is commonly connected to the input terminal on one side of the AND gate G 7 of the automatic lamp display circuit 8 together with the diode D 10 connected to the output side of the oscillation circuit 3 via the diode D 9 . The other input terminal (G 7 ) is configured by connecting to the play output terminal (PL-O) of the deck control integrated device (1), In the above, the conventional deck control integrated device 1 has a high potential signal at its recording output terminal RE-O when the recording switch RE-S and the pause switch PH-S are simultaneously shorted for recording. When the play switch (PL-S) is short-circuited for the purpose of playing and playing, a high potential signal is output to the play output terminal (PL-O) to maintain the state. Reference numeral 2 in the description of is a recording solenoid drive circuit.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.
전원(Vcc)이 인가된 상태에서 녹음을 하기위해 녹음스위치(RE-S)와 포즈스위치(PH-S)를 동시에 단락시키면 그의 녹음출력단자(RE-O)에 고전위 신호가 출력되어 그 상태를 유지하게 되고, 이와같이 출력된 고전위 신호는 다이오드(D3)를 통해 앤드게이트(G1),(G2)의 일측 입력단자에 인가됨과 동시에 콘덴서(C1)를 다시 통해 플립플롭(FF)을 리세트 시키므로 그의 출력단자(Q)에는 저전위 신호가 출력되고, 그의 출력단자()에는 고전위 신호가 출력된다.If you short-circuit the recording switch (RE-S) and pause switch (PH-S) at the same time to record while the power supply (Vcc) is applied, a high potential signal is output to its recording output terminal (RE-O). The high potential signal thus output is applied to one input terminal of the AND gates (G 1 ) and (G 2 ) through the diode (D 3 ) and the flip-flop (FF) through the capacitor (C 1 ) again. ), The low potential signal is output to its output terminal Q, and its output terminal ( ), A high potential signal is output.
이와같은 상태에서 스타트/스톱스위치(Si)를 단락시키면 전원(Vcc)이 저항(R1) 및 그 스위치(S1)를 통해 앤드게이트(G1)의 타측입력단자에 인가되므로 그의 출력단자에 고전위 신호가 출력되어 플립플롭(FF)의 클럭단자(CP)에 인가되고, 또한 이때 그의 입력단자(D)에는 상기와 같이 그의 출력단자()에서 출력된 고전위 신호가 인가되고 있으므로 그의 출력단자(Q)에는 고전위 신호가 출력되고, 그의 출력단자()에는 저전위 신호가 출력된다. 이와같이 플립플롭(FF)의 출력단자에서 출력된 고전위 신호는 스위치(S2) 및 다이오드(D1)를 통해 데크콘트롤 집적소자(1)의 플레이스위치(PL-S)측에 인가되므로 그의 플레이 출력단자(PL-O)에는 고전위 신호가 출력되어 자동램프 표시회로(8)의 앤드게이트(G7) 타측 입력단자에 인가된다. 또한 상기 플립플롭(FF)의 출력단자(Q)에서 출력된 고전위 신호는 앤드게이트(G2)의 타측입력단자에 인가되므로 그의 출력단자에 고전위 신호가 출력되고, 이 고전위 신호는 충방전회로(2)의 저항(R2) 및 가변저항(VR1)을 통해 콘덴서(C2)에 충전되므로 이 콘덴서(C2)의 충전전압이 서서히 증가되면서 전계효과 트랜지스터(FFT)의 게이트에 인가된다.Shorting the start / stop switch (S i) in this state, its output terminal, so the power (Vcc) is applied to the other input terminal of the AND gate (G 1) through a resistor (R 1) and a switch (S 1) The high potential signal is outputted to the clock terminal CP of the flip-flop FF, and at this time, the input terminal D thereof has its output terminal ( Since the high potential signal outputted from) is applied, a high potential signal is output to its output terminal Q, and its output terminal ( ), A low potential signal is output. As such, the high potential signal output from the output terminal of the flip-flop FF is applied to the play switch PL-S side of the deck control integrated device 1 through the switch S 2 and the diode D 1 . A high potential signal is output to the output terminal PL-O and applied to the other input terminal of the AND gate G 7 of the automatic lamp display circuit 8. In addition, since the high potential signal output from the output terminal Q of the flip-flop FF is applied to the other input terminal of the AND gate G 2 , the high potential signal is output to the output terminal thereof, and the high potential signal is charged. Since the capacitor C 2 is charged through the resistor R 2 and the variable resistor VR 1 of the discharge circuit 2 , the charging voltage of the capacitor C 2 is gradually increased to the gate of the field effect transistor FFT. Is approved.
이에따라 전계효과 트랜지스터(FET)의 드레인-소오스 사이의 저항치가 점차 감소되므로 그의 드레인 출력전압은 점차 증가되면서 출력되고, 이 드레인 출력전압은 다이오드(D2)를 통해 트랜지스터(TR1)를 서서히 온 시키므로 그의 콜렉터 전압도 서서히 감소된다. 이와같이 충방전회로(2)의 콘덴서(C2) 충전전압이 증가함에 따라 트랜지스터(TR1)의 콜렉터 전압은 서서히 감소되고, 이에따라 저항(R12)을 통한 후 다시 다이오드(D6),(D7)를 통해 트랜지스터(TR2)(TR3)의 베이스에 인가되는 전압이 서서히 감소되어 그의 콜렉터 전류가 점차 감소되므로, 선형증폭기(AMP1),(AMP2)에서 출력되어 좌, 우채널(L-CH),(R-CH)에 인가되는 녹음신호는 서서히 증가된다.Accordingly, since the resistance value between the drain and the source of the field effect transistor (FET) gradually decreases, the drain output voltage thereof is gradually increased, and the drain output voltage gradually turns on the transistor TR 1 through the diode D 2 . Its collector voltage also gradually decreases. As such, as the charge voltage of the capacitor C 2 of the charge / discharge circuit 2 increases, the collector voltage of the transistor TR 1 gradually decreases, and accordingly, through the resistor R 12 , the diodes D 6 and D again. 7 ) The voltage applied to the base of the transistors TR 2 and TR 3 gradually decreases, and the collector current thereof decreases gradually. Therefore, the linear amplifiers AMP 1 and AMP 2 are output from the left and right channels ( L-CH), the recording signal applied to (R-CH) is gradually increased.
즉, 제2도의 (a)에 도시한 바와같이 스타트/스톱스위치(S1)를 순간적으로 단락시키게 되면, 녹음레벨 조정회로(5)의 좌, 우채널(L-CH),(R-CH)에 인가되는 녹음신호레벨은 제2도 (c)이 도시한 바와같이 점차 증가되고, 이후 충방전회로(2)의 콘덴서(C2)에 일정전압 이상이 충전되어 트랜지스터(TR1)가 완전도통되는 시점(t3)에서 녹음레벨 조정회로(5)의 트랜지스터(TR2),(TR3)가 완전 오프되어 그의 좌, 우채널(L-CH),(R-CH)에 인가되는 녹음신호 레벨이 일정하게 유지된다.That is, when the start / stop switch S 1 is momentarily shorted as shown in FIG. 2A, the left and right channels L-CH and R-CH of the recording level adjusting circuit 5 are short-circuited. ), The recording signal level is gradually increased as shown in FIG. 2 (c), after which the capacitor C 2 of the charge / discharge circuit 2 is charged with a certain voltage or more, so that the transistor TR 1 is completely Recording at which the transistors TR 2 and TR 3 of the recording level adjusting circuit 5 are completely turned off at the time t 3 , and applied to the left and right channels L-CH and R-CH. The signal level is kept constant.
또한, 상기와 같이 출력된 트랜지스터(TR1)의 콜렉터 전압은 전압비교회로(6)의 전압비교기(CP1)의 비반전입력단자 및 전압비교기(OP2)의 반전입력 단자에 인가되고, 또한 이때 전압비교기(OP1)의 반전입력단자에는 저항(R7)(R8)의 접속점 기준전압이 인가되고, 전압비교기(OP2)의 비반전 입력단자에는 저항(R8),(R9)의 접속점 기준전압이 인가된다. 따라서, 트랜지스터(TR1)가 완전 도통되기 직전(제2도의 시간 t2)에서 저형(R8),(R9)의 접속점 기준전압이 그의 콜렉터 전압보다 높고, 트랜지스터(TR1)가 완전 오프되기직전(제2도의 시간 t5)에서 저항(R8),(R9)의 접속점 기준전압이 그의 콜렉터 전압보다 낮게 저항(R7-R9)의 값을 설정시켜 놓으면, 트랜지스터(TR1)가 완전 도통되는 직전시점(t2)에서 전압비교기(OP2)의 출력단자에 고전위 신호가 출력되어 앤드게이트(G4)의 일측 입력단자에 인가되고, 또한 이때 상기 플립플롭 (FF)의 출력단자(Q)에서 출력된 고전위 신호는 앤드게이트(G4)의 일측 입력단자에 인가되고 있으므로 그의 출력단자에 고전위 신호가 출력된 후 다이오드(D5)를 통하게 된다.The collector voltage of the transistor TR 1 output as described above is applied to the non-inverting input terminal of the voltage comparator CP 1 of the voltage comparator 6 and the inverting input terminal of the voltage comparator OP 2 . At this time, the voltage comparator inverting input terminal of the resistance (R 7) (R 8) a connection point reference voltage is applied, the non-inverting input terminal of the resistance (R 8) of the voltage comparator (OP 2), (R 9 of (OP 1) The junction reference voltage is applied. Therefore, at the point immediately before the transistor TR 1 becomes fully conductive (time t 2 in FIG. 2 ), the connection point reference voltages of the low types R 8 and R 9 are higher than its collector voltage, and the transistor TR 1 is completely turned off. to release the connection point to a reference voltage immediately before the (second time t 5 degrees), resistance (R 8), (R 9 ) from setting the value of lower than its collector voltage resistance (R 7 -R 9), a transistor (TR 1 ), The high potential signal is output to the output terminal of the voltage comparator OP 2 and applied to the one input terminal of the AND gate G 4 at the point in time t 2 immediately before the conduction. Since the high potential signal output from the output terminal Q of is applied to one input terminal of the AND gate G 4 , the high potential signal is output to the output terminal thereof, and then passes through the diode D 5 .
또한, 이때 상기 플립플롭(FF)의 출력단자(Q)에서 출력된 고전위 신호는 인버터(I2)에서 저전위 신호로 반전된 후 앤드게이트(G3)의 입력단자에 인가되므로 그의 출력신호는 저전위 상태를 유지하게 된다. 이에따라 전압비교회로(6)의 출력측에는 제2도의 (b)에 도시한 바와같이 저전위 신호가 출력되다가 트랜지스터(TR1)가 완전 도통되는 직전의 시점(t2)에서 고전위 신호가 출력되어 그 상태를 유지하게 된다. 따라서, 전압비교회로(6)에서 저전위 신호가 출력되는 동안(t1-t2)은 앤드게이트(G6)의 출력단자에 저전위신호가 출력되어 다이오드(D9)가 차단상태로 되므로 자동램프 표시회로(8)의 앤드게이트(G7) 출력단자에는 발진회로(3)의 발진신호가 출력되고, 이 발진회로(3)의 발진신호에 의하여 트랜지스터(TR4)가 온, 오프동작을 반복하게 되므로 발광다이오드(LED)가 점등 및 소등상태를 반복하게 되어 녹음레벨 조정회로(5)의 녹음신호 레벨이 증가됨을 표시하게 된다. 이후 전압비교회로(6)에서 고전위 신호가 출력된 이후에는 앤드게이트(G6)의 출력단자에 고전위 신호가 출력되고 이 고전위 신호는 다이오드(D9)를 통해 자동램프 표시회로(8)의 앤드게이트(G7) 일측 입력단자에 인가되고, 이에따라 앤드게이트(G7)의 출력단자에 계속 고전위 신호가 출력되어 트랜지스터(TR4)를 온 상태로 유지시키므로 발광다이오드(LED)가 점등된 상태를 유지하여 녹음레벨 조정회로(5)의 녹음신호 레벨이 일정레벨을 유지하고 있음을 표시하게 된다.In addition, since the high potential signal output from the output terminal Q of the flip-flop FF is inverted into a low potential signal in the inverter I 2 and then applied to the input terminal of the AND gate G 3 , its output signal. Maintains a low potential. Accordingly, the low potential signal is output to the output side of the voltage comparison circuit 6 as shown in (b) of FIG. 2, and a high potential signal is output at a time point t 2 just before the transistor TR 1 is fully conducted. The state is maintained. Therefore, while the low potential signal is output from the voltage comparator 6 (t 1 -t 2 ), the low potential signal is output to the output terminal of the end gate G 6 so that the diode D 9 is blocked. The oscillation signal of the oscillation circuit 3 is output to the AND gate G 7 output terminal of the automatic lamp display circuit 8, and the transistor TR 4 is turned on and off by the oscillation signal of the oscillation circuit 3. Since the light emitting diode (LED) is repeatedly turned on and off, the recording signal level of the recording level adjusting circuit 5 is increased. Thereafter, after the high potential signal is output from the voltage comparison circuit 6, the high potential signal is output to the output terminal of the AND gate G 6 , and the high potential signal is transmitted to the automatic lamp display circuit 8 through the diode D 9 . Is applied to one input terminal of the AND gate (G 7 ), and accordingly, the high potential signal is continuously output to the output terminal of the AND gate (G 7 ) to keep the transistor TR 4 on. The lighting state is maintained to indicate that the recording signal level of the recording level adjusting circuit 5 maintains a constant level.
또한, 이때 상기 플립플롭(FF)의 출력단자(Q)에서 출력된 고전위 신호는 인버터(I1)에서 저전위 신호로 반전되어 앤드게이트(G5)의 일측 입력단자에 인가되므로 그의 출력단자에는 계속 저전위 신호가 출력되어 지연회로(7)에 인가되고, 이에따라 지연회로(7)의 출력측에 계속 저전위 신호가 출력되므로 테크 콘트룰 집적소자(1)는 상기 상태를 계속 유지하여 녹음동작을 수행하게 된다.In addition, at this time, the high potential signal output from the output terminal Q of the flip-flop FF is inverted into a low potential signal in the inverter I 1 and applied to one input terminal of the AND gate G 5 so that its output terminal is The low potential signal is continuously outputted to the delay circuit 7, and accordingly the low potential signal is continuously output to the output side of the delay circuit 7, so that the tech control integrated device 1 keeps the above state in the recording operation. Will be performed.
이와같은 상태에서 녹음을 완료하기 위하여 제2도의 (a)에 도시한 바와같이 스타트/스톱스위치(G1)를 순간적으로 단락시키게 되면 (t4), 상기와 같은 방식으로 앤드게이트(G1)의 출력단자에 고전위 신호가 출력되어 플립플롭(FF)의 클럭단자(CP)에 인가되고, 이때 그의 입력단자(D)에는 그의 출력단자()에서 출력된 저전위 신호가 인가되고 있으므로 그의 출력단자(Q)에는 저전위 신호가 출력되고, 그의 출력단자()에는 고전위 신호가 출력되며, 이와같이 출력단자(Q)에서 출력된 저전위 신호는 앤드게이트(G2)의 일측입력 단자에 인가되므로 그의 출력단자에 저전위 신호가 출력되고, 이에따라, 충방전회로(4)의 콘덴서(C2)에 충전되어 있던 전압이 가변저항(VR2) 및 저항(R3)을 통해 방전되면서 전계효과 트랜지스터(FET)의 게이트에 인가되는 전압이 서서히 감소되어 그의 소오스 출력전압이 서서히 감소되므로 트랜지스터(TR1)는 서서히 오프되어 그의 콜렉터 전압이 서서히 증가되고, 이와같이 트랜지스터(TR1)의 콜렉터전압이 서서히 증가함에 따라 녹음레벨 고정회로(5)의 트랜지스터(TR2)(TR3)가 서서히 온 되어 그의 콜렉터 전류가 증가되므로 그의 좌, 우채널 (L-CH),(R-CH)에 인가되는 녹음신호의 레벨은 제2도의 (c)에 도시한 바와같이 서서히 감소되고, 이후 트랜지스터(TR1)가 완전 오프되어 트랜지스터(TR2),(TR3)가 완전 온되는 시점(t6)에서 좌, 우채널(L-CH),(R-CH)에 인가되는 녹음신호 레벨이 저전위 상태로 된다.In this state, if the start / stop switch G 1 is momentarily shorted as shown in (a) of FIG. 2 (t 4 ), the end gate G 1 is operated in the same manner as described above. A high potential signal is output to the output terminal of and applied to the clock terminal CP of the flip-flop FF. At this time, the input terminal D thereof has its output terminal ( Since the low potential signal outputted from) is applied, a low potential signal is output to its output terminal Q, and its output terminal ( In this case, a high potential signal is output, and thus the low potential signal output from the output terminal Q is applied to one input terminal of the AND gate G2, and thus a low potential signal is output to its output terminal. As the voltage charged in the capacitor C 2 of (4) is discharged through the variable resistor VR 2 and the resistor R 3 , the voltage applied to the gate of the field effect transistor FET gradually decreases, and the source output thereof. Since the voltage gradually decreases, the transistor TR 1 is gradually turned off and its collector voltage gradually increases, and as the collector voltage of the transistor TR 1 gradually increases, the transistor TR 2 of the recording level fixing circuit 5 ( TR 3 ) is gradually turned on and its collector current increases, so the level of the recording signal applied to its left, right channels (L-CH) and (R-CH) gradually decreases as shown in (c) of FIG. Afterwards Register (TR 1) is completely turned off transistor (TR 2), (TR 3 ) is complete is on the time (t 6) from the left and right channels (L-CH), recording the signal level applied to the (R-CH) This becomes a low potential state.
또한, 이때 상기 플립플롭(FF)의 출력단자(Q)에서 출력된 저전위 신호는 앤드게이트(G6)의 입력단자에 인가되므로 그의 출력단자에는 저전위 신호가 출력되고, 이에따라 상기와 같이 자동램프 표시회로(8)의 발광다이오드(LED)가 발진회로(3)의 발진신호에 의해 점등 및 소등된 상태를 반복하게 되어 상기 녹음레벨 조정회로(5)의 녹음신호의 레벨이 감소되고 있음을 표시하게 되고, 또한, 플립플롭(FF)의 출력단자(Q)에서 출력된 저전위 신호는 전압비교회로(6)의 앤드게이트(G4) 입력단자에 인가되므로 그의 출력신호는 저전위 상태를 유지하게 되고, 출력단자(Q)에서 출력된 저전위 신호는 인버터(I2)에서 고전위 신호로 반전되어 앤드게이트(G3)의 일측 입력단자에 인가된다. 또한 상기 트랜지스터(TR1)가 완전 오프되기 직전시점(t6)에서 그 트랜지스터(TR1)의 콜렉터 전압이 저항(R7),(R8)의 접속점 기준전압 보다 높게되므로 전압비교기(OP1)의 출력단자에 고전위 신호가 출력되고, 이 고전위 신호는 상기 앤드게이트(G3)의 타측 입력단자에 인가되므로 그의 출력단자에 고전위 신호가 출력되어 다이오드(D4)를 통하게 된다.In addition, since the low potential signal output from the output terminal Q of the flip-flop FF is applied to the input terminal of the AND gate G 6 , the low potential signal is output to the output terminal thereof. The light emitting diode LED of the lamp display circuit 8 is repeatedly turned on and off by the oscillation signal of the oscillation circuit 3, indicating that the level of the recording signal of the recording level adjusting circuit 5 is reduced. In addition, since the low potential signal output from the output terminal Q of the flip-flop FF is applied to the input gate of the AND gate G 4 of the voltage comparator 6, the output signal thereof has a low potential state. The low potential signal output from the output terminal Q is inverted into a high potential signal in the inverter I 2 and applied to one input terminal of the AND gate G 3 . In addition, since the collector voltage of the transistor TR 1 becomes higher than the connection point reference voltages of the resistors R 7 and R 8 at the time t 6 just before the transistor TR 1 is completely turned off, the voltage comparator OP 1 A high potential signal is outputted to the output terminal of the C1, and the high potential signal is applied to the other input terminal of the AND gate G 3 , so that a high potential signal is outputted to the output terminal thereof to pass through the diode D 4 .
이와같이, 녹음을 완료하기 위하여 스타트/스톱스위치(S1)를 단락하는 시점(t4)에서 전압비교회로(6)의 출력측에 저전위 신호가 출력된 후 트랜지스터(TR1)가 완전 오프되는 직전시점(t5)에서 그의 출력측에 고전위 신호가 출력되고, 이 고전위 신호는 앤드게이트(G5)의 타측 입력단자에 인가되고, 또한 이때 그의 일측 입력단자에는 상기 플립플롭(FF)의 출력단자()에서 출력되어 인버러(I1)에서 반전된 고전위 신호가 인가되고 있으므로 그의 출력단자에는 고전위 신호가 출력되며, 이 고전위 신호는 지연회로(7)에서 일정시간 지연된 후 다이오드(D8)를 통해 테크콘트룰 집적소자(1)의 포즈스위치(PH-S)측이 인가되므로 그의 녹음출력단자(RE-O)플레이 출력단자(PL-O)에 저전위 신호가 출력되어 녹음동작을 정지하게 됨과 동시에, 자동램프 표시회로(8)의 발광다이오드(LED)가 소등되어 녹음이 완료되었음을 표시하게 된다. 그리고, 상기 지연회로(7)의 지연시간 동안은 테이프이 무녹음 부분이 형성된다.In this way, immediately after the transistor TR 1 is completely turned off after the low potential signal is output to the output side of the voltage comparison circuit 6 at the time t 4 when the start / stop switch S 1 is shorted to complete recording. At the time t 5 , a high potential signal is output to its output side, and the high potential signal is applied to the other input terminal of the AND gate G 5 , and at this time, the output of the flip-flop FF is applied to one input terminal thereof. Terminals( The high potential signal is output to its output terminal because the high potential signal inverted by the inverter I 1 is applied, and this high potential signal is delayed for a predetermined time in the delay circuit 7 and then diode D 8. Since the pause switch (PH-S) side of the tech control integrated device (1) is applied, a low potential signal is output to the recording output terminal (RE-O) play output terminal (PL-O) of the tech control integrated device (1) to perform the recording operation. At the same time, the light emitting diode LED of the automatic lamp display circuit 8 is turned off to indicate that recording is completed. During the delay time of the delay circuit 7, a tape-free recording portion is formed.
이후, 다시 녹음을 하기 위해서는 상기와 동일한 방식으로 녹음스위치(RE-S) 및 포즈스위치(PH-S)를 동시에 순간적으로 단락시킨 후 스타트/스톱스위치(S1)를 단락시키면 된다.Thereafter, in order to record again, the recording switch RE-S and the pause switch PH-S are instantaneously shorted at the same time as described above, and then the start / stop switch S 1 is short-circuited.
이상에서 설명한 바와같이 본 고안은 녹음을 시작할때 자동으로 녹음신호 레벨이 일정시간동안 서서히 증가되어 정상녹음 신호레벨로 되고, 녹음완료시에도 자동으로 일정시간동안 녹음신호 레벨이 서서히 감소된 후 저전위 상태로 되고 이후 일정시간동안 무녹음 부분이 자동으로 형성되므로, 사용하기에 대단히 편리한 이점이 있게 된다.As described above, the present invention automatically increases the recording signal level for a certain time when recording starts, and becomes a normal recording signal level. And since the recording part is automatically formed for a certain time thereafter, there is a very convenient advantage to use.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830010467U KR860000366Y1 (en) | 1983-12-09 | 1983-12-09 | Automatic editing device of tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830010467U KR860000366Y1 (en) | 1983-12-09 | 1983-12-09 | Automatic editing device of tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850005381U KR850005381U (en) | 1985-08-10 |
| KR860000366Y1 true KR860000366Y1 (en) | 1986-03-17 |
Family
ID=19232155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019830010467U KR860000366Y1 (en) | 1983-12-09 | 1983-12-09 | Automatic editing device of tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR860000366Y1 (en) |
-
1983
- 1983-12-09 KR KR2019830010467U patent/KR860000366Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR850005381U (en) | 1985-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000366Y1 (en) | Automatic editing device of tape recorder | |
| JPS5842528B2 (en) | Jikiki Rokusai Seisouchi | |
| KR860001399B1 (en) | Fader circuit of tape record | |
| KR880002807Y1 (en) | Power automatic breaking circuit of video tape recorder | |
| KR840001447Y1 (en) | Circuit for making a nonsignal (blank) portion on a tape between music pieces | |
| KR870002314Y1 (en) | Non-signal record blank formation circuit | |
| KR860000363Y1 (en) | Non-recording control circuit | |
| KR850003060Y1 (en) | Non-signal control circuit | |
| KR850001425Y1 (en) | Automatic music selecting device for tape recorders | |
| KR840002241Y1 (en) | Automatic stoping apparatus of tape recorder | |
| US5019921A (en) | Pop noise removing circuit for a double deck cassette tape recorder | |
| KR890004231Y1 (en) | Automatic tape scanning circuit | |
| JPH0215379Y2 (en) | ||
| KR900003161Y1 (en) | Dubing system | |
| JPS6040966Y2 (en) | Tape recorder muting circuit | |
| KR890003580Y1 (en) | Malfunction protecting circuit in truntable using remote control circuit | |
| KR900006713Y1 (en) | Muting circuit | |
| KR890006639Y1 (en) | Muting circuit in audio electric appliances | |
| KR890000705Y1 (en) | Adaptor device of video tape recorder camera | |
| KR910001582Y1 (en) | Audio transfer circuit for multi-audio television | |
| KR860002748Y1 (en) | Recording control circuit of cassette tape recorder | |
| KR880004218Y1 (en) | Function selection automatic modulation circuit | |
| JPS5665346A (en) | Tape recorder | |
| SU1552357A1 (en) | Monostable multivibrator | |
| KR0117990Y1 (en) | Control circuit for auto repeat apparatus in tape cassette recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941227 Year of fee payment: 10 |
|
| EXPY | Expiration of term |