KR850001792B1

KR850001792B1 - Auto-eject circuit of tape recorder

Info

Publication number: KR850001792B1
Application number: KR1019830005934A
Authority: KR
Inventors: 이석우
Original assignee: 주식회사 금성사; 허신구
Priority date: 1983-12-14
Filing date: 1983-12-14
Publication date: 1985-12-18
Also published as: KR850004844A

Abstract

This control circuit allows a tape to be electronically ejected from a tape deck by the solenoid attached to the deck. Automatic ejection of the tape occurs when tape recording is concluded or at the end of fast forward mode. Ejection of the tape occurs without stoppage of the tape, and while the tape is still operating. Damage or wear from mechanical compulsion, which results from the mishandling of buttons or switches is eliminated.

Description

Day ejector's automatic eject control circuit

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 본발명의 각부 파형도로서,2 is a waveform diagram of each part of the present invention,

제2(a)도는 콘트롤 스위치부 (가)의 출력 파형도.2 (a) is an output waveform diagram of the control switch unit (a).

제2(b)도는 자동스톱회로 (다)의 출력 파형도.2 (b) is an output waveform diagram of an automatic stop circuit (c).

제2(c)도는 콘트롤 스위치부 (가)의 입력 파형도.2 (c) is an input waveform diagram of the control switch unit (a).

제2(d)도는 자동제어회로부 (마)의 콘덴서(C₄)(C₅)의 충방전 파형도.2 (d) is a charge and discharge waveform diagram of the capacitor (C ₄ ) (C ₅ ) of the automatic control circuit (e).

제2(e)도는 이젝트용 솔레노이드 구동회로 (아)의 이젝트용 솔레노이드 동작 파형도.2 (e) is an ejection solenoid operation waveform diagram of an ejection solenoid driving circuit (h).

제2(f)도는 이젝트 제어회로부 (바)의 플립플롭(FF)의 출력단자(θ)에 따른 이젝트용 솔레노이드 동작파형도.FIG. 2 (f) shows the solenoid operation waveform of the ejector according to the output terminal [theta] of the flip-flop FF of the eject control circuit section (bar).

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가 : 콘트롤스위치부 나 : 데크구동회로A: Control switch part B: Deck driving circuit

다 : 자동스톱회로 마 : 자동제어회로부C: automatic stop circuit e: automatic control circuit

바 : 이젝트제어회로부 사 : 콘트롤스위치제어회로부Bar: Eject control circuit part: Control switch control circuit part

아 : 이젝트용 솔레노이드 구동회로Ah: Solenoid drive circuit for eject

본 발명은 테이프레코더의 이젝트에 있어서, 데크에 이젝트용 솔레노이드를 장착시켜 이를 전자회로로 제어하여 데크에 삽입된 테이프를 자동 이젝트할 수 있게 한 테이프 레코더의 자동이젝트 제어회로에 관한 것이다. 일반적으로, 테이프레코더의 데크에 장착된 테이프를 교환 또는 다른면을 재생하고자 하여 테이프를 데크에서 인출할 때에 이젝트 버튼을 눌러서 테이프를 삽탈하거나, 또는 데크가 동작중에는 스톱버튼을 눌러서 데크의 동작을 멈추게 한 후 이젝트 버튼을 눌러서 테이프를 삽탈하도록 되어 있는바,BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic eject control circuit of a tape recorder in which an ejection solenoid is mounted on a deck and controlled by an electronic circuit to automatically eject a tape inserted into the deck. In general, when the tape mounted on the deck of the tape recorder is exchanged or the other side is to be played back, the eject button can be ejected by pressing the eject button when the tape is ejected from the deck, or by pressing the stop button while the deck is operating. And press the eject button to remove the tape.

종래의 이젝트는 기계적인 조립으로 되어 있어서 기계적인 압력에 의하여 테이프를 인출하도록 되어 있어 테이프를 교환할 때나 다른면을 재생할 때 일일이 이젝트 버튼을 눌러서 테이프를 삽탈하고, 데크가 동작중에는 반드시 스톱버튼을 눌러서 데크의 동작을 멈추게 한후, 테이프를 삽탈하여야 했다. 만약 데크가 동작중에 스톱버튼을 누르지 않고 직접 이젝트 버튼을 눌러 주게되면, 데크에 무리가 가게 되어 고장이 날 우려가 많을 뿐더러, 심한 경우 데크의 마모가 되는 경우가 발생되어 반드시 데크의 동작중에는 스톱버튼을 눌러 데크의 동작을 멈추게 한후, 이젝트 버튼을 눌러서 테이프를 삽탈하여야 하는 관계로 사용자가 번거로움을 가지게 되는 결점을 가지게 되었다.The conventional ejection is mechanically assembled to draw out the tape by mechanical pressure. When the tape is replaced or the other side is played back, the eject button can be removed by pressing the eject button one by one. After stopping the deck, I had to remove the tape. If you press the eject button directly without pressing the stop button while the deck is in operation, the deck will be unreasonable and there is a risk of breakdown, and if the deck is worn out, the deck may be worn out. After pressing to stop the operation of the deck, press the eject button to remove the tape has the disadvantage that the user has a hassle.

본 발명은 이러한 결점을 해결하기 위하여 발명한 것으로, 데크에 이젝트용 솔레노이드를 장착하여 테이프의 재생이 완료되는 시점과 FF(fast forward)가 완료된 시점에서 자동적으로 젝이트되도록 제어하여 데크가 동작중에도 스톱을 거치지 않고, 자동적으로 이젝트할 수 있게 한 것이다. 이하 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.The present invention has been invented to solve this drawback, by mounting an ejection solenoid on the deck to control the ejection automatically when the tape is finished playing and when the FF (fast forward) is completed, even while the deck is in operation. This allows for automatic ejection without a stop. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1 도에 도시한 바와같이, 콘트롤스위치부 (가)의 입력측에는 각 기능 버튼스위치(SW₁-SW₆)를 접속하여, 그 출력측에는 공지의 데크 구동회로(나)및 자동스톱회로 (다)를 연결하고, 그 자동스톱회로 (다)의 출력측은 인버터(I₁)를 통하여 콘트롤스위치부(가)의 스톱버튼스위치(SW₄)의 입력측에 연결한 테이프레코더의 데크부에 있어서, 낸드 게이트(NAND₁)(NAND₂)의 일측단자는 콘트롤스위치부 (가)의 출력측 플레이단자(P_B1)와 FF단자(FF₁)에 각각 접속된 저항(R₄)(R₅)및 콘덴서(C₄)(C₅)에 연결하고, 그 타측 입력단자는 공지의 자동스톱회로 (다)의 출력측에 연결하여 그 출력측은 낸드게이트(NAND₃)의 입력측에 연결하고, 그의 출력측은 저항(R₁₁), 콘덴서(C₁₁), 인버터(I₂)및 다이오드(D₆)를 연결하여 자동제어회로부(마)를 구성하며, 트랜지스터(TR₂)의 베이스에 접속된 저항(R₁₂)과 전원단자(Vcc)에 접속된 저항(R₇₎은 상기 자동제어회로부 (마)의 다이오드(D₆)에 연결하며, 트랜지스터(TR₂)의 콜렉터측은 전원단자(Vcc)에 접속된 저항(R₈)에 연결하는 동시에 저항(R_a)을 통하여 트랜지스터(TR₃)의 베이스에 연결하여, 그 콜렉터측은 전원단자(Vcc)에 접속된 다이오드(D₇), 이젝트용 솔레노이드(E-Sol)에 연결하여 이젝트용 솔레노이드 구동회로(아)를 구성하며, 또한 상기 콘트롤 스위치부 (가)의 출력은 다이오드(D₁)(D₂)(D₃)(D₄)(D₅)를 통하여 접지저항(R₂)에 연결하고, 그 접속점(a)은 낸드 게이트(NAND₄)의 타측 입력단자에 연결하여 그 출력측은 스위치콘트롤부 (가)의 스톱버튼스위치(SW₄)의 입력측에 연결하여 콘트롤 스위치제어회로부 (사)를 구성하며, 전원단자(Vcc)에 접속된 저항(R₁)에 연결된 이젝트버튼 스위치(SW₇)는 콘덴서(C₁)와 플립플롭(FF)의 입력단자(S)에 연결하고, 플립플롭(FF)의 출력단자(Q)는 저항(R₃)을 통하여 리세트회로(C₃)(라), 콘덴서(Vcc)및 전원(vcc)에 연결된 리세트스위치(SWg)를 플립플롭(FF)의 리세트 단자(R)에 연결하며, 또한 낸드게이트(NAND₄)의 일측 입력단자와 낸드게이트(NAND₅)의 일측 입력단자에 연결하고, 낸드게이트(NAND₅)의 타측입력 단자는 입력측이 접속점(a)에 연결된 인버터(I₃)의 출력측에 연결하며, 낸드게이트(NAND₅)의 출력측은 인버터(I₄), 저항(R₁₀)을 통하여 콘덴서(C₁₀)및 트랜지스터(TR₁)의 베이스에 접속된 저항(R₆)에 연결하여, 그 콜렉터측은 상기한 자동제어회로부 (마)의 다이오드(D₆)에 연결하여 이젝트제어회로부 (바)를 구성한 것이다. 이와같이 구성된 본발명의 작용효과를 설명하면 다음과 같다.As shown in Fig. 1, each function button switch (SW _{1 to} SW ₆ ) is connected to the input side of the control switch unit (a), and a known deck drive circuit (b) and an automatic stop circuit (c) to the output side thereof. ), And the output side of the automatic stop circuit (C) is connected to the input side of the stop button switch (SW ₄ ) of the control switch unit (A) through the inverter (I ₁ ). One terminal of the gate (NAND ₁ ) (NAND ₂ ) is a resistor (R ₄ ) (R ₅ ) and a capacitor () connected to the output side play terminal (P _B1 ) and FF terminal (FF ₁ ) of the control switch unit (A), respectively. C ₄ ) (C ₅ ), the other input terminal of which is connected to the output side of the known automatic stop circuit (C), the output side of which is connected to the input side of the NAND gate (NAND ₃ ), and its output side of the resistor (R). ₁₁ ), the capacitor (C ₁₁ ), the inverter (I ₂ ) and the diode (D ₆ ) is connected to form an automatic control circuit (e), the transistor (TR ₂ ) A resistor (R ₁₂ ) connected to the base of the resistor and a resistor (R ₇₎ connected to the power supply terminal (Vcc) are connected to the diode (D ₆ ) of the automatic control circuit section (e), and the collector side of the transistor (TR ₂ ) A diode D ₇ connected to a resistor R ₈ connected to the power supply terminal Vcc and to a base of the transistor TR ₃ through _a resistor R _a , the collector side of which is connected to a power supply terminal Vcc. ), And the solenoid driving circuit (E) for ejection is connected to the ejection solenoid (E-Sol), and the output of the control switch unit (A) is a diode (D ₁ ) (D ₂ ) (D ₃ ) ( D ₄ ) (D ₅ ) to ground resistance (R ₂ ), and its connection point (a) is connected to the other input terminal of NAND gate (NAND ₄ ), and its output side is the stop button of switch control part (A). It is connected to the input side of the switch (SW ₄ ) to form a control switch control circuit part (G), and is connected to a resistor (R ₁ ) connected to the power supply terminal (Vcc). The eject button switch SW ₇ is connected to the input terminal S of the capacitor C ₁ and the flip-flop FF, and the output terminal Q of the flip-flop FF is reset through the resistor R ₃ . Connect the reset switch SWg connected to the circuit C ₃ (D), the capacitor Vcc and the power supply vcc to the reset terminal R of the flip-flop FF, and also the NAND ₄ gate. One input terminal of NAND ₅ and one input terminal of NAND gate (NAND ₅ ), the other input terminal of the NAND gate (NAND ₅ ) is connected to the output side of the inverter (I ₃ ), the input side is connected to the connection point (a), NAND The output side of the gate NAND ₅ is connected to a resistor R ₆ connected to the base of the capacitor C ₁₀ and the transistor TR ₁ via an inverter I ₄ , a resistor R ₁₀ , and the collector side of the gate NAND ₅ . The eject control circuit part (bar) is formed by connecting to the diode (D ₆ ) of an automatic control circuit part (e). Referring to the effects of the present invention configured as described above are as follows.

전원이 인가된 상태에서 플레이 버튼스위치(SW₁) 또는 FF버튼스위치(W₂)를 접속시키면 콘트롤 스위치부(가)의 출력단자(PB₁)(FF₁)에서는 제2(a)도의 파형도에서 도시한 바와같이 버튼스위치(SW₁)또는(SW₂)이 눌려진 시간 t₁에서 하이레벨이 출력되고, 이 하이레벨은 저항(R₄)(R₅)을 통하여 콘덴서(C₄)(C₅)에 충전되며, 이어서 테이프 주행이 제2(a)도 파형도에 도시한 바와같이 임의의 시간 t₂에서 완료되면 자동스톱회로 (다)의 출력은 제2(b)도의 파형도에 도시한 테이프 주행이 완료시점 t₂에서 하이레벨이 출력되고 따라서 이 하이레벨은 인버터(I₁)를 통하여 로우레벨로 반전되어 제2(c)도의 파형도에 도시한 바와같이 테이프 주행이 완료되는 시점 t₂에서 로우레벨로 반전되어 스톱버튼스위치(SW₄)의 입력측에 인가되므로 플레이버튼 스위치(SW₁) 또는 FF버튼스위치(SW₂)의 출력단자(PB₁)(FF₁)는 로우레벨로 되어 콘덴서(C₄)(C₅)에 충전되어 있던 충전전압이 제2(d)도의 파형도에 도시한 바와같이 테이프 주행완료시점 t₂에서 방전하여 낸드 게이트(NAND₁)(NAND₂)의 일측 입력단자에 인가되고, 이들 타측 입력단에는 자자동스톱회로(다)의 출력전압이 인가되므로, 낸드게이트(NAND₁)(NAND₂)의 출력측에는 로우레벨이 나타나게 되고, 이 로우레벨은 낸드게이트(NAND₃)를 통하여 하이레벨로 반전되어 저항(R₁₁)을 통하여 콘덴서(C₁₁)에 충전되기 시작하여 테이프 주행완료되는 시점 t₂에서 콘덴서(C₁₁)의 시정수만큼 늦게 인버터(I₂)를 통하요 로우레벨로 반전된 출력이 나타나게 되므로, 전원(Vcc)은 저항(R₇)을 통하여 다이오드(D₆)로 흐르게 되어 트랜지스터(TR₂)의 베이스에는 바이어스가 인가되지 않으므로 트랜지스터(TR₂)는 오프되고, 전원(Vcc)은 저항(R₈)(R₉) 통하여 트랜지스터(TR₃)의 베이스에 인가되어 트랜지스터(TR₃)는 도통되게 되어 제2(e)도의 파형도에 도시한 바와같이 t₂보다 약간 늦은 t₃에서 이젝트용 솔레노이드(E-Sol)를 동작시켜 자동 이젝트하게 되는 것이다.When the play button switch SW ₁ or the FF button switch W ₂ is connected while the power is applied, the waveform diagram of FIG. 2 (a) is shown at the output terminal PB ₁ (FF ₁ ) of the control switch unit A. FIG. As shown in Fig. ₁ , the high level is output at the time t ₁ at which the button switch SW ₁ or SW ₂ is pressed, and this high level is output via the capacitors C ₄ and C ₅ through the resistors R ₄ and R ₅ . ₅ ), and then the tape running is completed at an arbitrary time t ₂ as shown in the waveform diagram of FIG. 2 (a), the output of the auto stop circuit (C) is shown in the waveform diagram of FIG. When a tape run is completed, a high level is output at t ₂ , and thus this high level is inverted to a low level through the inverter I ₁ and the tape run is completed as shown in the waveform diagram of FIG. at t ₂ is inverted to the low level so applied to the input side of the stop-button switch (SW ₄₎ play button switch (SW ₁ ) Or the output terminal PB ₁ (FF ₁ ) of the FF button switch SW ₂ is at a low level so that the charging voltage charged in the capacitor C ₄ (C ₅ ) is in the waveform diagram of FIG. As shown in the figure, the tape is discharged at the completion point t ₂ and applied to one input terminal of the NAND gate NAND ₁ (NAND ₂ ), and the output voltage of the self-stop circuit (C) is applied to these other input terminals. A low level appears on the output side of the gates NAND ₁ and NAND ₂ , and the low level is inverted to a high level through the NAND gate NAND ₃ and charged to the capacitor C ₁₁ through the resistor R ₁₁ . At the time t ₂ at which the tape is finished running, the output reversed to the low level through the inverter I ₂ appears as late as the time constant of the condenser C ₁₁ , so that the power supply Vcc is supplied via the resistor R ₇ . a diode (D ₆₎ with the flow being applied to bias the base of the transistor (TR ₂₎ Since the transistor (TR ₂₎ is turned off, the power supply (Vcc) is applied to the base of the resistance (R ₈₎ (R ₉₎ transistor (TR ₃₎ through the transistor (TR ₃₎ is to be conductive claim 2 (e) ° As shown in the waveform diagram, it is automatically ejected by operating the ejector solenoid (E-Sol) at t ₃ slightly later than t ₂ .

그 후 자동스톱회로 (다)의 출력은 로우레벨이 되므로 이 로우 레벨은 낸드게이트(NAND₁)(NAND₂)의 타측입력 단자에 인가되어 일측 입력단자에 인가된 신호에 관계 없이 낸드게이트(NAND₁)(NAND₂)의 출력측은 하이레벨이 출력되고, 이 하이레벨은 낸드게이트(NAND₃)를 통하여 로우레벨로 반전된 출력이 나타나게 되므로 콘덴서(C₁₁)에 충전된 전압은 저항(R₁₁)을 통하여 방전이 되고, 이 방전이 완료된 시점에서 전원(Vcc)은 저항(R₇)(R₁₂)을 통하여 트래지스터(TR₂)의 베이스에 인가되어 트랜지스터(TR₂)를 도통시키게되므로, 전원(Vcc)은 트랜지스터(TR₂)로 흐르게 되어 트랜지스터(TR₃)에 베이스에는 영바이어스가 인가되어 트랜지스터(TR₃)를 오프시키게 되므로 제2(e)도의 파형도에서 도시한 바와같이 t₄보다 약간 늦은 t₅시점에서 이젝트용 솔레노이드(E-Sol)는 동작을 하지 않게 된다. 여기서 이젝트 동작이 자동스톱회로의 출력보다 약간 지연되는 이유는 데크의 동작을 전환하는데 필요한 시간을 주기 위한 것으로, 플레이 버튼 이 눌러진 상태에서 이젝트 되지 않고, 스톱 상태에서만 이젝트가 되므로 플레이 상태에서 스톱상태로 전환하는 시간을 주기위한 것이다.After that, the output of the auto stop circuit (C) becomes a low level, so the low level is applied to the other input terminal of the NAND gate (NAND ₁ ) (NAND ₂ ), regardless of the signal applied to the one input terminal. ₁ ) The output side of (NAND ₂ ) has a high level output, and this high level shows the output inverted to the low level through the NAND gate NAND ₃ , so that the voltage charged in the capacitor C ₁₁ is the resistance (R _11). Is discharged through), and at the time when the discharge is completed, the power supply Vcc is applied to the base of the transistor TR ₂ through the resistor R ₇ (R ₁₂ ) to conduct the transistor TR ₂ . power source (Vcc) is a transistor (TR ₂₎ flows to the transistor (TR ₃₎ to the base is applied to the zero-bias transistor (TR ₃₎ the so thereby off t _4, as shown in the waveform 2 (e) degree also for ejection from some point in time later than t ₅ solenoid (E-Sol) is not operating. The reason why the eject operation is slightly delayed than the output of the automatic stop circuit is to give the time required to switch the deck operation.It is not ejected when the play button is pressed, but is ejected only in the stop state. To give time to switch to.

한편, 데크구동회로 (나)가 동작하지 않은 상태에서 이젝트 버튼스위치(SW₇)를 접속시키게 되는 경우에 플립플롭(FF)의 출력단(Q)에는 하이레벨이 출력되고, 이 하이레벨은 낸드 게이트(NAND₄)(NAND₅)의 일측 단자에 입력되고, 또한 저항(R₃)을 통하여 콘덴서(C₃)에 충전되며, 낸드게이트(NAND₄)의 타측 입력단자에는 상기의 콘트롤 스위치부 (가)가 동작하지 않은 상태이므로, 콘트롤 스위치부 (가)의 출력측 모두는 로우 레벨이 출력되고, 이 로우레벨은 다이오드(D₁)(D₂)(D₃)(D₄)(D₅)를 통하여 낸드게이트(NAND₄)의 타측 입력 단자에 인가되어 일측입력단자에 관계없이 낸드게이트(NAND₄)의 출력은 하이레벨이 출력되어 이 하이레벨은 콘트롤스위치부(가)의 스톱버튼스위치(SW₄)의 입력측에 인가되고, 반면에 낸드게이트(NAND₅)의 타측 입력단자에는 상기 콘트롤스위치부 (가)의 로우레벨이 인버터(I₃)를 통하여 하이레벨로 반전된 신호가 인가되므로, 그의 출력측에는 로우레벨로 나타나게 되고, 이 로우레벨은 인버터(I₄)를 통하여 다시 하이레벨로 반전되어 저항(R₁₀)를 통하여 콘덴서(C₁₀)에 충전되고, 이 충전전압이 어느 정도 이상이 되면 트랜지스터(TR₁)가 도통되므로, 트랜지스터(TR₂)의 베이스측에는 영바이어스가 되어 트랜지스터(TR₂)는 오프되므로 전원(Vcc)은 저항(R₈)(R₉)을 통하여 트랜지스터(TR₃)의 베이스에 인가되어 트랜지스터(TR₃)는 도통되어 제2(f)도의 파형도에 도시한 바와같이 t₆에서 t₇까지 이젝트용 솔레노이드(E-Sol)는 동작한다. 이때, 플립플롭(FF)의 출력단자(Q)는 저항(R₃)을 통하여 콘덴서(C₃)에 충전되는 시정수만큼 하이레벨로 유지되어 있다가 그후 어느 일정시간 후 플립플롭(FF)의 리세트단자(R)에는 콘덴서(C₃)의 충전된 전압이 인가되므로 플립플롭(FF)은 자동 리세트되어 플립플롭(FF)의 출력단자(Q)는 로우레벨이 나타나게되고, 이 로우레벨은 낸드 게이트(NAND₅)의 일측 입력단자에 인가되므로 타측입력단자에 관계없이 그 출력측에는 하이레벨이 출력되고, 이 하이레벨은 인버터(I₄)를 통하여 로우레벨로 반전되므로 콘덴서(C₁₀)에 충전된 전압은 방전을 시작하여 방전이 완료 후 트랜지스터(TR₁)은 오프되고, 전원(Vcc)은 저항(R₇)(R₁₂)을 통하여 트랜지스터(TR₂)의 베이스에 인가되어, 전원(Vcc)은 저항(R₈)을 통하여 트랜지스터(TR₂)로 흐르게 되므로 트랜지스터(TR₃)의 베이스에는 영바이어스 인가되어 트랜지스터(TR₃)는 오프되어서 이젝트용 솔테이노(E-Sol)는 제2(f)도의 파형도에 도시한 바와같이 플립플롭(FF)이 로우레벨로 되는 시간 t-에서 동작을 멈추게 되는 것이다. 여기서 리세트스위치(SW₈)는 플립플롭(FF)의 리세트 단자(R)에 리세트신호를 인가해 주기위한 것으로, 이를 접속시키게 될 경우에는 콘덴서(C₃), 저항(R₃)은 필요없게 된다.On the other hand, when the eject button switch SW ₇ is connected while the deck driving circuit (B) is not in operation, a high level is output to the output terminal Q of the flip-flop FF, and this high level is the NAND gate. (NAND ₄ ) is input to one terminal of (NAND ₅ ), and is charged to the capacitor (C ₃ ) through a resistor (R ₃ ), and the other control terminal of the NAND gate (NAND ₄ ) ) Is not in operation, all of the output side of the control switch unit (a) are output low level, and this low level is the diode (D ₁ ) (D ₂ ) (D ₃ ) (D ₄ ) (D ₅ ) regardless of the other input terminal applied the one side input terminal of the NAND gate (NAND ₄₎ via a NAND gate is the output of the (NAND ₄₎ is a high-level output to the high level is the stop button switch (SW of the control switch unit (a) ₄ ) is applied to the input side of the NAND gate, while the other input terminal of the NAND gate NAND ₅ is Since the signal of which the low level of the control switch unit (a) is inverted to a high level through the inverter I ₃ is applied, it appears as a low level on its output side, and this low level is again high through the inverter I ₄ . Is inverted to be charged to the capacitor C ₁₀ through the resistor R _{10. When the} charging voltage reaches a certain level or more, the transistor TR ₁ is turned on, so that a zero bias is applied to the base side of the transistor TR ₂ . Since TR ₂ is turned off, the power supply Vcc is applied to the base of the transistor TR ₃ through the resistors R ₈ and R ₉ so that the transistor TR ₃ is turned on to the waveform diagram of FIG. 2 (f). As shown, the solenoid for ejection (E-Sol) from t ₆ to t ₇ operates. At this time, the output terminal Q of the flip-flop FF is maintained at a high level by a time constant charged in the capacitor C ₃ through the resistor R ₃ , and after a certain time thereafter, the flip-flop FF Since the charged voltage of the capacitor C ₃ is applied to the reset terminal R, the flip-flop FF is automatically reset so that the output terminal Q of the flip-flop FF appears at a low level. the capacitor (C _10), so the NAND gate so applied to one side input terminal of the (NAND ₅₎ and the high level output, the output side, regardless of the other input terminal, the high level is inverted to the low level via the inverter (I ₄₎ After the discharge is completed, the transistor TR ₁ is turned off, and the power supply Vcc is applied to the base of the transistor TR ₂ through the resistors R ₇ and R ₁₂ . (Vcc) is so flow to the transistor (TR ₂₎ via the resistor (R ₈₎ of the transistor (TR ₃₎ The zero bias is applied to the base, the transistor TR ₃ is turned off, and the time for the flip-flop FF to become low level is shown in the waveform diagram of FIG. 2 (f). Will stop working. Here, the reset switch SW ₈ is for applying the reset signal to the reset terminal R of the flip-flop FF. When the reset switch SW ₈ is connected thereto, the capacitor C ₃ and the resistor R ₃ are It is not necessary.

다음은 데크가 동작중 즉, 콘트롤스위치부 (가)중 어느 한 버튼스위치가 접속되어 데크가 동작할 때에 그 동작이 플레이(PB) 또는 FF인 경우에 이젝트 버튼스위치(SW₇)을 접속시키게 되는 경우. 콘트롤스위치부(가)에서 출력된 하이레벨은 제2(a)도의 파형도에 도시한 바와같이 임의의 시간 t₈에서 하이레벨이 되어 제2(d)도의 파형도와 같이 저항(R₄)(R₅)을 통하여 콘덴서(C₄)(C₅)에 충전을 시작하지만, 그 외의 버튼스위치가 접속될 때에는 충전이 되지 않으므로 데크 동작중에 있어서의 이을트 동작은 콘덴서(C₄)(C₅)에 충전되는 전압과 무관하게 되어있다. 따라서 플립플롭(FF)의 출력단자(Q)는 하이레벨이 출력되고 이 하이레벨은 낸드 게이트(NAND₄)의 일측 입력단자와 낸드게이트(NAND₅)의 일측입력단자에 인가되지만, 낸드 게이트(NAND₄)의 타측 입력단자에는 이미 다이오드(D₁)(D₂)를 통하여 콘트롤스위치부 (가)에서 출력된 하이레벨이 인가되어 있으므로, 제2(C)도의 파형도에 도시한 바와같이 순간적으로 그 낸드게이트(NAND₄)의 출력측은 로우레벨로 나타나고, 이 로우레벨은 콘트롤스위치부 (가)의 스톱버튼스위치(SW₄)의 입력측에 인가되므로, 데크의 동작은 스톱상태로 되며, 그 콘트롤스위치부 (가)의 출력측에는 모두 로우레벨로 출력되고, 이 로우레벨은 다이오드(D₁)(D₂)(D₃)(D₄)(D₅)를 통하여 낸드게이트(NAND₄)의 타측입력단자에 인가되므로 일측 입력단자에 인가되는 신호에 관계없이 낸드 게이트낸드(NAND₄)의 출력측은 하이 레벨이 나타나고, 이 하이레벨은 콘트롤스위치부 (가)의 스톱버튼스위치(SW₄)의 입력측에 인가되며, 또한 다이오드(D₁)(D₂)(D₃)(D₄)(D₅)를 통하여 나타난 로우레벨은 인버터(I₃)를 통하여 하이레벨로 발전되고, 이 하이레벨은 낸드게이트(NAND₅)의 타측입력단자에 인가되므로 게이트(NAND₅)의 출력측에는 로우 레벨로 나타나게되고, 이 로우레벨은 다시 인버터(I₄)를 통하여 하이레벨로 반전되어 나타나게 되므로, 이 하이레벨은 저항(R₁₀)을 통하여 콘덴서(C₁₀)에 충전되고, 이 충전전압이 어느정도 이상이면 저항(R₆)을 통하여 트랜지스터(TR₁)의 베이스에 인가되어 트랜지스터(TR₁)을 도통시키게 되므로, 전원(Vcc)은 저항(R₇)을 통하여 트랜지스터(TR₁)로 흐르게 되어, 트랜지스터(TR₂)의 베이스에는 영바이어스가 되어 트랜지스터(TR₂)는 오프되고, 반면에 전원(Vcc)이 저항(R₈)(R₉)을 통하여 트랜지스터(TR₃)의 베이스에 인가되므로 트랜지스터(TR₃)를 도통시키게 되어 제2(e)도의 파형도에 도시한 바와같이 콘덴서(C₁₀)의 충전시간만큼 지연된 시점 t₁₀에서 이젝트용 솔레노이드(E-Sol)는 동작하게 된다. 이때 이 이젝트용 솔레노이드(E-Sol)의 동작은 플립플롭(FF)이 리세트되기 직전까지 유지되어 있다가 플립플롭(FF)가 리세트되는 순간에 플립플롭(FF)의 출력단자(Q)에는 로우레벨로 되고, 이 로우레벨은 낸드게이트(NAND₅)의 일측 입력단자에 인가되므로 그 타측 입력단자에 인가되는 신호에 관계없이 그의 출력은 하이레벨이 나타나게 되고, 이 하이레벨은 인버터(I₄)를 통하여 로우레벨로 반전되어 출력측에 나타나게 되므로, 콘덴서(C₁₀)에 충전된 전압은 방전을 시작하여 잠시후 완료된 시점에서 트레지스터(TR₁)는 오프되므로, 전원(Vcc)은 저항(R₇)(R₁₂)을 통하여 트랜지스터(TR₂)의 베이스에 인가되므로, 트랜지스터(TR₂)는 도통되어 전원(Vcc)는 저항(R₈)을 통하여 트랜지스터(TR₂)에 흐르게 되므로, 트랜지스터(R₃)는 오프되어 이젝트용 솔레노이드는 동작하지 않게 된다.Next, when the deck is in operation, that is, when any of the button switches of the control switch unit is connected, and the deck is operated, the eject button switch SW ₇ is connected when the operation is PB or FF. Occation. The high level output from the control switch unit A becomes a high level at any time t ₈ as shown in the waveform diagram of FIG. 2 (a), and the resistance R ₄ ( capacitor through R ₅₎ (C ₄₎ (start charging to C _5), but that, because non-button switch is not charged when connectable deck operations fall bit operation in the condenser (C ₄₎ (C ₅₎ It is independent of the voltage being charged. Therefore, the output terminal Q of the flip-flop FF is outputted with a high level, and this high level is applied to one input terminal of the NAND gate NAND ₄ and one input terminal of the NAND gate NAND ₅ , but the NAND gate ( has already the diode other input terminal of _{_{NAND 4) (D 1) (}} D 2) as the through control switch unit (a) since the high level is applied to output from the one illustrated in waveform 2 (C) degrees even momentarily Since the output side of the NAND gate NAND ₄ appears as a low level, and this low level is applied to the input side of the stop button switch SW ₄ of the control switch unit (a), the operation of the deck becomes a stop state. The output side of the control switch unit (a) is all output at a low level, and this low level is supplied to the NAND gate NAND ₄ through the diodes D ₁ (D ₂ ) (D ₃ ) (D ₄ ) (D ₅ ). Since it is applied to the other input terminal, NAND regardless of the signal applied to one input terminal Byte output of the NAND (NAND ₄₎ appears at the high level, the high level is applied to the input side of the stop-button switch (SW ₄₎ of the control switching unit (A), and a diode (D ₁₎ (D ₂₎ (D ₃₎ (D ₄₎ (the low level shown by the D ₅₎ is being developed to a high level via the inverter (I _3), the high level is therefore applied to the other input terminal of the NAND gate (NAND ₅₎ gate (NAND ₅ On the output side of), the low level is displayed inverted to the high level again through the inverter I ₄ , and this high level is charged to the capacitor C ₁₀ through the resistor R ₁₀ . When the charging voltage is higher than a certain level, the power supply Vcc is applied to the base of the transistor TR ₁ through the resistor R ₆ to conduct the transistor TR ₁ , so that the power supply Vcc is connected to the transistor TR ₁ through the resistor R ₇ . ) flows in, in the zero-bias the base of the transistor (TR ₂₎ The transistor (TR ₂₎ are thereby turned off and, on the other hand, because the power supply (Vcc) applied to the base of the resistance (R ₈₎ transistor (TR ₃₎ through (R ₉₎ interconnecting the transistor (TR ₃₎ 2 ( As shown in the waveform diagram of e), the eject solenoid E-Sol is operated at a time t _{10 which} is delayed by the charging time of the capacitor C ₁₀ . At this time, the operation of the eject solenoid (E-Sol) is maintained until just before the flip-flop (FF) is reset, but the output terminal (Q) of the flip-flop (FF) at the moment the flip-flop (FF) is reset Becomes a low level, and this low level is applied to one input terminal of the NAND gate NAND ₅ so that its output appears high regardless of the signal applied to the other input terminal. _Since the voltage charged in the capacitor C ₁₀ starts to discharge and is completed after a while, the transistor TR ₁ is turned off. Since it is applied to the base of the transistor TR ₂ through R ₇ ) (R ₁₂ ), the transistor TR ₂ is conducted so that the power supply Vcc flows to the transistor TR ₂ through the resistor R ₈ , so that the transistor (R ₃₎ is a solenoid is off the ejection It is no longer operate.

이상에서 설명한 바와같이 본발명은 데크에 이젝트용 솔레노이드를 장착하여 이를 전자회로로 제어하여 데크에 개재된 테이프를 교환하거나 또는 플레이 또는 FF상태에서 완료되는 시점에서 자동적으로 이젝트해주게 되며, 또한 데크가 동작중에 이젝트 버튼스위치를 누르게 되면 일단 스톱상태로 전환되고 나서 이젝 .트 동작을 하게 되어 있으므로, 사용자의 조작실수로 인한 심한 경우에 데크에 가해지는 기계적 무리에서는 고장 또는 마모를 미연에 방지할 수 있는 동시에 번거로운 조작을 하지 않아도 되는 장점을 제공할 수 있는 것이다.As described above, the present invention is equipped with a solenoid for ejection on the deck and controlled by an electronic circuit to replace the tape interposed on the deck or to eject automatically when the play or FF is completed, and the deck operates. If you press the eject button switch in the middle, it will be in the stop state and then the eject operation will be performed. It can provide the advantage of not having to operate cumbersome.

Claims

A tape recorder having a deck drive circuit (B) and an automatic stop circuit (C) connected to the output side of the control switch unit (A), wherein the play output terminal (P _B1 ) and the FF output terminal (FF ₁ ) of the control switch unit (A). To the automatic control circuit unit (e) for generating a predetermined control signal in accordance with the signal of the signal and the output signal of the automatic stop circuit (c), the output signal of the control switch unit (a) and the eject button switch (SW ₇ ). The control switch control circuit part (G) and the output of the control switch part (A) for controlling the input terminal (stop) of the stop switch SW ₄ of the control switch part (A) by the output signal of the flip-flop (FF) An eject control circuit section (bar) for generating a predetermined control signal according to the signal and an output signal of the flip-flop (FF) by the eject button position SW ₇ , the automatic control circuit section (e) and the eject control circuit section (bar) Eject Solenoid Driven by Control Output Signal An automatic eject control circuit for a tape recorder, characterized by comprising a noid driving circuit (a).