KR930005601Y1 - Channel exchange signal memory circuit of vcr modulator - Google Patents
Channel exchange signal memory circuit of vcr modulator Download PDFInfo
- Publication number
- KR930005601Y1 KR930005601Y1 KR2019880012709U KR880012709U KR930005601Y1 KR 930005601 Y1 KR930005601 Y1 KR 930005601Y1 KR 2019880012709 U KR2019880012709 U KR 2019880012709U KR 880012709 U KR880012709 U KR 880012709U KR 930005601 Y1 KR930005601 Y1 KR 930005601Y1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- switch
- channel
- modulator
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
Landscapes
- Electronic Switches (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.
제2도는 본 고안에 따른 채널 "0"이 기억된 경우의 동작 파형도.2 is an operation waveform diagram when channel " 0 " according to the present invention is stored.
제3도는 본 고안에 따른 채널 "1"이 기억된 경우의 동작 파형도.3 is an operation waveform diagram when channel " 1 " according to the present invention is stored.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 리셋 구동회로 2 : 토글형 플립플롭1: Reset driving circuit 2: Toggle flip flop
3 : 플립플롭 구동회로 4 : 모듈레이터3: flip-flop driving circuit 4: modulator
5 : 지연회로 7 : 단안정 멀티 바이브레이터5: delay circuit 7: monostable multivibrator
SW1-SW4 : 스위치 A1, A2 : 앤드게이트SW1-SW4: Switch A1, A2: End Gate
11 : 인버터11: inverter
본 고안은 VCR의 모듈레이터에 관한 것으로, 특히 모듈레이터의 출력이 2개인 경우 채널 절환을 터치식 스위치와 토글(Toggle)형 플립플롭을 사용하여 절환하도록 하면서 절환된 채널을 기억하여 파우어를 오프에서 "온"했을시 기억되어 있는 채널로 자동으로 절환하는데 적당하도록한 VCR모듈레이터의 채널 절환 신호 기억회로에 관한 것이다.The present invention relates to a modulator of a VCR. In particular, when the output of the modulator is two, the channel switching is performed by using a touch switch and a toggle flip-flop while the switched channel is memorized and the power is turned on. "The channel switching signal memory circuit of the VCR modulator suitable for automatic switching to the channel memorize | stored when doing so.
종래의 기술은 사용자가 방송이 잘나오는 채널을 일일이 검색하여 방송을 시청할수 있게 되어 있으므로 채널의 검색에 따른 조작상의 불편이 있게 되었다.In the conventional technology, since a user can search a broadcast channel by watching a broadcast channel well, there is an inconvenience in operating the channel search.
이에 따라 상기한 문제점을 개선한 본 고안의 기술을 첨부된 도면에 따라 설명하면 다음과 같다.Accordingly, the technique of the present invention that improves the above problems will be described according to the accompanying drawings.
제1도는 본 고안에 따른 VCR모듈레이터의 채널 절환 신호 기억회로를 나타낸 것으로 그의 연결 구성을 살펴보면, 터치식 스위치(SW4)의 일단이 저항(R1)을 거쳐 전원단(Vcc)에 접속되며 타일단은 단안정 멀티 바이브레이터(7)의 출력에 의해 제어되는 스위치(SW3)의 일단과 접속되어 저항(R2)과 플립플롭 구동회로(3)를 거쳐 토글형 플립플롭(2)의 입력단(T)에 접속되고, 상기 토글형 플립플롭(2)의 리셋단(R)은 파우어 콘트롤단(PWR)과 연결된 리셋 구동회로(1)에 연결되며 토글형 플립플롭(2)의 출력단(Q)은 다이오우드(D1)를 거쳐 앤드게이트(A1)의 한입력단과 인버터(I1)에 의해 앤드게이트(A2)의 한입력단에 연결되어 모듈레이터(4)의 채널 절환핀(CH)에 접속되고 상기 앤드게이트(A1)의 타입력단은 파우어 콘트롤단(PWR)과 연결되어 앤드게이트(A1)의 출력이 전원(Vcc)과 연결된 스위치(SW1)를 제어하도록 하고 앤드게이트(A2)의 타입력단은 지연회로(5)를 거쳐 파우어 콘트롤단(PWR)에 접속되어 앤드게이트(A2)의 출력이 스위치(SW2)를 제어하도록 구성하고, 상기 스위치(SW2)의 일단은 접지되며 타일단은 스위치(SW1)의 일단과 콘덴서(C1)에 연결되어 스위치(SW3)의 타일단에 접속되는 구성으로, 상기 회로 구성의 동작 상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.1 shows a channel switching signal memory circuit of the VCR modulator according to the present invention. Looking at the connection configuration thereof, one end of the touch switch SW4 is connected to the power supply terminal Vcc via a resistor R1, and the tile end is It is connected to one end of the switch SW3 controlled by the output of the monostable multivibrator 7 and connected to the input terminal T of the toggle flip-flop 2 via the resistor R2 and the flip-flop drive circuit 3. The reset stage R of the toggle flip-flop 2 is connected to a reset driving circuit 1 connected to the power control stage PWR, and the output stage Q of the toggle flip-flop 2 is a diode D1. Connected to one input terminal of the AND gate A1 and one input terminal of the AND gate A2 by an inverter I1, and is connected to the channel switching pin CH of the modulator 4 and connected to the input gate of the AND gate A1. The type force stage is connected to the power control stage (PWR) so that the output of the AND gate (A1) is connected to the power supply (Vcc). The switch SW1 is controlled, and the type force terminal of the AND gate A2 is connected to the power control terminal PWR via the delay circuit 5 so that the output of the AND gate A2 controls the switch SW2. One end of the switch SW2 is grounded and the tile end is connected to one end of the switch SW1 and the condenser C1 and connected to the tile end of the switch SW3. When explaining the effects according to the accompanying drawings as follows.
본 고안의 동작은 제1도의 회로도와 제2도 및 제3도의 파형도에서 보는 바와 같이 채널이 2가지인 경우(NTSC US : 3.4채널, NTSC JAPAN : 1.2채널)첫번째의 채널을 "0", 두번째의 채널을 "1"로 정하여 놓았을때 먼저 채널 "0"이 기억되어 있다고 하면(콘덴서 C1의 방전상태)마이콤에 의해 제어되는 파우어 콘트롤 신호(PWR)가 하이(H)상태로 되어 리셋트 구동회로(1)에 인가되게 되고, 상기 리셋트 구동회로(1)는 출력단으로 리셋트 구동신호(B)를 출력하여 토글형 플립플롭(2)의 리셋단(R)에 인가되어 토글형 플립플롭(2)을 리셋하므로 출력단(Q)의 출력신호(F)는 역전압 보호용 다이오우드(D1)를 거쳐 로우(L)상태로 나타나게 되고, 상기 출력신호(F)는 모듈레이터(4)의 채널 절환핀(CH)에 인가되어 "0"채널을 지정하면서 앤드게이트(A1)의 입력단에 인가되며 동시에 인버터(I1)를 거쳐 하이(H)신호로 되어 앤드게이트(A2)의 입력단에 인가되게 된다.According to the operation of the present invention, as shown in the circuit diagrams of FIG. 1 and the waveform diagrams of FIG. 2 and FIG. 3, two channels (NTSC US: 3.4 channels, NTSC JAPAN: 1.2 channels) are set to "0". When the second channel is set to "1", if channel "0" is stored first (discharge state of capacitor C1), the power control signal (PWR) controlled by the microcomputer goes high (H) and resets. The reset driving circuit 1 is applied to the driving circuit 1, and the reset driving circuit 1 outputs the reset driving signal B to the output terminal, and is applied to the reset terminal R of the toggle flip-flop 2 to be toggled. Since the flop 2 is reset, the output signal F of the output terminal Q is displayed in the low state L through the reverse voltage protection diode D1, and the output signal F is switched to the channel of the modulator 4. Is applied to pin CH to designate " 0 " channel and to input terminal of AND gate A1 and simultaneously It becomes a high H signal and is applied to the input terminal of the AND gate A2.
이때 파우어 콘트롤 신호(PWR)는 앤드게이트(A1)의 타입력단에 하이(H)신호를 인가하고 앤드게이트(A1)의 출력단으로 로우(L)신호를 출력하여 스위치(SW1)를 오프시켜 전원(Vcc)을 차단시키며, 또한 파우어 콘트롤 신호는 리셋트 상태에서 기억된 채널을 절환할때까지의 시정수를 갖는 지연회로(5)에 의해 지연되어 있어 앤드게이트(A2)의 타입력단으로 로우(L)신호가 인가되므로 앤드게이트(A2)의 출력단으로는 로우(L)상태의 신호가 출력되어 스위치(SW2)를 오프시키며, 동시에 파우어 콘트롤신호(PWR)는 저항(Rk)과 콘덴서(Ck)에 의해 콘덴서(C1)의 충.방전 시정수로 조정된 단안정 멀티 바이브 레이터(7)에 인가되어 스위치(SW3)를 시정수(Tk=Rk, Ck)동안 "온" 시키게 되나, 콘덴서(C1)에 충전된 전위가 없으므로 플립플롭 구동회로(3)와 토글형 플립플롭(2)이 동작하지 않게 되어 토글형 플립플롭(2)의 출력단(Q)으로 계속 로우(L)신호를 출력하게 된다.At this time, the power control signal PWR applies a high (H) signal to the type power terminal of the AND gate A1 and outputs a low (L) signal to the output terminal of the AND gate A1 to turn off the switch SW1 to supply power ( Vcc) is cut off, and the power control signal is delayed by the delay circuit 5 having the time constant until the stored channel is switched in the reset state, so that the low (L) to the type force stage of the AND gate A2. Signal is applied to the output terminal of the AND gate A2, a low L signal is output to turn off the switch SW2. At the same time, the power control signal PWR is applied to the resistor Rk and the capacitor Ck. Is applied to the monostable multivibrator 7 adjusted to the charge / discharge time constant of the condenser C1 to turn on the switch SW3 during the time constant Tk = Rk, Ck, but the condenser C1 Since there is no potential charged at the bottom, the flip-flop driving circuit 3 and the toggle type flip-flop 2 do not operate. As a result, the low L signal is continuously output to the output terminal Q of the toggle flip-flop 2.
이때 상기 지연회로(5)에 의해 파우어 콘트롤 신호가 서지(Surge)흡수용 저항(R3)의 접속점을 통해 기억신호를 확인한후 하이(H)신호를 앤드게이트(A2)에 인가시키므로 앤드게이트(A2)의 출력단으로는 하이(H)신호가 출력되어 스위치(SW2)를 "온"시켜 콘덴서(C1)의 완전한 방전 상태를 유지하게 하고, 계속적으로 "0"채널을 기억하도록 하며 이때 터치식 스위치(SW4)를 한번 누르면 신호(D)는 플립플롭 구동회로(3)에 인가되어 신호(E)로 변환되어 토글형 플립플롭(2)을 토글시키게 된다.At this time, the power control signal is confirmed by the delay circuit 5 through the connection point of the surge absorption resistor R3, and then the high (H) signal is applied to the AND gate A2. ) Outputs high (H) signal to "ON" switch SW2 to maintain the complete discharge state of capacitor C1, and to continuously store "0" channel. When SW4 is pressed once, the signal D is applied to the flip-flop driving circuit 3 to be converted into a signal E to toggle the toggle flip-flop 2.
상기에 따라 토글형 플립플롭(2)의 출력(Q)은 하이(H)상태로 변환되어 모듈레이터(4)의 채널 절환핀(CH)에 인가되므로 채널은 "0"에서 "1"로 절환되면서 출력 신호(F)가 하이(H)상태로 앤드게이트(A1)의 입력단에 인가되어 앤드게이트(A1)의 하이(H)출력에 의해 스위치(SW1)는 "온"되어 콘덴서(C1)에 충전 전원이 공급되게 된다.According to the above, the output Q of the toggle flip-flop 2 is converted to a high H state and applied to the channel switching pin CH of the modulator 4, so that the channel is switched from "0" to "1". The output signal F is applied to the input terminal of the AND gate A1 in the high H state, and the switch SW1 is "on" by the high H output of the AND gate A1 to charge the capacitor C1. Power will be supplied.
이와 동시에 출력 신호(F)는 인버터(I1)를 거쳐 로우(L)신호로 변환되어 앤드게이트(A2)에 인가되므로 앤드게이트(A2)의 로우(L)출력에 의해 스위치(SW2)가 오프되어 콘덴서(C1)는 계속적으로 충전하게 되고, 채널 "1"을 기억하게 되는데, 이때에는 파우어의 온/오프 동작이 없으므로 리셋 구동회로(1), 단안정 멀티 바이브 레이터(7), 지연회로(5)의 동작을 각각 오프되게 하고, 터치식 스위치(SW4)를 다시 한번 누르면 신호(D)는 플립플롭 구동회로(3)에 인가되어 출력 신호(E)가 다시 로우(L)상태로 되고, 모듈레이터(4)는 "0"채널로 다시 절환되어 앤드게이트(A1)에 의해 스위치(SW1)는 오프되므로 콘덴서(C1)의 전원공급을 차단하며, 앤드게이트(A2)에 의해서는 스위치(SW2)를 "온"시켜 콘덴서(C1)의 충전 전하를 방전시키므로 "0"채널을 기억상태로 갖도록 하고, 이때 다시 터치식 스위치(SW4)를 누르면 토글형 플립플롭(2)은 토글하여 그 출력신호(F)를 하이(H)로 출력하고, 모듈레이터(4)는 "1"채널로 절환되어 앤드게이트(A1)(A2)에 의해 스위치(SW1)는 "온"되고 스위치(SW2)는 오프되어 콘덴서(C1)에 충전이 되므로 채널 "1"을 기억상태로 갖게 되며, 이때 파우어가 오프되면 스위치(SW1-SW3)는 모두 오프되어 콘덴서(C1)에 충전된 상태를 유지하여 계속적으로 채널 "1"을 기억 상태로 갖게 된다.At the same time, the output signal F is converted to the low L signal through the inverter I1 and applied to the AND gate A2, so that the switch SW2 is turned off by the low L output of the AND gate A2. The capacitor C1 continuously charges and stores the channel "1". At this time, since there is no power on / off operation, the reset driving circuit 1, the monostable multivibrator 7, and the delay circuit 5 ) And the touch switch SW4 is pressed again, the signal D is applied to the flip-flop driving circuit 3 so that the output signal E becomes low (L) again. (4) switches back to the " 0 " channel so that the switch SW1 is turned off by the AND gate A1 so that the power supply of the capacitor C1 is cut off, and the switch SW2 is switched by the AND gate A2. "ON" discharges the charge charge of the capacitor (C1) so that it has a "0" channel in the storage state, and then again When the switch SW4 is pressed, the toggle flip-flop 2 toggles and outputs its output signal F high (H), and the modulator 4 switches to the " 1 " channel so that the AND gate A1 ( The switch SW1 is "on" by A2) and the switch SW2 is turned off to charge the capacitor C1, so that the channel "1" is stored in the memory state. When the power is turned off, the switch SW1-SW3 Are all turned off to maintain the state charged in the capacitor C1, and the channel " 1 "
상기 동작에 의해 채널 "1"을 기억상태로 갖고 있다고 하면 즉, 콘덴서(C1)가 충전되어 있다고 할때 파우어가 오프/온 되면 파우어 콘트롤 신호(PWR)는 로우(L)상태에서 하이(H)상태로 변하여 신호(A)가 리셋구동회로(1)에 입력되며 (리셋 구동회로는 트리거 펄스형으로 구형파의 변동이 없으면 리셋 신호를 출력하지 않은 회로임)리셋 구동회로(1)는 리셋 신호를 토글형 플립플롭(2)에 인가하여 로우(L)신호를 일단 출력하여 모듈레이터(4)를 일단 "0"채널로 절단시킨다.If the power is turned off / on when the channel "1" is kept in the memory state by the above operation, that is, when the capacitor C1 is charged, the power control signal PWR is high (H) in the low (L) state. The signal A is inputted to the reset driving circuit 1 when the signal is changed to the state (the reset driving circuit is a trigger pulse type and does not output a reset signal when there is no variation of the square wave). It is applied to the toggle flip-flop 2 to output the low L signal once to cut the modulator 4 into the "0" channel.
초기치 상태에 의해 첫번째 채널 "0"을 기억할때와 같은 동작으로 스위치(SW1,SW2)는 오프 상태이며 이때 파우어 콘트롤 신호(PWR)에 의해 단안정 멀티 바이브 레이터(7)가 동작하여 충전된 콘덴서(C1)의 전압을 스위치 신호와 등가적인 신호(C)로 하여 플립플롭 구동회로(3)에 인가하며 신호(E)에 의해 토글형 플립플롭(3)은 토글하여 하이(H)신호를 출력하여 모듈레이터(4)를 기억되어 있는 채널 "1"로 절단시켜 주며, 스위치(SW1)를 "온"하고 스위치(SW2)를 오프하여 채널 "1"을 계속 기억상태로 갖도록 하고, 이때 터치식 스위치(SW4)를 누르면 토글형 플립플롭(2)이 토글되어 모듈레이터(4)는 채널 "0"으로 절환되고, 스위치(SW1)는 오프되고 스위치(SW2)는 "온"되어 충전된 콘덴서(C1)의 전하를 방전시켜 "0"채널을 유지하도록 한다.In the same operation as when the first channel "0" is memorized by the initial state, the switches SW1 and SW2 are in an off state, and at this time, the monostable multivibrator 7 is operated by the power control signal PWR to charge the capacitor ( The voltage of C1) is applied to the flip-flop driving circuit 3 as a signal C equivalent to the switch signal, and the toggle type flip-flop 3 is toggled by the signal E to output a high H signal. The modulator 4 is cut into the stored channel "1", the switch SW1 is "on" and the switch SW2 is turned off so that the channel "1" is kept in the storage state. When SW4 is pressed, the toggle flip-flop 2 is toggled so that the modulator 4 switches to channel "0", the switch SW1 is turned off and the switch SW2 is turned "on" to charge the capacitor C1. The charge is discharged to maintain the "0" channel.
그리고 파우어가 오프되면 스위치(SW1-SW3)가 모두되어 콘덴서(C1)는 방전된 상태를 유지하여 "0"채널을 기억상태로 갖게 되므로 채널을 기억하면서 모듈레이터의 채널 절환을 절환하도록 동작한다.When the power is turned off, the switches SW1 to SW3 are all turned off, and the capacitor C1 maintains the discharged state so that the channel 0 is stored in the memory state.
따라서 본 고안에 따른 VCR모듈레이터의 채널절환 신호기억 회로는 이상의 설명에서와 같이 VCR의 뒷쪽에서 모듈레이터의 스위치 절환이 본 고안의 회로를 사용하여 VCR의 전면에서 동작시킬 수 있을 뿐만 아니라, 파우어 프레임의 채널을 기억하고 있다가 다음 파우어 온 때에는 그 기억하고 있던 채널을 절환하여 주므로써 일일이 사용자가 잘 나오는 채널을 검색하던 번거로움을 개선시켜 사용의 편리성을 제공하는 효과를 갖게 된다.Therefore, the channel switching signal memory circuit of the VCR modulator according to the present invention can be operated at the front of the VCR using the circuit of the present invention as well as the switch switching of the modulator at the rear of the VCR as described above. After remembering the next power comes to change the channel that was remembered by the user to improve the hassle of searching for the channel that comes out well, it has the effect of providing convenience.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880012709U KR930005601Y1 (en) | 1988-07-30 | 1988-07-30 | Channel exchange signal memory circuit of vcr modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880012709U KR930005601Y1 (en) | 1988-07-30 | 1988-07-30 | Channel exchange signal memory circuit of vcr modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900003571U KR900003571U (en) | 1990-02-08 |
| KR930005601Y1 true KR930005601Y1 (en) | 1993-08-23 |
Family
ID=19278129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880012709U KR930005601Y1 (en) | 1988-07-30 | 1988-07-30 | Channel exchange signal memory circuit of vcr modulator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930005601Y1 (en) |
-
1988
- 1988-07-30 KR KR2019880012709U patent/KR930005601Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900003571U (en) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3968440A (en) | Solid state television channel selection system | |
| US4424574A (en) | Function presetting circuit for an audio/video recording and reproducing system | |
| US4151557A (en) | Television receiver operating mode selector | |
| US3916224A (en) | Transistor switching regulator control utilizing charging of bootstrap circuit to provide ramp-up | |
| US4205353A (en) | Combination device having a magnetic recording and reproducing unit and an electronic tuning type receiver | |
| KR930005601Y1 (en) | Channel exchange signal memory circuit of vcr modulator | |
| JPS5811789B2 (en) | TV program | |
| US4792867A (en) | Synchronizing circuit for dubbing apparatus | |
| KR890003588Y1 (en) | Timer mode changing circuit of vtr | |
| US4935762A (en) | Auto/manual switching circuit | |
| KR850001425Y1 (en) | Automatic music selecting device for tape recorders | |
| KR890000709Y1 (en) | Teletext/computer signal automatic modulating circuit | |
| US5218694A (en) | Dual selection system for reference frequency for use in a clock | |
| JPS6316030Y2 (en) | ||
| KR910001308Y1 (en) | Automatic switching circuit of battery in case of no signal | |
| KR900004610Y1 (en) | Recording time extension circuit during timer's recording | |
| JPS6312415Y2 (en) | ||
| KR900003409Y1 (en) | Am/fm band selection device | |
| KR910008992Y1 (en) | Tracking regulating circuit for vtr | |
| KR0181280B1 (en) | Zoom fading circuit | |
| KR930004027Y1 (en) | Temporary stop mode converting circuit for high speed picture searching | |
| KR950000449Y1 (en) | Multi-frame process system for vcr | |
| KR930004023Y1 (en) | Simultaneous recorder device of double deck | |
| KR930004588Y1 (en) | Automatic control circuit for power switching | |
| KR890008439Y1 (en) | Automatic tuning circuit of vtr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020726 Year of fee payment: 10 |
|
| EXPY | Expiration of term |