KR860009348A - Real Time Image 디지탈 변환기의 DMA 제어회로 - Google Patents
Real Time Image 디지탈 변환기의 DMA 제어회로 Download PDFInfo
- Publication number
- KR860009348A KR860009348A KR1019850003611A KR850003611A KR860009348A KR 860009348 A KR860009348 A KR 860009348A KR 1019850003611 A KR1019850003611 A KR 1019850003611A KR 850003611 A KR850003611 A KR 850003611A KR 860009348 A KR860009348 A KR 860009348A
- Authority
- KR
- South Korea
- Prior art keywords
- control
- output
- flop
- flip
- real time
- Prior art date
Links
Landscapes
- Image Input (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구체적으로 나타낸 회로도.
제2도는 본 발명의 사용예를 설명하기 위한 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력버퍼 2 : A/D 변환기
3 : 입력제어 4 : 컴퓨터
5 : 데이터출력제어 7 : 출력버퍼
Claims (3)
- CCTV 카메라를 통해 화상신호가 입력버퍼(1)와 A/D 변환기(2) 및 데이터입력제어(3)를 통해 컴퓨터(4)로 실선데이터선을 통해 입력되도록 구성되고, 키보드스위치(13)에 의해 DMA(12)을 요구하면 2점쇄선 제어선에 의해 신호탐지동기(8)에 의해 클럭과 제어신호 발생기(9)의 출력으로 컴퓨터(4) 내의 메모리 번지를 제어버퍼(11)에 번지발생기(10)이 지정하여 제어선을 통해 데이터가 데이터 출력제어(5)를 거쳐 ADCON스위치 SW2에 선택되어 D/A 변환기(6)을 지나 출력버퍼(7)에서 CRT로 출력되도록 구성된 것을 특징으로 하는 Real Time Image 디지털 변환기의 DMA제어회로.
- 각 제어단자 리세트 회로로 저항 R2-R4, 캐피시티 C2, 전원 VCC, 난드게이트 IC2,IC3,로 구성되어 D플립플롭 리세트로 연결된 회로와 작업 수행을 위한 준비상태 회로 저항 R5, 캐피시티 C3, 난드게이트 IC4, J-K 플립플롭 F3, D 플립플롭 F4와 컴퓨터의 USEN(sync detect), BG(Bus Grant), Control Butter, BEACK(Bus Grant Acknowledge), BR(Bus request)로 구성되어 있는 준비회로 및 사용자가 원하는대로 디지털화 된 화면을 보고 싶을 때 ADCON 스위치를 온시켜 제공된 것을 저항 R1, 난드게이트 IC1와 J-K플립플롭 F1의 Q 출력과 D 플립플롭 F2입력에 연결하고 F2의 Q 출력 F1의 리세트 단자에 연결한 ADCON 스위치 회로로 구성된 것을 특징으로 하는 Real Time Image 디지털 변환기의 DMA 제어회로.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850003611A KR860009348A (ko) | 1985-05-24 | 1985-05-24 | Real Time Image 디지탈 변환기의 DMA 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850003611A KR860009348A (ko) | 1985-05-24 | 1985-05-24 | Real Time Image 디지탈 변환기의 DMA 제어회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR860009348A true KR860009348A (ko) | 1986-12-22 |
Family
ID=69137047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850003611A KR860009348A (ko) | 1985-05-24 | 1985-05-24 | Real Time Image 디지탈 변환기의 DMA 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR860009348A (ko) |
-
1985
- 1985-05-24 KR KR1019850003611A patent/KR860009348A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015114A (ko) | 그래픽디스플레이 시스템에 있어서의 그래픽디스플레이장치 | |
| KR880008228A (ko) | 표시장치 | |
| KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
| KR870000638A (ko) | 표시 제어 장치 | |
| KR860009348A (ko) | Real Time Image 디지탈 변환기의 DMA 제어회로 | |
| KR830008221A (ko) | 수치제어장치 | |
| KR930013973A (ko) | 커서처리회로 | |
| KR860004360A (ko) | 원격통신시스템용 마이크로프로세서 인터페이스장치 | |
| KR880011679A (ko) | Dma 억세스 중재 장치 | |
| KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
| KR850003591A (ko) | 수평 평활 스크롤링 시스템 및 방법 | |
| GB2250112A (en) | Computer testing capture device | |
| JPS5937633U (ja) | キ−ボ−ド付プリンタ | |
| KR920020303A (ko) | 데이타 처리 장치용 다기능 입출력 인터페이스 장치 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR950005823Y1 (ko) | Ibm 퍼스널 컴퓨터에서의 다개국어 제어장치 | |
| JPS5537670A (en) | Character processor | |
| KR870004582A (ko) | 리얼 타임(Real Time) 화상-디지트 변환회로 | |
| KR910012992A (ko) | 그래픽 처리 장치 | |
| KR870011787A (ko) | 텔레비젼 수상기용 신호 처리장치 | |
| KR910006845A (ko) | 중앙처리장치의 메모리 확장장치 | |
| KR890007172A (ko) | 퍼스컴의 입출력 스캔장치 | |
| KR940003307A (ko) | 1 바이트 래치를 이용한 보드간 데이타 전송장치 | |
| JPH0227231U (ko) | ||
| JPS5576422A (en) | Terminal unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |