KR860006883A - 디지탈 라인 수신기 - Google Patents

디지탈 라인 수신기 Download PDF

Info

Publication number
KR860006883A
KR860006883A KR1019860000990A KR860000990A KR860006883A KR 860006883 A KR860006883 A KR 860006883A KR 1019860000990 A KR1019860000990 A KR 1019860000990A KR 860000990 A KR860000990 A KR 860000990A KR 860006883 A KR860006883 A KR 860006883A
Authority
KR
South Korea
Prior art keywords
pair
terminals
signal
input
capacitor
Prior art date
Application number
KR1019860000990A
Other languages
English (en)
Other versions
KR940009052B1 (ko
Inventor
고던 호지붐 죤
고던 호지붐 죤 (외 1)
네일 토마스 테렌스
Original Assignee
노오던 텔리콤 리미티드
죤 이. 모울
노오던 델리콤 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노오던 텔리콤 리미티드, 죤 이. 모울, 노오던 델리콤 리미티드 filed Critical 노오던 텔리콤 리미티드
Publication of KR860006883A publication Critical patent/KR860006883A/ko
Application granted granted Critical
Publication of KR940009052B1 publication Critical patent/KR940009052B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B14/00Transmission systems not characterised by the medium used for transmission
    • H04B14/02Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Communication Control (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

내용 없음

Description

디지탈 라인 수신기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 디지탈라인 수신기의 개략선도. 제2도는 제1도 회로에 나타나는 전압의 파형도.

Claims (11)

  1. 2극신호(18, 19)를 발생시키기 위해 한쌍의 신호단자(11, 12) 및 신호단자(11, 12)의 반대측에 연결시킨 기준단자(22, 23)를 포함한 차동입력과, 2극신호의 예정된 차이에 반응하여 펄스열을 발생시키기 위한 출력단(49)을 구비한 비교기수단(20, 21)과, 2극신호(18, 19)의 일부를 수신하기 위해서 신호단자(11, 12)와 각각 연결시킨 한쌍의 입력단자(32, 33)와, 그에 반응하여 한계전압을 발생하여 상기의 전압을 기준단자(22, 23)에 연결시키기 위한 한쌍의 출력단을 구비한 피이크탐지기수단(29), 및 각각의 기준단자(22, 23)를 그와 반대의 신호단자(12, 11)에 각각 연결시켜 한계전압에 해당하는 충전을 수신토록한 캐퍼시터수단(37, 39)으로 구성시켜서, 신호단자(11, 12)에 입력되는 2극신호(18, 19)를 한계전압으로 합산시켜 2극신호(18, 19)의 예정된 차이를 초과하여 신호대잡음비(S/N비)를 효과적으로 증가시키도록한 디지탈인 수신기(10).
  2. 제1항에 있어서, 2극신호의 피이크치를 변화시키기 위해서 캐퍼시터수단(37, 39)에 의해 얻어지는 충전의 일부를 주기적으로 방전하기 위한 수단(50, 50′, 54, 54′, 56, 60, 60′, 61, 61′, 62)을 구성시켜서된 디지탈 라인 수신기(10).
  3. 제2항에 있어서, 캐퍼시터수단(37, 39)을 한쌍의 분리된 바이어스 캐퍼시터수단(37, 39)로 구성시켜서 된 디지탈 라인 수신기(10).
  4. 제3항에 있어서, 캐퍼시터수단(37, 39)에 의해 얻어지는 충전의 일부를 방전하기 위한 수단을 한쌍의 덤핑 캐퍼시터(56, 62)와 스위치수단(50, 50′)으로 구성시키되, 각각의 덤핑캐퍼시터에는 바이어스 캐퍼시터(37, 3)의 단자에 연결된 하나의 단자를 형성시키고, 상기의 스위치수단을 각가의 덤핑캐퍼시터(56, 62)의 자유단자 및 바이어스 캐퍼시터(37, 39)의 타측단자와 직려로 연결시켜서, 충전의 일부를 방전하도록 바이어스 캐퍼시터(37, 39)를 지나 각각의 덤핑캐퍼시터(56, 62)의 순간연결을 할 수 있도록 트리거신호원에 반응토록한 디지탈라인 수신기(10).
  5. 제4항에 있어서, 스위치수단(50, 50′, 60, 60′)에는 바이어스 캐퍼시터(37, 39)로 부터 분리될때 각각의 덤핑캐퍼시터(56, 62)를 교대로 단락시키기 위한 수단(54, 54′, 61, 61′)을 포함시켜서된 디지탈라인 수신기(10).
  6. 제5항에 있어서, 스위치수단(50, 50′, 60, 60′)을 평행으로 연결된 제2쌍의 N과 P채널 FET(54, 54′, 61, 61′)과 직렬로 연결시킨 평행으로 연결된 제1쌍의 N과 P채널 FET(50, 50′, 60, 60′)로 구성시키되, 제1 및 제2쌍의 FET가 바이어스 캐퍼시터(37, 39)를 교락시키고 제2쌍의 FET가 덤핑캐퍼시터(56, 62)를 교락시키도록한 디지탈라인 수신기(10).
  7. 제6항에 있어서, 피이크탐지기(29)의 입력단자(32, 33)를 저항성 브릿지를 경유하여 신호단자(11, 12)에 연결시키되, 상기의 저항성 브릿지를 입력단자(11, 12)의 각각의 단부에 연결시킨 제1 및 제2 저항(25, 26)과, 제1 및 제2 저항(25, 26)의 자유단부에 연결되어 피이크탐지기의 입력단자(32, 33)에 연결시킨 제3저항(27)으로 구성시켜서된 디지탈라인 수신기(10).
  8. 제7항에 있어서, 비교기 수단(20, 21)을 한쌍의 신호단자(11, 12)를 포함하는 제1쌍의 입력과, 한쌍의 기준단자(22, 23)를 포함하는 제2쌍의 입력인 자동입력을 구비한 한쌍의 제1차동증폭기(20, 21)로 구성시켜서된 디지탈 라인 수신기(10).
  9. 제8항에 있어서, 피이크탐지기수단(29)을 신호단자(11, 12)에 결합된 한쌍의 입력단자(32, 33)를 포함하는 제1쌍의 입력과, 피이크탐지기출력단과 각각 결합된 제2쌍의 입력(34, 35)인 차동입력을 구비한 한쌍의 제2차동 증폭기(30, 31)로 구성시켜서된 디지탈 라인 수신기(10).
  10. 제9항에 있어서, 피이크탐지기수단(29)의 출력단에는 제2차동증폭기(30, 31)중 하나의 출력단에 연결된 베이스와, 작동전압원에 연결된 콜렉터, 및 전류제한 저항(36, 38)을 경유하여 제1 하등증폭기(20, 21)의 기준단자(22, 23)에 연결된 에미터를 구비한 트랜지스터(42, 44)를 장치시켜서된 디지탈 라인 수신기(10).
  11. 제10항에 있어서, 비교기 수단(20, 21)의 출력이 제1차동증폭기(20, 21)의 출력으로서 OR 게이트(48)에 입력되어 출력단(49)에서 논리 1비트 스트림을 발생하도록한 디지탈 라인 수신기(10).
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860000990A 1985-02-13 1986-02-13 디지탈라인 수신기 KR940009052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA474,246 1985-02-13
CA000474246A CA1241707A (en) 1985-02-13 1985-02-13 Digital line receiver

Publications (2)

Publication Number Publication Date
KR860006883A true KR860006883A (ko) 1986-09-15
KR940009052B1 KR940009052B1 (ko) 1994-09-29

Family

ID=4129829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000990A KR940009052B1 (ko) 1985-02-13 1986-02-13 디지탈라인 수신기

Country Status (8)

Country Link
US (1) US4679209A (ko)
EP (1) EP0192410B1 (ko)
JP (1) JPS61192146A (ko)
KR (1) KR940009052B1 (ko)
CN (1) CN1007116B (ko)
AT (1) ATE69679T1 (ko)
CA (1) CA1241707A (ko)
DE (1) DE3682515D1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833692A (en) * 1987-08-31 1989-05-23 Advanced Micro Devices, Inc. Non-linear amplifier for digital network
US4878227A (en) * 1987-11-02 1989-10-31 Frank Ackermann Device for a modular power laser
JPH082017B2 (ja) * 1988-05-06 1996-01-10 日本電気株式会社 バイポーラ・ユニポーラ変換回路の自動しきい値電圧制御回路
US4891535A (en) * 1988-12-20 1990-01-02 Tektronix, Inc. Single supply ECL to CMOS converter
JPH03187647A (ja) * 1989-12-18 1991-08-15 Matsushita Electric Ind Co Ltd 平衡伝送用受信装置
JPH0821906B2 (ja) * 1990-07-03 1996-03-04 株式会社東芝 光受信回路
DE4108709B4 (de) * 1991-03-16 2007-02-22 Robert Bosch Gmbh Empfangskomparator
US5448200A (en) * 1991-12-18 1995-09-05 At&T Corp. Differential comparator with differential threshold for local area networks or the like
FR2691597B1 (fr) * 1992-05-19 1995-06-23 Siemens Automotive Sa Recepteur de donnees numeriques emises sous forme de signaux differentiels et ses utilisations.
US5491482A (en) * 1992-12-29 1996-02-13 David Sarnoff Research Center, Inc. Electronic system and method for remote identification of coded articles and the like
US5436590A (en) * 1994-08-25 1995-07-25 Northern Telecom Limited Digital FSK demodulator with automatic offset cancellation
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
US6137524A (en) * 1995-10-30 2000-10-24 Zekko Corporation Transmitter and receiver circuits for transmission of voice, data and video signals for extended distances
US6785344B1 (en) * 2000-04-11 2004-08-31 Terawave Communications, Inc. Fast threshold determination for packet-multiplexed digital communication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380080A (en) * 1980-12-30 1983-04-12 Sperry Corporation Tri-level differential line receiver
FR2511566A1 (fr) * 1981-08-12 1983-02-18 Thomson Csf Recepteur optique a seuils pour systeme de transmission numerique a debit variable
JPS59193617A (ja) * 1983-04-15 1984-11-02 Matsushita Electric Works Ltd デジタル信号受信回路

Also Published As

Publication number Publication date
CA1241707A (en) 1988-09-06
EP0192410A2 (en) 1986-08-27
JPH0545106B2 (ko) 1993-07-08
EP0192410A3 (en) 1988-10-26
ATE69679T1 (de) 1991-12-15
EP0192410B1 (en) 1991-11-21
DE3682515D1 (de) 1992-01-02
KR940009052B1 (ko) 1994-09-29
US4679209A (en) 1987-07-07
JPS61192146A (ja) 1986-08-26
CN1007116B (zh) 1990-03-07
CN86101558A (zh) 1986-09-10

Similar Documents

Publication Publication Date Title
US4295091A (en) Circuit for measuring low capacitances
KR860006883A (ko) 디지탈 라인 수신기
KR890003132A (ko) 온도 안정 rf 검출기
US4295090A (en) Electronic selector switch particularly for use in radioscondes
US3822385A (en) Noise pulse rejection circuit
KR900001117A (ko) 자동 이득 제어회로
KR910010831A (ko) 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로
US4266099A (en) Pulse rejection and duration correction circuit
SU1088677A3 (ru) Устройство дл согласовани телефонного аппарата с линией
US3947696A (en) Touch actuated electronic switch
EP0389943B1 (en) Field effect transistor limiter circuitry
JP2715074B2 (ja) データ受信回路
KR840008728A (ko) 에미터 플로워형 sepp 회로
US4435621A (en) Speech direction detection circuits for telephone communication devices
SU1290487A1 (ru) Каскодный усилитель
US4481433A (en) Voltage clamp circuit utilizing an active device
SU1539753A1 (ru) Источник опорного напр жени
SU1700750A1 (ru) Коммутатор с переменной знака выходного напр жени
KR900007555Y1 (ko) 스피커 보호장치
JPH0130085B2 (ko)
SU1582349A1 (ru) Выключатель сигналов переменного тока
SU1587454A1 (ru) Пиковый детектор
SU1019625A1 (ru) Преобразователь напр жени в интервал времени
SU1383476A1 (ru) Распределитель
SU1298842A1 (ru) Синхронный детектор

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000727

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee