Claims (12)
데이터 처리장치는, 제어부, 상기 제어부에 의해서 각각 액세스되는 다수의 제1레지스터 및 상기 다수의 제1레지스터중의 데이터 전송에 필요로 되는 레지스터를 지시하는 데이터가 셋트되는 제2레지스터로 된다.The data processing apparatus includes a control unit, a plurality of first registers each accessed by the control unit, and a second register in which data indicating a register required for data transfer among the plurality of first registers is set.
특허청구의 범위 제1항의 데이터 처리장치에 있어서, 상기 제2트랜지스터의 상기 데이터는 상기 제어부에서 출력되는 제어신호에 의해서 셋트된다.In the data processing apparatus of claim 1, the data of the second transistor is set by a control signal output from the controller.
데이터 처리장치는, 제어부, 상기 제어부에 의해서 각각 액세스되는 다수의 제1레지스터 및 상기 다수의 제1레지스터의 각각의 사용상태를 표시하는 데이터가 셋트되는 제2레지스터로 된다.The data processing apparatus is a control unit, a plurality of first registers each accessed by the control unit, and a second register in which data indicating respective use states of the plurality of first registers is set.
특허청구의 범위 제3항의 데이타 처리장치는 또 상기 제어부와 상기 다수의 제1레지스터의 각각의 사이에 설치된 제어라인으로 되고, 상기 제2레지스터의 각 데이터는, 상기 제어부에서 상기 제어라인에 주어지는 제어신호에 의해서 셋트된다.The data processing apparatus of claim 3 further comprises a control line provided between the control unit and each of the plurality of first registers, and each data of the second register is a control given to the control line by the control unit. Set by the signal.
특허청구의 범위 제3항의 데이터 처리장치는, 또 메모리로 되고, 상기 제어부는, 상기 다수의 제1레지스터의 각각을 액세스하는 것과 동시에 상기 제2레지스터에 상기 제1레지스터중의 액세스된 레지스터에 대응된 데이터를 셋트시키는 제1제어동작과, 상기 제2레지스터를 참조하는 것으로 해서, 상기 제1레지스터중의 상기 제2레지스터에 의해서 지시된 레지스터의 데이터만을 상기 메모리에 전송시키는 제2제어동작을 가능하게 하도록 구성되어 있다.The data processing apparatus of claim 3 further comprises a memory, and the control unit accesses each of the plurality of first registers and simultaneously corresponds to the accessed registers in the first register to the second register. A first control operation for setting the data set and a second control operation for transferring only the data of the register indicated by the second register in the first register to the memory by referring to the second register. It is configured to.
특허청구의 범위 제5항의 데이터 처리장치에 있어서, 상기 제어부는, 또, 상기 메모리에 전송된 데이터를, 상기 제1레지스터중의 상기 제2레지스터에 의해서 지시된 레지스터에만 전송되는 제3제어동작을 가능하게 하도록 구성되어 있다.In the data processing apparatus of claim 5, the control unit is further configured to perform a third control operation in which data transferred to the memory is transferred only to a register indicated by the second register in the first register. It is configured to enable it.
특허청구의 범위 제6항의 데이터 처리장치에 있어서, 상기 제어부는 상기 제2레지스터의 데이터를 상기 메모리에 전송되는 제4제어동작을 가능하게 하도록 구성되어 있다.In the data processing apparatus of claim 6, the control unit is configured to enable a fourth control operation in which data of the second register is transferred to the memory.
특허청구의 범위 제6항의 데이터 처리장치는, 또 상기 제어부에 의해서 제어되어 또한 상기 다수의 제1레지스터의 각각을 표시하는 포인터로 되고, 상기 제2 및 제3제어동작에 있어서 데이터의 전송이 필요로 되는 상기 제1레지스터의 각각은, 상기 포인터에 의해서 지시된다.The data processing apparatus of claim 6 is also a pointer controlled by the control unit and indicative of each of the plurality of first registers, and data transfer is required in the second and third control operations. Each of the first registers to be denoted by the pointer.
특허청구의 범위 제6항의 데이터 처리장치에 있어서, 상기 제어부는, 인터러프트 처리가 가능하게 되고, 상기 제2제어동작은, 인터러프트 처리의 실행에 앞서서 실행되고, 상기 제3제어동작은, 인터러프트 처리가 끝난 후에 실행한다.In the data processing apparatus of claim 6, the control unit is capable of interlift processing, the second control operation is performed prior to execution of the interloft process, and the third control operation is performed. Executed after the interloft process is finished.
특허청구의 범위 제5항의 데이터 처리장치는, 또 상기 제어부와 상기 다수의 제1레지스터의 각각과의 사이에 설치된 제어라인으로 되고, 상기 제2레지스터의 각 데이터는 상기 제어부에서 상기 제어라인에 주어지는 제어신호에 의해서 셋트된다.The data processing apparatus of claim 5 further comprises a control line provided between the control unit and each of the plurality of first registers, wherein each data of the second register is provided to the control line in the control unit. Set by the control signal.
특허청구의 범위 제5항의 데이터 처리장치에 있어서, 상기 제2레지스터는 시프트 동작이 가능하게 되고, 상기 제2레지스터는 상기 제2 및 제3제어동작에 있어서 시프트 동작한다.In the data processing apparatus of claim 5, the second register is capable of a shift operation, and the second register is shifted in the second and third control operations.
특허청구의 범위 제5항의 데이터 처리장치에 있어서, 상기 제2레지스터에 셋트되는 각단위 데이터는 상기 제어부에 의해서 각각 이니샤라이즈가 가능하게 되어 있다.In the data processing apparatus of claim 5, each unit data set in the second register can be initialized by the controller.
※ 참고사항:최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.