KR840001276Y1 - 정전압 회로의 전압판별회로 - Google Patents

정전압 회로의 전압판별회로 Download PDF

Info

Publication number
KR840001276Y1
KR840001276Y1 KR2019820010108U KR820010108U KR840001276Y1 KR 840001276 Y1 KR840001276 Y1 KR 840001276Y1 KR 2019820010108 U KR2019820010108 U KR 2019820010108U KR 820010108 U KR820010108 U KR 820010108U KR 840001276 Y1 KR840001276 Y1 KR 840001276Y1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
transistor
constant voltage
zener
Prior art date
Application number
KR2019820010108U
Other languages
English (en)
Inventor
김범훈
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019820010108U priority Critical patent/KR840001276Y1/ko
Application granted granted Critical
Publication of KR840001276Y1 publication Critical patent/KR840001276Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

내용 없음.

Description

정전압 회로의 전압판별회로제1도는 종래의 회로도.
제1도는 종래의 회로도.
제2도는 본 고안의 회로도.
제3도는 본 고안의 회로도에 따른 입력전압과 출력전압의 파형도.
* 도면의 주요부분에 대한 부호의 설명
Q1' Q2: 트랜지스터 R1' R2: 저항
ZD1: 제너다이오드 D1: 다이오드
본 고안은 정전압회로 에서의 출력전압이 규정치 이하가 되면 이를 전압 판별회로에서 판단 하여 부하측에 흐르는 전원을 차단 하므로서 회로소자를 보호 하고 특히 마이큼(MICOM)를 사용한 콘트롤러(CONTOLLER)에서의 에러(Error)동작을 방지할 수 있게한 정전압회로의 전압 판별 회로에 관한 것이다.
종래의 정전압회로에 있어서는 제1도에서 처럼입력 전압이 낮아져도 출력측에 계속 낮은 전압이인가 되므로 부하가 에러 동작을 하는 경우가 많았고, 이로 인하여 부하 회로의 고장을 유발하고 사용자에게 신뢰성을 저하 시키는 결점이 있었다.
본 고안은 이러한 점을 감안하여 정전압회로 에서의 출력전압이 규정치 이하의 낮은 전압이 되면 전압판별회로에서 이를 판단하여 부하 회로에 인가되는 전원을 차단하므로서 부하 회로의 소자를 보호하고, 오동작을 방지하게 고안한 것으로 이를 첨부한 도면에 의하여 상세히 설명 하면 다음과 같다.
공지의 정전압회로(1)의 출력측에 PNP트랜지서트(Q2)의 에미터와 NPN트랜지스터(Q1)의 콜렉터를 접속시키고, 트랜지스터(Q2)의 콜렉터에 저항(R2)을 접속시키어 트랜지스터(Q1)의 베이스 및 다이오드(D1)에 저속시키며, 트랜지스터(Q2)의 베이스는 저항(R1)에 접속시키여 다이어드(D1) 및 제너다이오드(ZD1)에 저속시키고 트랜지스터(Q1)의 에미터는 부하측에 접속시키어 구성 시킨다.
미설명 부호 AC는 전원 단자인 것으로 작용효과를 설명하면 다음과 같다.
정전압회로 (1)에서 출력되어 트랜지스터(Q1,Q2)에 입력되는 입력전위(VIN)가 제너 다이오드(ZD1)의 제너전위(VZD1)보다 높게 인가되면(트랜지스터(Q2)의 에미터, 베이스간의 전위는 무시함)입력전위(VIN)에서 제너 다이어드(ZD1)의 제너전위 (VZD1)를 뺀 나머지 전위가 저항(R1)의 양단에 인가되어 제너다이오드(ZD1)쪽으로 전류가 흐르므로 트랜지스터(Q1)의 베이스에는 음전위가 인가되어 트랜지스터(Q2)는 도통되는 것이다.
따라서 트랜지스터(Q2)의 출력전위는 저항(R2)를 통하여 트랜지스터(Q1)의 베이스에 인가되므로 트랜지스터(Q1)는 도통 된다.
여기서 트랜지스터(Q1)의 베이스에 인가되는 전위는 (단 다이오드(D1)의 양단 전위는 무시함)입력전압(VIN)에서 저항(R1)의 양단 전압을 뺀제너다이오드(ZD1)의 제너 전위(VZD1)가 인가되므로 트랜지스터(Q1)의 에미터에서의 출력 전압은 제2도에서 처럼 일정한 제너 다이오드(ZD1)의 제너전위(VZD1)가 되어(단 여기서 트랜지스터 (Q1)의 에미터, 베이스 간의 전위는 무시함) 부하회로를 동작시키는 것이다.
그러나 입력전위(VIN)가 제너 다이오드(ZD1)의 제너 전위(VZD1)보다 낮으면 입력전위(VIN)는 제너다이오드(ZD1)의 양단에 모두 걸리므로 트랜지스터(Q1)의 에미터, 베이스 간에 전류가 흐르지 못하게 되어 트랜지스터(Q2)는 차단 되는 것이다. 따라서 트랜지스터(Q1)의 베이스에도 바이어스 전위가 인가되지 않으므로 트랜지스터 (Q1)는 차단되어 제2도에서 처럼 트랜지스터(Q1)의 출력전위는 없게 되는 것이다.
이상에서와 같이 본 고안은 공지의 정전압회로 에서의 출력전압이 일정 규정 전압인 제너 다이오드의 제너전위 보다 높으면 전압 판별 회로가 도통되어 부하회로에 일정 규정 전압인 제너 다이오드의 제너전위보다 낮으면 전압판별 회로가 차단 되어 부하 회로에 인가되는 전압을 차단 하므로 부하회로의 오동작을 방지하고, 부하회로의 소자를 보호 할 수 있는 것이다.

Claims (1)

  1. 공지의 정전압회로(1)의 출력측에 트랜지스터(Q2)의 에미터와 (Q1)의 콜렉터를 접속시키고, 트랜지스터(Q2)의 콜렉터는 저항(R2)에 접속하여 트랜지스터(Q1)의 베이스 및 다이오드(D1)에 접속시키며, 트랜지스터(Q2)의 베이스는 저항(R1)을 통하여 제너 다이오드(ZD1) 및 다이오드(D1)에 접속시키어 정전압회(1)로에서의 출력전압이 제너 다이오드(ZD1)의 제너전위(VZD1)보다 낮으면 트랜지스터(Q1,Q2)가 차단되게 구성 시킴을 특징으로 하는 정전압회로의 전압판별 회로.
KR2019820010108U 1982-12-16 1982-12-16 정전압 회로의 전압판별회로 KR840001276Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019820010108U KR840001276Y1 (ko) 1982-12-16 1982-12-16 정전압 회로의 전압판별회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019820010108U KR840001276Y1 (ko) 1982-12-16 1982-12-16 정전압 회로의 전압판별회로

Publications (1)

Publication Number Publication Date
KR840001276Y1 true KR840001276Y1 (ko) 1984-07-16

Family

ID=19227770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019820010108U KR840001276Y1 (ko) 1982-12-16 1982-12-16 정전압 회로의 전압판별회로

Country Status (1)

Country Link
KR (1) KR840001276Y1 (ko)

Similar Documents

Publication Publication Date Title
US5398025A (en) Input module
KR840001276Y1 (ko) 정전압 회로의 전압판별회로
US5548462A (en) Protective circuit
US7369392B2 (en) Circuit for preventing simultaneous on operations
JPH11113169A (ja) 半導体回路の保護装置
CN108736877B (zh) 驱动电路
KR100318365B1 (ko) 모터구동회로의 과전류보호회로
JP3713795B2 (ja) 制御装置の出力回路
JP3651143B2 (ja) 制御装置の出力回路
KR900009468Y1 (ko) 과부하시 전원 차단회로
KR100265668B1 (ko) 인버터 회로의 과전류 검출 회로
KR930001255Y1 (ko) 과전류 검출 및 보호회로
KR940007079B1 (ko) 스위칭 모드파워 서플라이의 보호회로
SU1619241A2 (ru) Стабилизатор посто нного напр жени
KR900008957Y1 (ko) 마이콤의 오동작 방지회로
KR870000653Y1 (ko) 2전원 회로의 과전압 보호장치
KR890000650Y1 (ko) 다출력 스위칭 전원장치의 과전류 차단회로
KR900005018Y1 (ko) 과전류 과전압 보호회로
KR0117401Y1 (ko) 전원보호용 회로
KR870001260B1 (ko) 기억장치의 정전시 보조 전원회로
SU1265746A1 (ru) Стабилизатор посто нного напр жени
KR100760854B1 (ko) 모터 보호 회로
KR910001694Y1 (ko) 다출력전원회로의 보호회로
SU1576896A2 (ru) Двухпол рный стабилизированный источник питани
SU1108418A2 (ru) Устройство дл защиты стабилизатора напр жени

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19821216

UA0201 Request for examination

Patent event date: 19821216

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19840619

O032 Opposition [utility model]: request for opposition
UO0301 Opposition

Comment text: Request for Opposition

Patent event code: UO03011R01D

Patent event date: 19840919

E701 Decision to grant or registration of patent right
O071 Decision to grant registration after opposition [utility model]: decision to grant registration
O131 Decision on opposition [utility model]
UE0701 Decision of registration

Patent event date: 19850115

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

UO0701 Decision to grant registration after opposition

Patent event code: UO07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19850115

UO1301 Decision on opposition

Comment text: Decision on Opposition

Patent event code: UO13011S01D

Patent event date: 19850115

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19850118

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19850118

UR1001 Payment of annual fee

Payment date: 19851230

Start annual number: 4

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19890126

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19900117

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 19910701

Year of fee payment: 8

UR1001 Payment of annual fee

Payment date: 19910701

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 19941008

Termination category: Default of registration fee