KR840000834A - 다중 처리 장치(multiprocessor system) - Google Patents
다중 처리 장치(multiprocessor system) Download PDFInfo
- Publication number
- KR840000834A KR840000834A KR1019820002624A KR820002624A KR840000834A KR 840000834 A KR840000834 A KR 840000834A KR 1019820002624 A KR1019820002624 A KR 1019820002624A KR 820002624 A KR820002624 A KR 820002624A KR 840000834 A KR840000834 A KR 840000834A
- Authority
- KR
- South Korea
- Prior art keywords
- interruption
- signal
- bus
- processing device
- data
- Prior art date
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 3
- 238000013500 data storage Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 1실시 예의 블록도.
Claims (7)
- 버스 요청 신호(bus request signal)를 발생하는 다수의 처리 장치(processor)와, 각 처리 장치에 각각 접속된 국부 버스(local buses)와 개입 중단 신호를 각각 발생하여 각 처리 장치에 의해 공통으로 제어되는 다수의 장치와, 각 장치(bevice)에 공통으로 접속된 공통 버스(commom bus)와 각 처리 장치에 의해 개입중단을 요청하는 다수의 처리 장치 중 하나의 처리 장치를 특정한 데스티네이숀 데이터(distination data)를 기억하는 데이터 기억 장치(data storing meang)와, 그 대응되는 처리 장치에 개입 중단 신호를 제공하는 데스티네이션 데이터에 의해 그 데스티네이숀에 대응하는 처리 장치를 확인하는 데이터 기억 장치에서 데스티네이션 데이터를 리이드 아우트하기 위하여 그 장치의 개입 중단 요청 신호에 응답하는 개입 중단 제어 장치와, 개입 중단 신호를 제공하는 처리 장치의 버스 요청 신호에 의해 공통 버스에 그 대응되는 처리 장치의 국부 버스를 접속하는 버스 선택 장치를 구성시킴을 특징으로 하는 다중 처리 장치(multiprocessor).
- 제1항에 있어서, 식별 번호(Identifying number)를 미리 각 장치에 배정하여 이 식별 번호를 서로간에 각각 다르게 하고, 각 장치에는 식별 번호에 의한 신호를 개입 중단 요청 신호로서 출력하는 장치를 가지며, 데이터 기억 장치에는 장치에 각 식별 번호에 대응하는 기억 영역(storage areas)을 구비하고, 또 식별 번호에 대응하는 장치의 데스티네이션 데이터를 기억 영역에 가하는 장치를 구성함을 특징으로 하는 다중 처리 장치.
- 제1항에 있어서, 개입 중단 제어 장치에는 장치(device means)에 개입 중단 허용 신호를 가하는 개입 중단 허용 신호 발생 장치를 가지며 각 장치에는 개입 중단 요청 신호를 출력하는 개입 중단 허용 신호 발생 장치의 개입 중단 신호에 응답하는 개입 중단 요청 신호 발생 장치를 구성함을 특징으로 하는 다중 처리 장치.
- 제3항에 있어서, 개입 중단 제어 장치에는 개입 중단 지시 신호를 발생하는 개입 중단 지시 신호 발생장치와, 데이터 기억 장치에서 리이드 아우트한 데스티네이션 데이터에 의한 데스티네이션 데이터의 개입중단 신호와 개입 중단 지시 신호 발생 장치의 개입 중단 지시 신호를 가하는 장치를 구성함을 특징으로 하는 다중 처리 장치.
- 제4항에 있어서, 데이터 기록 장치에서 데스티네이션 데이터의 존재 유부 확인에 응답하는 개입 중단 지시 신호 발생 장치에서 개입 중단 지시 신호를 발생하도록 하는 장치를 구성함을 특징으로 하는 다중 처리 장치.
- 제1항에 있어서, 버스 선택 장치에는 처리 장치의 버스 요청 신호에 의해 버스 선택 신호를 발생하는 버스 선택 신호 발생 장치와, 공통 버스에 그 대응되는 처리 장치의 국부 버스를 접속하는 버스 선택 신호 발생 장치의 버스 선택 신호에 응답하는 장치를 구비함을 특징으로 하는 다중 처리 장치.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR8202624A KR880002100B1 (ko) | 1982-06-12 | 1982-06-12 | 멀티프로세서 시스템(multiprocessor system) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR8202624A KR880002100B1 (ko) | 1982-06-12 | 1982-06-12 | 멀티프로세서 시스템(multiprocessor system) |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840000834A true KR840000834A (ko) | 1984-02-27 |
KR880002100B1 KR880002100B1 (ko) | 1988-10-15 |
Family
ID=19224901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8202624A KR880002100B1 (ko) | 1982-06-12 | 1982-06-12 | 멀티프로세서 시스템(multiprocessor system) |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR880002100B1 (ko) |
-
1982
- 1982-06-12 KR KR8202624A patent/KR880002100B1/ko active
Also Published As
Publication number | Publication date |
---|---|
KR880002100B1 (ko) | 1988-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
KR940012147A (ko) | 마이크로컴퓨터 시스템 | |
KR850003650A (ko) | 텔레텍스트류 신호 디코더 | |
KR880005511A (ko) | 멀티 프로세서 시스템 및 그것에 사용된 코 프로세서 | |
KR900008393A (ko) | 정보 처리시스템 및 시스템구성 확인방법 | |
KR910012962A (ko) | Dma제어기 | |
KR930022198A (ko) | 데이타 처리 장치 | |
KR890007173A (ko) | 애드레스 버스 제어장치 | |
CA1273123C (en) | VECTOR ACCESS CONTROL SYSTEM | |
JPS56123051A (en) | Data transfer system in master slave system | |
KR910001565A (ko) | 멀티프로세서 시스템 | |
KR870011540A (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
ES2064364T3 (es) | Sistema de control de la prioridad de acceso para memoria principal para un ordenador. | |
JPS57117059A (en) | Multiprocessor system | |
KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
KR840000834A (ko) | 다중 처리 장치(multiprocessor system) | |
ES457007A1 (es) | Un sistema de elaboracion de datos. | |
MX171149B (es) | Aparato y metodo substitucion de un cuadro de pagina en un sistema de procesamiento de datos que tiene un direccionamiento de memoria virtual | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
JPS55108027A (en) | Processor system | |
JPS573158A (en) | Discrimination system for package unit storage device | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
JPS5779555A (en) | Advanced control system for instruction | |
JPS5740790A (en) | Storage control system | |
JPS57105036A (en) | Register means access system |