KR830006763A - Virtual memory control method - Google Patents

Virtual memory control method Download PDF

Info

Publication number
KR830006763A
KR830006763A KR1019810002843A KR810002843A KR830006763A KR 830006763 A KR830006763 A KR 830006763A KR 1019810002843 A KR1019810002843 A KR 1019810002843A KR 810002843 A KR810002843 A KR 810002843A KR 830006763 A KR830006763 A KR 830006763A
Authority
KR
South Korea
Prior art keywords
address
conversion
address space
main memory
processing program
Prior art date
Application number
KR1019810002843A
Other languages
Korean (ko)
Other versions
KR860000792B1 (en
Inventor
야스히로 이시이
Original Assignee
미다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR830006763A publication Critical patent/KR830006763A/en
Application granted granted Critical
Publication of KR860000792B1 publication Critical patent/KR860000792B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음No content

Description

가상 기억 제어장치Virtual memory controller

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 복수의 어드레스공간을 갖는 메모리의 어드레싱의 일례를 나타낸 도면.1 shows an example of addressing of a memory having a plurality of address spaces.

제2도는 복수의 어드레스공간에 있어서의 프로그램의 논리어드레스 할당도.2 is a logical address allocation diagram of a program in a plurality of address spaces.

제3도는 본원 발명의 일실시예를 나타낸 어드레스확장회로의 블록도.3 is a block diagram of an address expansion circuit showing an embodiment of the present invention.

제4도는 본원 발명의 일실시예에 있어서의 어드레스변환회로의 내부 변환테이블의 일례를 나타낸 도면.4 is a diagram showing an example of an internal conversion table of the address conversion circuit in one embodiment of the present invention.

제5도는 복수의 어드레스공간에 있어서의 프로그램의 실어드레스 할당도.5 is a real address allocation diagram of a program in a plurality of address spaces.

제6도는 본원 발명의 다른 실시예를 나타낸 어드레스확장회로의 블록도.6 is a block diagram of an address expansion circuit showing another embodiment of the present invention.

제7도는 다른 실시예에 있어서의 변환용 메모리 내용의 일례를 나타낸 도면.FIG. 7 is a diagram showing an example of the contents of a conversion memory in another embodiment. FIG.

Claims (3)

도면에 표시하고 본문에 상술한 바와 같이 복수의 어드레스공간을 갖는 가상기억방식의 전자계산기에 있어서, 베이스로 되는 어드레스공간의 특정영역에 모든 어드레스공간의 처리프로그램을 관리하는 관리프로그램이나 할입처리프로그램을 격남하고, 다른 어드레스고어간에는 처리프로그램만을 격납하며, 주메모리에는 베이스로 되는 어드레스공간의 전영역과 다른 어드레스공간의 처리프로그램을 할당하고, 처리장치에서 출력되는 어드레스공간을 지정하는 코오드와 논리어드레스에서, 각 어드레스공간의 처리프로그램영역이 저정되었을 경우는 주메모리의 각 어드레스공간의 처리프로그램영역이 할당되어 있는 실어드레스에의 어드레스변환을 하며, 각 어드레스공간의 특정영역이 지정되었을 경우는 주메모리의 베이스로 되는 어드레스공간의 특정영역이 할당되어 있는 실어드레스에의 어드레스변환을 하는 것을 특징으로 하는 가상기억제어방식.As shown in the figure and described above in the text, a virtual memory type electronic calculator having a plurality of address spaces includes a management program or an allocation processing program for managing processing programs of all address spaces in a specific area of an address space as a base. In the code and logical addresses that store only the processing program between different address gourds, the main memory allocates the processing program in the address space different from the entire area of the base address space, and designates the address space output from the processing apparatus. When the processing program area of each address space is stored, address conversion is performed to the real address to which the processing program area of each address space is allocated. When a specific area of each address space is designated, the main memory of the main memory is designated. Base address space The virtual memory control method, characterized in that address conversion is performed to a real address to which a specific area of the memory is allocated. 복수의 어드레스공간을 갖는 가산기억방식의 전자계산기에 있어서, 베이스로 되는 어드레스공간의 특정영역에 모든 어드레스공간의 특정영역에 모든 어드레스공간의 처리프로그램을 관리하는 관리프로그램이나 할입처리프로그램을 격남하여, 주메모리에는 베이스로 되는 어드레스공간의 전영역과 다른 어드레스공간의 처리프로그램 영역을 할당하여, 변환코오드와 주메모리의 실어드레스의 일부를 대응시킨 변환테이블과, 증수부와 논리어드레스의 일부에서 주메모리의 실어드레스의 일부를 생성하는 레지스터와, 상기 변환테이블에 의한 어드레스변환이 성공했을 때 변환테이블의 출력을, 변환테이블에 의한 어드레스변환이 실패했을때, 상기 레지스터의 출력을 선택하는 절환회로를 설치하고, 처리장치에서 출력되는 어드레스공간을 지정하는 코오드와 논리어드레스의 일부에서 변환코오드를 작성하며, 각어드레스공간의 처리프로그램영역이 지정되었을 경우는 상기 변환ㄹ코오드에 의해 상기 변환테이블을 색인(索引)함으로써 주메모리의 실어드레스의 일붕 어드레스변환이 성공하며, 절환회로에 의해 변환테이블의 출력을 선택하고, 이 변환테이블의 출력과 논리어드레스의 잔부(殘部)에서 주메모리의 각 어드레스공간의 처리프로그램 영역이 할당되어 있는 실어드레스를 생성하며, 각 어드레스 공간의 특정영역이 지정되었을 경우는 변환코오드의 변환 테이블에 의한 어드레스변환이 실패로 되며, 절환회로에 의해 레지스터의 출력을 선택하고, 이 레지스터의 출력과 논리어드레스으 잔부에서 주메모리의 베이스로 되는 어드레스공간의 특정영역이 할당되어 있는 실어드레스를 생성하는 것을 특징으로 하는 가상기억 제어방식.In the addition memory type electronic calculator having a plurality of address spaces, a management program or an assignment processing program for managing a processing program of all address spaces in a specific area of all address spaces in a specific area of an address space as a base, In the main memory, a conversion table in which all areas of the base address space and processing program areas of different address spaces are allocated, and a conversion code and a part of the real addresses of the main memory are associated with each other; A register for generating a part of the real address of the conversion table, and a switching circuit for selecting the output of the conversion table when the address conversion by the conversion table succeeds and the output of the register when the address conversion by the conversion table fails. To specify the address space output from the processing unit. When the conversion code is created from a part of the code and the logical address, and the processing program area of each address space is designated, the conversion code indexes the conversion table to convert the first address of the real address of the main memory. Successively, the switching circuit selects the output of the conversion table, and from the output of this conversion table and the remainder of the logical address, generates a real address to which a processing program area of each address space of the main memory is allocated. If a specific area of the address space is designated, the address conversion by the conversion code conversion table fails. The output of the register is selected by the switching circuit, and the output of this register and the remainder of the logical address are retained from the remainder of the main memory. Create a real address to which a specific area of the address space is allocated. Virtual storage control method, characterized in that. 복수의 어드레스공간을 가저는 가상기억방식을 전자계산기에 있어서, 베이스로 되는 어드레스공간의 특정영역에 모든 어드레스공간의 처리프로그램을 관리하는 관리프로그램이나 할입처리프로그램을 격납하고, 다른 어드레스공간에는 처리프로그램만을 격납하며, 주메모리에는 베이스로 되는 어드레스공간의 전영역과 다른 어드레스 공간의 처리프로그램 영역을 할당하여, 변환코오드와 주메모리의 실어드레스의 일부를 대응시킨 변환테이블을 설치하고, 처리장치에서 출력되는 어드레스공간을 지정하는 코오드와 논리어드레스의 일부에서 변환코오드를 자거성하며, 각 어드레스공간의 처리프로그램 영역이 저정되었을 경우는 변환코오드에 의해 변환테잉블을 색인함으로써, 주메모리의 실어드레스의 일부에 어드레스변환하고, 이 실어드레스의 일부와 논리어드레스의 잔부에서 주메모리의 각 어드레스공간의 처리프로그램 영역이 할당되어 있는 실어드레스를 생성하며, 각 어드레스공간의 특정영역이 지정되었을 경우는 변환테이블을 색인함으로써 주메모리의 베이스로 되는 ㅓ어드레스공간의 특정영역이 할당되어 있는 실어드레스의 일부에 어드레스변환하여, 이 실어드레스의 일부와 논리어드레스의 잔부에서 주메모리의 실어드레스를 생성하는 것을 특징으로 하는 가상기의 제어방식.In a virtual memory computing system having a plurality of address spaces, a management program or an allocation processing program for managing the processing programs of all the address spaces is stored in a specific area of the base address space, and the processing programs are stored in other address spaces. Only the main memory is allocated, and the main memory allocates a processing program area of a different address space from that of the base address space, and installs a conversion table in which a conversion code and a part of the real address of the main memory are associated with each other. The conversion code is autonomously formed in a part of a code and a logical address that designate an address space to be used, and when the processing program area of each address space is stored, the conversion table is indexed by the conversion code, so that a part of the actual address of the main memory Address conversion to the address Partial and logical address remainders generate real addresses to which processing program areas of each address space in main memory are allocated. When a specific area of each address space is designated, indexing the conversion table serves as a base of main memory. A control method of a virtual machine, characterized in that address conversion is performed on a part of a real address to which a specific area of an address space is allocated, and a real address real address is generated from a part of the real address and the remainder of the logical address. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019810002843A 1980-11-12 1981-08-05 Virtual memory control method KR860000792B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP55158313A JPS6034139B2 (en) 1980-11-12 1980-11-12 virtual storage controller
JP80-158313 1980-11-12
JP158313 1980-11-12

Publications (2)

Publication Number Publication Date
KR830006763A true KR830006763A (en) 1983-10-06
KR860000792B1 KR860000792B1 (en) 1986-06-25

Family

ID=15668895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810002843A KR860000792B1 (en) 1980-11-12 1981-08-05 Virtual memory control method

Country Status (2)

Country Link
JP (1) JPS6034139B2 (en)
KR (1) KR860000792B1 (en)

Also Published As

Publication number Publication date
JPS5782268A (en) 1982-05-22
KR860000792B1 (en) 1986-06-25
JPS6034139B2 (en) 1985-08-07

Similar Documents

Publication Publication Date Title
CA1236588A (en) Dynamically allocated local/global storage system
Liptay Structural aspects of the System/360 Model 85, II: The cache
ES459518A1 (en) Plural virtual address space processing system
WO1998043168A1 (en) Address mapping for system memory
KR870011524A (en) Stack Frame Cache on Microprocessor Chips
KR830009518A (en) Data Processing System for Parallel Processing
KR960018907A (en) Apparatus and Method for Efficiently Sharing Virtual Storage Conversions
ES443078A1 (en) Data processing system for converting from logical addresses to physical addresses
KR960700477A (en) Ranking-based address assignment in a modular system
KR890016467A (en) Information processing apparatus and mapping switching method that can operate with direct mapping method and bank mapping method
KR830006763A (en) Virtual memory control method
JPS63132355A (en) Memory controller
CN113031854A (en) One-time programmable memory device and fault-tolerant method thereof
GB1348171A (en) Status marking of variables
JPH04344549A (en) Page allocation method in computer system
JPS54146932A (en) Address converter
KR970016947A (en) Register control unit
KR100207335B1 (en) Microcomputer and address generation method
JPH02171831A (en) Data access system for compiler
JPH0517583B2 (en)
JPH01140342A (en) Virtual computer system
JPH01120637A (en) Virtual computer system
JPS5841585B2 (en) Replacement method
JPH04349548A (en) Address converting system
JPS6261133A (en) Memory access control device