KR830001981B1

KR830001981B1 - Power amplification circuit

Info

Publication number: KR830001981B1
Application number: KR1019800001472A
Authority: KR
Inventors: 히로미 구사가베; 마사히데 나구모
Original assignee: 도오꾜오 시바우라덴기 가부시기 가이샤; 이와다 가즈오
Priority date: 1980-04-09
Filing date: 1980-04-09
Publication date: 1983-09-29
Also published as: KR830003970A

Abstract

내용 없음.No content.

Description

Power amplification circuit

제1도는 본 발명에 의한 전력 증폭회로의 한 실시예를 나타내는 회로도.1 is a circuit diagram showing one embodiment of a power amplifier circuit according to the present invention.

제2도는 동 실시예의 동작을 설명하기 위한 특성도.2 is a characteristic diagram for explaining the operation of the embodiment.

제3도는 본 발명의 제2의 실시예를 나타내는 회로 구성도.3 is a circuit diagram showing a second embodiment of the present invention.

제4(a)도-제4(b)도는 각각 제3도에 나타내는 회로의 동작을 설명하기 위한 파형도.4 (a) to 4 (b) are waveform diagrams for explaining the operation of the circuit shown in FIG. 3, respectively.

제5도는 본 발명의 제3의 실시예를 나타내는 회로 구성도이다.5 is a circuit diagram showing a third embodiment of the present invention.

본 발명은 전력 증폭 회로의 개량에 관한 것이다.The present invention relates to an improvement of a power amplification circuit.

주지된 바와같이, 출력단에 트랜지스터를 사용한 저전원 전압용의 전력 증폭회로에 있어서, 비교적 대전력 출력이 요구되는 경우에, 그 출력 진폭은 출력용 트랜지스터의 베이스-에미터간 전압 V_BE나 콜렉터-에미터간 포화전압V_CE(SAT)등에 의해서 제한된다. 그리고 출력전력은 부하저항을 일정하게 했을때 출력진폭의 2승에 비례함으로, 특히 저전원 전압을 사용한 전력 증폭회로 에서는 상기 출력용 트랜지스터의 V_BE나 V_CE(SAT)의 영향이 크고, 충분한 대전력 출력을 얻을 수 없다는 문제가 있었다.As is well known, in a power amplification circuit for a low power supply voltage using a transistor at the output stage, when a relatively large power output is required, the output amplitude is the base V-emitter voltage V _BE or the collector-emitter of the output transistor. Limited by saturation voltage V _CE (SAT). In addition, the output power is proportional to the square of the output amplitude when the load resistance is constant. In particular, in the power amplification circuit using a low power supply voltage, the V _BE or V _CE (SAT) of the output transistor is large, and the sufficient large power is sufficient. There was a problem that I could not get the output.

이 때문에 종래에서는 상기의 문제점을 해결하기 위하여 출력 트랜스를 사용하기도 하고 부우트 스트랩(boot strap)회로를 사용하고 있었다. 그러나 출력 트랜스를 사용하면 고가격화 및 왜(歪)의 증가를 초래함과 동시에 점유면적이 증대하는 등의 불편이 있었다. 또, 부우트 스트랩회로를 사용하면 부우트 스트랩용의 대용량 전해 콘덴서가 필요하고 역시 고가격화나 점유면적의 증대를 초래함과 동시에, 예를들면 1.5V정도의 저전원 전압으로는 부우트 스트랩회로에 대한 직류적인 바이어스(bias)가 곤란해지는 결점이 있었다.For this reason, conventionally, an output transformer was used and a boot strap circuit was used to solve the above problem. However, the use of the output transformer has caused inconvenience such as high price and increase of distortion, and increased occupancy area. In addition, the use of the bootstrap circuit requires a large capacity electrolytic capacitor for the bootstrap, which also leads to high cost and an increase in the occupied area, and to the bootstrap circuit, for example, at a low power supply voltage of about 1.5V. There was a drawback that the direct current bias was difficult.

그리고 특히 AB급 증폭을 하는 전력증폭 회로는 출력용 트랜지스터의 아이들(idle) 전류가 중요하지만 저전원 전압용의 전력증폭 회로에 있어서 크로스 오우버 변화를 제거하기 위한 아이들 전류의 설정이 곤란하고 실용화하기 힘드는 등 여러가지의 문제가 있었다.In particular, in the power amplifier circuit for the AB class amplification, the idle current of the output transistor is important, but in the power amplifier circuit for the low power supply voltage, it is difficult to set the idle current to remove the crossover change and it is difficult to be practical. There were various problems.

본 발명은 상기의 사정을 고려하여 연구된 것으로서, 필요없는 소비전력을 절약하고 저전원 전압으로 안정하고 확실히 동작시킬 수 있는 극히 양호한 전력 증폭회로를 제공하는 것을 목적으로 한다.The present invention has been studied in view of the above circumstances, and an object thereof is to provide an extremely good power amplification circuit capable of saving unnecessary power consumption and stably and reliably operating at a low power supply voltage.

이하 본 발명의 한 실시예를 참조하여 상세히 설명한다.Hereinafter will be described in detail with reference to an embodiment of the present invention.

제1도에 있어서(11)은 피전력 증폭신호의 신호원이고, 그 출력의 일단은 콘덴서 C₁을 개재하여 PNP형의 트랜지스터 Q₁의 베이스에 접속되어 있다. 이 트랜지스터 Q₁의 에미터는 다른 PNP형의 트랜지스터 Q₂와 에미터 접속되어 있고, 또 각 트랜지스터 Q₁, Q₂의 콜렉터는 각각 저항 R₁, R₂를 개재하여 신호원(11)출력의 타단에 접속되어 있다. 또 상기 트랜지스터 Q₁의 에미터와 트랜지스터 Q₂의 에미터와의 접속점은 PNP형의 트랜지스터 Q₃의 콜렉터에 접속되어 있다. 이 트랜지스터 Q₃의 에미터는 직류전원(12)의 정 전원에 접속되고, 베이스는 PNP형의 트랜지스터 Q₄의 베이스에 아속되어 있다. 또, 상기 트랜지스터 Q₄의 베이스에 아속되어 있다. 또, 상기 트랜지스터 Q₄의 에미터는 직류전원(12)의 정 전원에 접속됨과 동시에 저항 R₃, R₄을 직렬로 개재하여 신호원(11) 출력의 타단에 접속되어 있다. 이 저항 R₃, R₄의 접속점은 저항 R₅를 개재하여 상기 콘덴서 C₁과 트랜지스터 Q₁의 베이스의 접속점에 접속되어 있다. 또, 상기 트랜지스터 Q₄의 콜렉터는 이 트랜지스터 Q₄의 베이스에 접속됨과 동시에 저항 R₆을 개재하여 신호원(11) 출력의 타단에 접속되어 있다.In Fig. 1, reference numeral 11 denotes a signal source of the power amplified signal, and one end of the output thereof is connected to the base of the transistor Q ₁ of the PNP type via the capacitor C ₁ . And the transistor Q is _one emitter connected emitter transistor Q ₂ and the emitter of another PNP type, and the transistors Q _1, the collector of Q ₂ are each resistor R _1, R ₂ to a signal source 11, the other end of the output through the Is connected to. The connection point between the emitter of transistor Q _{1 and} the emitter of transistor Q ₂ is connected to the collector of transistor Q ₃ of the PNP type. Is connected to the positive power to the emitter of the direct current power source 12 of the transistor Q _3, a base is a subgenus of the PNP transistor Q ₄ base. Further, the subgenus to the base of the transistor Q _4. The emitter of the transistor Q ₄ is connected to the positive power supply of the DC power supply 12 and connected to the other end of the output of the signal source 11 via the resistors R ₃ and R ₄ in series. The connection point of the resistors R _3, R ₄ is through a resistor R ₅ is connected to the capacitor C ₁ and the node between the base of the transistor Q _1. In addition, the collector of the transistor Q ₄ is connected to the other terminal of the signal source 11 outputs via a resistor R ₆ at the same time as access to the base of the transistor Q _4.

그리고 상기 트랜지스터 Q₁내지 Q₄, 저항 R₁내지 R₆및 콘덴서 C₁으로 구성된 회로가 전력 증폭회로의 전치 증폭회로(13)를 구성한다.The circuit consisting of the transistors Q ₁ to Q ₄ , the resistors R ₁ to R _6, and the capacitor C ₁ constitute the preamplification circuit 13 of the power amplification circuit.

또, 상기 트랜지스터 Q₂의 콜렉터와 저항 R₂와의 접속점은 NPN형의 트랜지스터 Q₅의 베이스에 접속되어 있다. 이 트랜지스터 Q₅의 에미터는 신호원(11)의 출력타단에 접속되고, 콜렉터는 PNP형의 트랜지스터 Q₆의 콜렉터에 접속되어 있다. 또, 상기 트랜지스터 Q₆의 에미터는 저항 R₇을 개재하여 직류전원(12)의 정 전원에 접속되고, 베이스는 트랜지스터 Q₆의 콜렉터에 접속됨과 동시에 출력용 PNP형 트랜지스터 Q₇의 베이스에 접속되어 있다.The connection point between the collector of transistor Q ₂ and resistor R ₂ is connected to the base of NPN transistor Q ₅ . The emitter of this transistor Q ₅ is connected to the other end of the output of the signal source 11, and the collector is connected to the collector of the transistor Q ₆ of the PNP type. The emitter of the transistor Q ₆ is connected to the positive power supply of the DC power supply 12 via the resistor R ₇ , and the base is connected to the collector of the transistor Q ₆ and to the base of the output PNP transistor Q ₇ . .

그리고 상기 트랜지스터 Q₅, Q₆및 저항 R₇로 구성되는 회로가 출력용의 트랜지스터 Q₇의 드라이브(drive)회로(14)를 구성하는 것이다.The circuit composed of the transistors Q ₅ , Q ₆ and the resistor R ₇ constitutes the drive circuit 14 of the transistor Q ₇ for output.

또, 상기 전치증폭회로(13)의 트랜지스터 Q₁의 콜렉터와 저항 R₁과의 접속점은 출력용의 NPN형의 트랜지스터 Q₈의 베이스에 접속되어 있다. 이 트랜지스터 Q₈의 에미터는 신호원(11)의 출력타단과 접속되고, 콜렉터는 상기 트랜지스터 Q₇의 콜렉터에 접속되어 있다. 또, 트랜지스터 Q₇의 에미터는 직류전원(12)의 정 전원에 접속되어 있다. 그리고, 트랜지스터 Q₂의 베이스에 접속됨과 동시에 콘덴서 C₂및 부하로서 스피이커(15)를 개재하여 신호원(11)의 출력타단에 접속되어 있다.The connection point between the collector of transistor Q ₁ and the resistor R ₁ of the preamplifier circuit 13 is connected to the base of the NPN transistor Q ₈ for output. The emitter of this transistor Q ₈ is connected to the other end of the output of the signal source 11, and the collector is connected to the collector of the transistor Q ₇ . In addition, the emitter of the transistor Q ₇ is connected to the constant power supply of the DC power supply 12. The capacitor Q ₂ is connected to the base of the transistor Q ₂ and connected to the other end of the signal source 11 via the speaker 15 as the capacitor C ₂ and the load.

또, 상기 트랜지스터 Q₂의 베이스와 저항 R₈와의 접속점은 저항 R₉및 콘덴서 C₃를 직렬로 개재하여 신호원(11)의 출력 타단에 접속되어 있다.The connection point between the base of the transistor Q ₂ and the resistor R ₈ is connected to the other end of the signal source 11 via a resistor R ₉ and a capacitor C ₃ in series.

그리고 상기 트랜지스터 Q₇, Q₈로 구성된 회로가 전력 증폭회로의 증폭회로(16)을 구성한다.The circuit composed of the transistors Q ₇ and Q ₈ constitutes the amplifier circuit 16 of the power amplifier circuit.

또, 상기 트랜지스터 Q₇, Q₈의 각 베이스는 PNP형의 트랜지스터 Q₉, Q₁₀의 각 베이스에 각각 접속되어 있다. 이 트랜지스터 Q₉의 에미터는 직류 전원(12)의 정 전원에 접속되고, 트랜지스터 Q₁₀의 콜렉터는 신호원(11)의 출력단에 접속되어 있다. 또, 트랜지스터 Q₉의 콜렉터와 트랜지스터 Q₁₀의 에미터와는 서로 접속되어 있다.The bases of the transistors Q ₇ and Q ₈ are connected to the bases of the PNP transistors Q ₉ and Q ₁₀ , respectively. The emitter of this transistor Q ₉ is connected to the constant power supply of the DC power supply 12, and the collector of the transistor Q ₁₀ is connected to the output terminal of the signal source 11. As shown in FIG. The collector of transistor Q _{9 and} the emitter of transistor Q ₁₀ are connected to each other.

그리고 상기 트랜지스터 Q₉가 트랜지스터 Q₇의 동작전류를 검출하는 검출회로(17)를 구성하는 것이다.The transistor Q ₉ forms a detection circuit 17 for detecting the operating current of the transistor Q ₇ .

또, 상기 트랜지스터 Q₉의 콜렉터와 트랜지스터 Q₁₀의 에미터와의 접속점은 NPN형의 트랜지스터 Q₁₁의 베이스에 접속되어 있다. 이 트랜지스터 Q₁₁의 콜렉터는 상기 전치증폭회로(13)의 트랜지스터Q₁, Q₂의 에미터 공통 접속점과 트랜지스터 Q₃의 콜렉터와의 접속점에 접속되고 에미터는 다른 PNP형의 트랜지스터 Q₁₂의 에미터에 접속되어 있다. 또, 상기 트랜지스터 Q₁₂의 베이스 및 콜렉터는 다같이 신호원(11)의 출력단에 접속되어 있다.The connection point between the collector of transistor Q _{9 and} the emitter of transistor Q ₁₀ is connected to the base of NPN transistor Q ₁₁ . The collector of this transistor Q ₁₁ is connected to the connection point between the emitter common connection point of transistors Q ₁ and Q ₂ of the preamplifier circuit 13 and the collector of transistor Q ₃ , and the emitter is an emitter of transistor Q ₁₂ of another PNP type. Is connected to. In addition, the base and the collector of the transistor Q ₁₂ are all connected to the output terminal of the signal source 11.

그리고 상기 트랜지스터 Q₁₁, Q₁₂로 구성되는 회로가 전기한 출력회로(16)의 트랜지스터 Q₇, Q₈의 동작전류 I_U, I_L에 대하여 약

로 하는 전류 I_F를 생성하고 이 전류 I_F를 상기 전치증폭회로(13)에 귀환(歸還)시켜 거의 일정하게 유지케 하는 연산 귀환회로(18)를 구성한다.And about the operating currents I _U and I _L of the transistors Q ₇ and Q ₈ of the output circuit 16 to which the circuit constituted by the transistors Q ₁₁ and Q ₁₂ is electrical.

It generates a current I _F which is to return (歸還) in which the pre-amplifier a current I _F circuit 13 constitute a feedback operation circuit 18, which remains substantially constant Ke.

또, 상기 직류전원(12)의 부 전원은 신호원(11)의 출력 타단과 접속되어 있다.The negative power supply of the DC power supply 12 is connected to the other end of the output of the signal source 11.

상기와 같은 구성으로 된 전력 증폭회로에 있어서 그 동작을 설명하면, 즉 신호원(11)에서 예를들면 접지전위를 기준으로 하여 정(正)의 반사이클 및 부(負)의 반 사이클을 교대로 반복하는 정현파 형태상의 피전력증폭 신호가 출력되었다고 가정한다. 그러면 이 피전력 증폭신호는 전치증폭회로(13)의 트랜지스터 Q₁에 공급된다. 여기에서 트랜지스터 Q₁, Q₂는 에미터 공통이기 때문에 차동 증폭기로서 작동하여, 그 각 콜렉터로 부터는 상기 피전력 증폭신호의 부의 반 사이클 및 정의 반 사이클이 각각 증폭되어 출력회로(16)의 트랜지스터 Q₈및 드라이브 회로(14)의 트랜지스터 Q₅에 출력된다. 그렇게 되면, 트랜지스터 Q₅의 콜렉터에는 상기 트랜지스터 Q₂의 콜렉터 출력에 적절한 전류, 즉 상기 전력 증폭신호의 정의 반 사이클에 대응한 증폭전류가 출력된다. 그리고, 이 트랜지스터 Q₅의 콜렉터 전류는 트랜지스터 Q₆를 개재하여 트랜지스터 Q₇를 드라이브한다. 이 때문에 출력회로(16)를 구성하는 트랜지스터 Q₇, Q₈의 콜렉터에는 상기 피전역 증폭신호의 정의 반 사이클 및 부의 반 사이클에 대응한 증폭전류가 흘러 스피이커(15)를 구동케 한다. 즉, 출력회로(16 )은 피전력 증폭신호의 정 및 부의 반 사이클을 각각 증폭하는 푸시풀 회로의 구성으로 되어 있다.In the power amplifier circuit having the above configuration, the operation thereof will be described, that is, the positive and negative half cycles of the signal source 11 are alternated based on, for example, the ground potential. It is assumed that the power amplified signal in the form of a sine wave is repeated. This power amplified signal is then supplied to the transistor Q ₁ of the preamplifier circuit 13. Here, since the transistors Q ₁ and Q ₂ are common to the emitter, they operate as differential amplifiers, and the negative half cycle and the positive half cycle of the amplified signal are amplified from the respective collectors so that the transistor Q of the output circuit 16 is amplified. ₈ and a transistor Q ₅ of the drive circuit 14. In this case, a current suitable for the collector output of the transistor Q ₂ , that is, an amplification current corresponding to a positive half cycle of the power amplification signal is output to the collector of the transistor Q ₅ . Then, the collector current of the transistor Q ₅ is via the transistor Q ₆ to drive the transistor Q _7. For this reason, the amplification current corresponding to the positive half cycle and the negative half cycle of the above-mentioned amplified signal flows to the collector of the transistors Q ₇ and Q ₈ constituting the output circuit 16 to drive the speaker 15. In other words, the output circuit 16 has a configuration of a push-pull circuit that amplifies the positive and negative half cycles of the power amplified signal, respectively.

이때, 트랜지스터 Q₇, Q₈의 출력중에 전류전압분은 저항 R₈을 개재하여 트랜지스터 Q₂의 베이스에 부귀환된다. 그리고, 저항 R₃와 R₄의 저항치를 같게하여 트랜지스터의 베이스 전위를 1/2 Vcc[Vcc는 직류전원(12)의 출력전압]로 해놓으면, 상기 부귀환되는 직류전압도 약 1/2 Vcc가 된다.At this time, the current voltage portion of the outputs of the transistors Q ₇ and Q ₈ is negatively fed back to the base of the transistor Q ₂ via the resistor R ₈ . If the base potential of the transistor is set to 1/2 Vcc (where Vcc is the output voltage of the DC power supply 12) by making the resistances of the resistors R ₃ and R ₄ equal, the negative feedback DC voltage is also about 1/2 Vcc. Becomes

여기에서 상기 출력회로(16)의 트랜지스터 Q₇의 동작전류는 검출회로(17)의 트랜지스터 Q₉의 베이스에 공급된다. 그리고 트랜지스터 Q 의 동작전류는 트랜지스터₇Q₉에 의해 검출되고 있다. 즉, 트랜지스터 Q₇과 Q₉와는 전류미러(mirror) 회로를 구성하고 있고, 여기서 트랜지스터 Q₇과 Q₉의 에미터 면적비를 N : 1로 한다면 트랜지스터 Q₉의 콜렉터 전류 Ic₉는 트랜지스터 Q₇의 콜렉터 전류 Ic₇에 대하여

의 관계로 나타낼 수가 있다.Here, the operating current of the transistor Q ₇ of the output circuit 16 is supplied to the base of the transistor Q ₉ of the detection circuit 17. The operating current of the transistor Q is detected by the transistor ₇ Q ₉ . That is, the transistor Q ₇ to Q ₉ than constitutes a current mirror (mirror) circuit, where the transistor Q ₇ and the emitter area ratio of the Q ₉ N: if 1 of the transistor Q ₉ the collector current Ic ₉ is the transistor Q ₇ About collector current Ic ₇

Can be expressed as

여기서 제1도의 A점(트랜지스터 Q₁₁의 베이스)의 전위를 생각하면, 이 전위는 트랜지스터 Q₂, Q₁₀의 베이스 에미터간 전위 V_BE8, V_BE10의 합 또는 트랜지스터 Q₁₁, Q₁₂와의 에미터 면적비를 M : 1, 트랜지스터 Q₈의 콜렉터 전류를 I_L, NPN형의 트랜지스터 Q₁₁의 포화전류를 I_SN으로 하면 트랜지스터 Q₈의 베이스 에미터간 전위 V_BE8은 다음의 식이 된다.Here, considering the potential of the (base of the transistor Q ₁₁₎ a first-degree point A, the emitter with a potential of the transistor Q _2, Q ₁₀ base emitter potential V _BE8, V _BE10 sum or the transistors Q _11, Q ₁₂ of the emitter If the area ratio is M: 1, the collector current of transistor Q ₈ is I _L , and the saturation current of transistor Q ₁₁ of NPN type is I _SN , the potential V _BE8 between base emitters of transistor Q ₈ is given by the following equation.

……(1)

… … (One)

단, K : 볼쯔만의 상수 T : 절대온도 q : 전자의 전하Where K is the Boltzmann constant T is the absolute temperature q is the charge of the electron

또, 트랜지스터 Q₇의 동작전류를 I_U, PNP형의 트랜지스터 Q₁₀의 포화전류를 I_SP로 하면, 트랜지스터 Q₁₀의 베이스 에미터간전위 V_BE10은 다음과 같다.When the operating current of transistor Q ₇ is I _U and the saturation current of transistor Q ₁₀ of PNP type is I _SP , the base emitter potential V _BE10 of transistor Q ₁₀ is as follows.

……(2)

… … (2)

따라서, 상기 A 점의 전위는 (1)+(2)에서Therefore, the potential of the A point is (1) + (2)

……(3)

… … (3)

한편 트랜지스터 Q₁₁, Q₁₂를 흐르는 전류를 I₇로 하면, 트랜지스터 Q₁₁, Q₁₂의 베이스 에미터간 전위 V_BE11, V_BE12는 다음과 같은 식이 된다.The transistor Q _11, when the current through Q ₁₂ I to _7, transistor Q _11, the base emitter voltage of Q ₁₂ V _BE11, V _BE12 is the expression as follows.

……(4)

… … (4)

……(5)

… … (5)

따라서 상기 A점의 전위는 (4)+(5) 에서Therefore, the potential at point A is (4) + (5)

……(6)

… … (6)

그리고 상기(3)식과 (6)식은 동일함으로,

가 되고, I_LI_U=MNI_F ² (3) and (6) are the same,

I _L I _U = MNI _F ²

∴

……(7)∴

… … (7)

또, 상기 I_F는 상기한 전치증폭회로(13)의 트랜지스터 Q₃의 콜렉터에 귀환되기 때문에Since I _F is fed back to the collector of transistor Q ₃ of the preamplifier circuit 13 described above,

……(8)

… … (8)

t1t1

로 주어지는 약 일정치가 되고, 출력용의 트랜지스터 Q₇, Q₈의 동작전류의 곱I_U×I_L는 대략 일정하게 유지된다.Is approximately a predetermined value, output of the transistor Q _7, Q ₈ of the operating current of the product I × I _U _L is kept substantially constant, given by.

또, 무신호시에는 I_L≒I_U이기 때문에 트랜지스터 Q₇, Q₈의 아이들전류 Ic idle는 Ic idle =

로 정해지게 된다. 그리고 상기 피전력증폭신호의 예를들면 부의반 사이클로 트랜지스터 Q₇의 전류 I_U가 감소하면 트랜지스터 Q₈의 전류 I_L는 증가하여 정의반 사이클에서는 상기 I_U의 증가와 더불어 I_L가 감소하여 결국 제2도에서 보는 바와 같은 특성이 얻어지고, AB급 푸시풀 동작을 하게된다. 또, 제2도에서 횡축은 출력전압 V를 표시하는 것이다.Since I _L 무 I _{U at} no signal, the idle current Ic idle of transistors Q ₇ and Q ₈ is Ic idle =

It is determined by. For example, when the current I _U of the transistor Q ₇ decreases due to an inverse half cycle, the current I _L of the transistor Q ₈ increases, and the I _L decreases with the increase of the I _U in the positive cycle. As shown in Fig. 2, the characteristics are obtained, and a class AB push-pull operation is performed. In Fig. 2, the horizontal axis indicates the output voltage V.

또, 제2도중 점선으로 나타내는 것은 트랜지스터 Q₇, Q₈의 아이들전류 Ic idle이다.Incidentally, the dashed line in the second diagram shows the idle currents Ic idle of the transistors Q ₇ and Q ₈ .

따라서 상기와 같은 구성의 전력증폭회로에 의하면 출력용의 트랜지스터 Q₇, Q₈중 한쪽의 트랜지스터 Q₇의 동작전류를 트랜지스터 Q₉로 검출하게 하고 있고, 또 연산귀환회로(18)는 출력용의 트랜지스터 Q₈의 베이스 에미터간 전압 V_BE8도 사용하여

인 전류 I_F를 생성하도록 하고 있기 때문에, 회로구성이 간단하고 감전압 특성도 개량되고 저전원 전압으로도 안전하고 확실하게 동작할 수 있다. 또, 출력용의 트랜지스터 Q₇, Q₈의 아이들전류도 쉽게 설정할 수가 있다.Therefore, according to the power amplification circuit of the configuration described above, and to detect the operating current of the output of the transistor Q _7, Q ₈ of the transistor Q ₇ of one of the transistors Q _9, In operation the feedback circuit 18 for output of the transistor Q Also use the voltage V _BE8 between the base emitters of ₈

Since the phosphorus current I _F is generated, the circuit configuration is simple, the reduced voltage characteristic is improved, and it can operate safely and reliably even at a low power supply voltage. In addition, the idle currents of the transistors Q ₇ and Q ₈ for output can also be easily set.

제3도는 본 발명의 제2의 실시예를 나타내는 것이다. 즉, (21)은 피전력증폭신호의 신호원이고, 그 출력일단은 PNP형의 트랜지스터 Q₂₁의 베이스에 접속된다. 이 트랜지스터 Q₂₁의 에미터는 PNP형의 트랜지스터 Q₂₂의 베이스에 접속되고, 콜렉터는 신호원(21)의 출력타단에 접속되고 있다. 또, 상기 트랜지스터 Q₂₂의 콜렉터는 저항 R₁₁을 개재하여 신호원(21)의 출력타단에 접속되고 에미터는 다른 PNP형의 트랜지스터 Q₂₃의 에미터에 접속되어 있다. 이 트랜지스터 Q₂₃의 콜렉터는 저항 R₁₂를 개재하여 신호원(21)의 출력타단에 접속되고, 베이스는 저항 R₁₂및 콘덴서 C₁₁을 직열로 개재하여 신호원(21)의 출력타단에 접속된다. 또 상기 트랜지스터 Q₂₂의 에미터와 트랜지스터 Q₂₃의 에미터와의 접속점은 PNP형의 트랜지스터 Q₂₄의 콜렉터에 접속된다. 그리고 트랜지스터 Q₂₄의 에미터는 직류전원(22)의 정전원에 접속되고, 베이스는 다른 PNP형의 트랜지스터 Q₂₅의 베이스 및 콜렉터에 접속되어 있다. 이 트랜지스터 Q₂₅의 에미터는 저항 R₁₄를 재개하여 직류전원(22)의 정전원에 접속되어 있다.3 shows a second embodiment of the present invention. That is, 21 is a signal source of the amplified signal, and the output end thereof is connected to the base of the transistor Q ₂₁ of the PNP type. The emitter of this transistor Q ₂₁ is connected to the base of the transistor Q ₂₂ of the PNP type, and the collector is connected to the other end of the output of the signal source 21. The collector of the transistor Q ₂₂ is connected to the other end of the output of the signal source 21 via the resistor R ₁₁ , and the emitter is connected to the emitter of another transistor Q ₂₃ of the other PNP type. The collector of the transistor Q ₂₃ is connected to the output the other end of the signal source 21 via the resistor R _12, the base is connected to the output the other end of the signal source 21 via a resistor R ₁₂ and capacitor C ₁₁ to the direct thermal . In the connection point of the emitter of the transistor Q ₂₂ and the emitter ₂₃ of transistor Q it is connected to the collector of the transistor Q ₂₄ of PNP type. The emitter of transistor Q ₂₄ is connected to the electrostatic source of DC power supply 22, and the base is connected to the base and collector of another PNP transistor Q ₂₅ . The emitter of this transistor Q ₂₅ restarts the resistor R _14, and is connected to the electrostatic source of the DC power supply 22.

그리고 상기 트랜지스터 Q₂₁내지 Q₂₅, 저항 R₁₁내지 R₁₄및 콘덴서 C₁₁로 구성되는 회로가 전력증폭회로의 전력증폭회로(23)을 구성한다.The circuit composed of the transistors Q ₂₁ to Q ₂₅ , the resistors R ₁₁ to R _14, and the capacitor C ₁₁ constitutes the power amplifier circuit 23 of the power amplifier circuit.

또, 상기 트랜지스터 Q₂₂, Q₂₃의 각 콜렉터와 저항 R₁₁, R₁₂와의 각 접속점은 각각 NPN 형의 트랜지스터 Q₂₆, Q₂₇의 베이스에 접속된다. 이 트랜지스터 Q₂₆의 에미터는 신호원(21)의 출력타단에 접속되고, 콜렉터는 PNP형의 트랜지스터 Q₂₈의 콜렉터에 접속되어 있다. 그리고, 상기 트랜지스터 Q₂₈의 에미터는 저항 R₁₅를 개재하여 직류전원(22)의 플러스 전원단에 접속되고, 베이스는 다른 PNP형의 트랜지스터 Q₂₉의 베이스에 접속됨과 동시에 트랜지스터 Q₂₆의 콜렉터와 트랜지스터 Q₂₈의 콜렉터와의 접속점에 접속되어 있다. 이 트랜지스터 Q₂₉의 에미터는 직류전원(22)의 정전원에 접속되고 콜렉터는 저항 R₁₆을 개재하여 신호원(21)의 출력타단에 접속되어 있다. 또, 상기 트랜지스터 Q₂₇의 에미터는 신호원(21)의 출력타단에 접속되고, 콜렉터는 PNP형의 트랜지스터 Q₃₀의 콜렉터에 접속된다. 이 트랜지스터 Q₃₀의 에미터는 저항 R₁₇을 개재하여 직류전원(22)의 정전원에 접속되고, 베이스는 출력용의 PNP형의 트랜지스터 Q₃₁의 베이스에 접속됨과 동시에 트랜지스터 Q₂₇의 콜렉터와 트랜지스터 Q₃₀의 콜렉터의 랜속점에 접속되어 있다.The connection points of the collectors of the transistors Q ₂₂ and Q ₂₃ and the resistors R ₁₁ and R ₁₂ are connected to the bases of the transistors Q ₂₆ and Q ₂₇ of the NPN type, respectively. The emitter of this transistor Q ₂₆ is connected to the other end of the output of the signal source 21, and the collector is connected to the collector of the transistor Q ₂₈ of the PNP type. The emitter of the transistor Q ₂₈ is connected to the positive power supply terminal of the DC power supply 22 via the resistor R ₁₅ , and the base is connected to the base of another PNP type transistor Q ₂₉ , and at the same time, the collector and the transistor of the transistor Q ₂₆ . It is connected to the connection point with the collector of Q ₂₈ . Connected to the positive power supply of the emitter of the direct current power source 22 of the transistor Q ₂₉ and the collector is connected to the other end of the output of the signal source 21 via a resistor R _16. The emitter of the transistor Q ₂₇ is connected to the other end of the output of the signal source 21, and the collector is connected to the collector of the transistor Q ₃₀ of the PNP type. The emitter of this transistor Q ₃₀ is connected to the electrostatic source of the DC power supply 22 via the resistor R ₁₇ , and the base is connected to the base of the transistor Q ₃₁ of the PNP type for output, and the collector and transistor Q ₃₀ of transistor Q ₂₇ are also connected. It is connected to the ranson point of the collector.

그리고, 상기 트랜지스터 Q₂₆내지 Q₃₀및 저항 R₁₅내지 R₁₇로 구성된 회로가 전력증폭 회로의 드라이브 회로(24)를 구성하는 것이다.The circuit composed of the transistors Q ₂₆ to Q ₃₀ and the resistors R ₁₅ to R ₁₇ constitutes the drive circuit 24 of the power amplifier circuit.

또, 상기 트랜지스터 Q₃₁의 에미터는 직류전원 정전원에 이속되고, 콜렉터는 출력용의 NPN형의 트랜지스터 Q₃₂의 콜렉터에 접속되어 있다. 이 트랜지스터 Q₃₂의 베이스는 전기 트랜지스터 Q₂₉의 콜렉터와 저항 R₁₆과의 접속점에 접속되고, 에미터는 신호원(21)의 출력타단에 접속되어 있다. 또, 상기 트랜지스터 Q₃₁의 콜렉터와 트랜지스터 Q₃₂의 콜렉터의 접속점은 저항 R₁₈을 개재하여 상기 트랜지스터 Q₂₃의 베이스와 저항 R₁₃과의 접속점에 접속됨과 동시에 콘덴서 C₁₂및 스피이커(25)를 개재하여 신호원(21)의 출력단에 접속되어 있다.The emitter of the transistor Q ₃₁ is connected to the DC power supply source, and the collector is connected to the collector of the NPN transistor Q ₃₂ for output. The base of the transistor Q ₃₂ is connected to the connection point of the collector of the electric transistor Q ₂₉ and the resistor R _16, and the emitter is connected to the other end of the output of the signal source 21. The connection point of the collector of transistor Q _{31 and} the collector of transistor Q ₃₂ is connected to the connection point of the base of transistor Q ₂₃ and resistor R ₁₃ via a resistor R ₁₈ and at the same time connects capacitor C ₁₂ and speaker 25. It is connected to the output terminal of the signal source 21 via it.

그리고, 상기 트랜지스터 Q₃₁, Q₃₄로 구성되는 회로가 전력증폭회로 출력회로(26)을 구성하는 것이다.The circuit composed of the transistors Q ₃₁ and Q ₃₄ constitutes the power amplifier circuit output circuit 26.

또, 상기 트랜지스터 Q₃₁, Q₃₂의 각 베이스는 PNP형의 트랜지스터 Q₃₃, Q₃₄의 각 베이스와 각각 공통접속되어 있다. 이 트랜지스터 Q₃₃의 에미터는 저항 R₁₉를 재개하여 직류전원(22)의 정전원에 접속되고, 콜렉터는 트랜지스터 Q₃₄의 에미터에 접속되어 있다. 상기 트랜지스터 Q₃₄의 베이스는 트랜지스터 Q₃₂의 베이스와 공통접속되고 콜렉터는 신호원(21)의 출력타단에 접속되어 있다. 또, 상기 트랜지스터 Q₃₃의 콜렉터와 트렌지스터 Q₃₄의 에미터의 접속점은, NPN형의 트랜지스터 Q₃₅의 베이스에 접속되어 있다. 이 트랜지스터 Q₃₅의 콜렉터는 저항 R₂₀을 개재하여 직류전원(22)의 플러스 전원단에 접속되고, 에미터는 다른 PNP형의 트랜지스터 Q₃₆의 에미터에 접속되어 있다. 또, 상기 트랜지스터 Q₁₆의 베이스와 콜렉터는 다같이 신호원(21)의 출력타단에 접속되어 있다.The bases of the transistors Q ₃₁ and Q ₃₂ are commonly connected to the bases of the transistors Q ₃₃ and Q ₃₄ of the PNP type. The emitter of the transistor Q ₃₃ resumes the resistor R ₁₉ and is connected to the electrostatic source of the DC power supply 22, and the collector is connected to the emitter of the transistor Q ₃₄ . The base of the transistor Q ₃₄ is connected in common with the base of the transistor Q ₃₂ , and the collector is connected to the output end of the signal source 21. Further, the connection point of the emitter of transistor Q the transistor Q ₃₄ of the collector ₃₃ is connected to the transistor Q ₃₅ of NPN type base. The collector of this transistor Q ₃₅ is connected to the positive power supply terminal of the DC power supply 22 via the resistor R ₂₀ , and the emitter is connected to the emitter of another PNP type transistor Q ₃₆ . The base and the collector of the transistor Q ₁₆ are both connected to the other end of the output of the signal source 21.

그리고, 상기 트랜지스터 Q₃₃내지 Q₃₆및 저항 R₁₉로 구성되는 회로가 출력회로(26)의 트랜지스터Q₃₁, Q⁶ ₂의 동작전류 I_U, I에 대하여 약

의 전류 I_F를 생성하는 연산회로(27)를 구성하는 것이다.The circuit composed of the transistors Q ₃₃ to Q ₃₆ and the resistor R ₁₉ is approximately equal to the operating current I _U , I of the transistors Q ₃₁ , Q ⁶ ₂ of the output circuit 26.

The calculation circuit 27 for generating a current I _F is formed.

또, 상기 트랜지스터 Q₃₅의 콜렉터와 저항 R₂₀의 접속점은 다이오드 D₁, D₂를 순방향의 직열로 개재하여 신호원(21)의 출력나단에 접속되고 있다. 이 다이오드 D₁과 D₂의 접속점은 NPN형의 트랜지스터 Q₃₇의 베이스에 접속되어 있다. 또, 상기 트랜지스터 Q₃₅의 콜렉터는 상기 전치증폭회로(23)를 구성하는 트랜지스터 Q₂₅의 콜렉터 베이스의 접속점에 접속되고, 에미터는 신호원(21)의 출력타단에 접속되어 있다.The connecting point of the collector of the transistor Q ₃₅ and the resistor R ₂₀ is connected to the output end of the signal source 21 via diodes D ₁ and D ₂ in the forward direction. The connection point of the diodes D ₁ and D ₂ are connected to the transistor Q ₃₇ of NPN type base. The collector of the transistor Q ₃₅ is connected to the connection point of the collector base of the transistor Q ₂₅ constituting the preamplifier circuit 23, and the emitter is connected to the output end of the signal source 21.

그리고 상기 다이오드트 D₁, D₂랜지스터 Q₃₇및 저항 R₂₀으로 구성되는 회로가 상기 연산회로(27)로 부터의 출력전류 I_F와 후술되는 기준전류와의 차전류를 생성하고, 그 차전류를 전치증폭회로(23)에 귀환하는 귀환회로(28)를 구성하는 것이다.And a circuit composed of the diodes D ₁ , D ₂ transistor Q ₃₇ and the resistor R ₂₀ generates a difference current between the output current I _F from the arithmetic circuit 27 and the reference current described below, and the difference The feedback circuit 28 for returning the current to the preamplifier circuit 23 is configured.

또, 상기 직류전원(22)의 부전원은 신호원(21)의 출력타단과 접속되어 있다.The negative power supply of the DC power supply 22 is connected to the other end of the output of the signal source 21.

상기 제2의 실시예와 같은 구성으로 된 전력증폭회로에 있어서 그 동작을 설명한다. 즉, 신호원(21)에서 출력된 접지전위를 기준으로 한 정현파 형의 피전력증폭 신호는 전치증폭회로(23)의 트랜지스터 Q₂₁을 개재하여 트랜지스터 Q₂의 베이스에 공급된다. 여기에서 트랜지스터 Q₂₂, Q₂₃은 에미터 공통이기 때문에 차동증폭기로서 동작하고, 그 각 콜렉터로 부터는 상기 피전력증폭신호의 부의반 사이클 및 정의반 사이클이 각각 증폭되어서 드라이브회로(24)의 트랜지스터 Q₂₆, Q₂₇에 출력된다.The operation of the power amplifier circuit having the same configuration as that of the second embodiment will be described. In other words, the power amplified signal of the sinusoidal waveform based on the ground potential output from the signal source 21 is supplied to the base of the transistor Q ₂ via the transistor Q ₂₁ of the preamplifier circuit 23. Since the transistors Q ₂₂ and Q ₂₃ are common to the emitter, they operate as differential amplifiers, and the negative and negative cycles of the amplified signal and the positive and negative cycles of the amplified signal are amplified from the respective collectors so that the transistor Q of the drive circuit 24 is used. ₂₆ , Q ₂₇ is output.

그러면 트랜지스터 Q₂₆, Q₂₇의 콜렉터는 상기 트랜지스터 Q₂₂, Q₂₃의 콜렉터 출력에 적합한 전류, 즉 상기피전력 증폭신호의 부의 반 사이클 및 정의 반 사이클에 대응한 증폭전류가 출력된다. 그리고 이 트랜지스터 Q₂₆, Q₂₇의 각 콜렉터 출력은, 각각 트랜지스터 Q₂₈, Q₂₉및 트랜지스터 Q₃₀을 개재하여 출력회로(26)의 트랜지스터 Q₃₂, Q₃₁을 드라이브 한다. 이 때문에 출력회로(26)의 트랜지스터 Q₃₁, Q₃₂의 콜렉터에는, 상기 피전력 증폭신호의 정의 반 사이클 및 부의 반 사이클에 대응한 증폭전류가 흘러, 스피이커(25)를 구동한다. 즉, 출력회로(26)은 피전력 증폭신호의 정 및 부의반 사이클을 각각 증폭하는 푸시풀 구성이 되어 있다.Then, the collectors of transistors Q ₂₆ and Q ₂₇ output a current suitable for the collector output of the transistors Q ₂₂ and Q ₂₃ , that is, an amplification current corresponding to a negative half cycle and a positive half cycle of the power amplified signal. Each collector output of the transistors Q ₂₆ , Q ₂₇ drives transistors Q ₃₂ , Q ₃₁ of the output circuit 26 via transistors Q ₂₈ , Q _29, and transistor Q ₃₀ , respectively. For this reason, the transistor Q ₃₁ of the output circuit 26, the collector of Q _32, the amplified current corresponding to a defined half cycle and negative half cycle of the to-be-amplified signal power flow, and drives the speaker acres (25). In other words, the output circuit 26 has a push-pull configuration for amplifying the positive and negative cycles of the power amplified signal, respectively.

이때, 트랜지스터 Q₃₁, Q₃₂의 출력중직 류전압분은 저항 R₁₈을 개재하여 트랜지스터 Q₂₃의 베이스에 부귀환된다.At this time, the transistor Q _31, current output voltage jungjik minutes of Q ₃₂ is the return portion of the transistor Q ₂₃ base via a resistor R _18.

여기에서, 출력회로(26)의 트랜지스터 Q₃₁의 동작전류는 연산회로(27)의 트랜지스터 Q₃₃의 베이스에 공급된다. 그리고 트랜지스터 Q₃₄는 트랜지스터 Q₃₃의 출력전류에 비례하여 동작하고, 이하 상기 제1도의 회로에서 설치한 것과 같이하여, 트랜지스터 Q₃₂, Q₃₄의 베이스 에미터간 전압 V_BE32, V_BE34의 합과 트랜지스터 Q₃₅, Q₃₆의 베이스 에미터간 전압 V_BE35, V_BE36의 합이 같기 때문에 트랜지스터 Q₃₅, Q₃₆를 흐르는 전류 I_F1는 트랜지스터 Q₃₁, Q₃₂의 동작전류 I_U, I_L에 대하여 상기의 식으로 나타낸 바와같이,

가 된다.Here, the operating current of the transistor Q ₃₁ of the output circuit 26 is supplied to the base of the transistor Q ₃₃ of the calculation circuit 27. The transistor Q ₃₄ operates in proportion to the output current of the transistor Q ₃₃ , and as described in the circuit of FIG. 1, the sum of the voltages V _BE32 and V _BE34 between the base emitters of the transistors Q ₃₂ and Q ₃₄ and the transistor are as follows. _Since the sum of the voltages V _BE35 and V _BE36 between the base emitters of Q ₃₅ and Q ₃₆ is the same, the current I _F1 flowing through the transistors Q ₃₅ and Q ₃₆ is the same as that of the operating currents I _U and I _L of the transistors Q ₃₁ and Q ₃₂ . As represented by the equation,

Becomes

그리고 지금 저항(R₂₀)을 흐르는 전류를 I₀로 하면 이 I₀는 언제나 약 일정한 값을 취하고 귀환회로(28)의 트랜지스터 Q₃₇콜렉터 전류 I_F2는 이론적으로,

가 된다. 여기에서 상기 트랜지스터 Q₃₇의 출력전류 I_F2는 전치 증폭회로(23)의 트랜지스터 Q₂₄, Q₂₅에 귀환된다.And if the current flowing through the resistor R ₂₀ is now I ₀ , this I ₀ always takes about a constant value and the transistor Q ₃₇ collector current I _F2 of the feedback circuit 28 is theoretically,

Becomes The output current I _F2 of the transistor Q ₃₇ is fed back to the transistors Q ₂₄ and Q ₂₅ of the preamplifier circuit 23.

여기에서 상기 트랜지스터 Q₂₄, Q₂₅는 귀환회로(28)에서의 귀환전류 I_F2가 증가(즉, I_F1이 감소)함에 따라 트랜지스터 Q₂₂, Q₂₃으로 구성되는 차동증폭기의 동작전류가 증대하는 방향으로 귀환이 걸리도록 동작하는 전류 미러회로를 구성하고 있는 것이다.Here, the transistors Q ₂₄ and Q ₂₅ increase the operating current of the differential amplifier composed of the transistors Q ₂₂ and Q ₂₃ as the feedback current I _F2 increases (ie, I _F1 decreases) in the feedback circuit 28. It constitutes a current mirror circuit which operates so as to return to the direction.

제4도는 제3도에서 나타나는 회로의 각부의 파형을 나타내는 것이다. 즉, 도면(a)에서 나타내는 바와같은 시각 T에 대해 전류치 I의 변화하는 피전력증폭 신호의 정의반 사이클 및 부의 반 사이클에서, 트랜지스터 Q₃₁, Q₃₂는 각각 도면 (b), (c)에서 나타낸 바와 같이 증폭한다. 그리고 도면(d)에서 보는 바와같이 피전력증폭 신호의 크기에 따라 귀환전류 I_F2가 변화하는 것이다.4 shows waveforms of respective parts of the circuit shown in FIG. That is, in the positive half cycle and the negative half cycle of the power-amplified signal whose current value I changes with respect to the time T as shown in Fig. (A), transistors Q ₃₁ and Q ₃₂ are respectively shown in Figs. Amplify as shown. And as shown in (d), the feedback current I _F2 changes according to the magnitude of the amplified signal.

따라서, 상기 제2의 실시예와 같은 전력증폭회로에 의하면 피전력증폭 신호의 크기에 따라서 전치증폭회로(23)이나 드라이브 회로(24) 등의 동작전류를 변화하도록 하고 있기 때문에, 회로전체가 AB급 동작에 가까워져서 필요없는 소비전력이 감소하여 전원전압의 이용효과가 현저히 향상하여 저전원 전압으로도 안정, 확실하게 동작할 수가 있는 것이다.Therefore, according to the same power amplifier circuit as in the second embodiment, since the operating current of the preamplifier circuit 23, the drive circuit 24, or the like is changed in accordance with the magnitude of the signal to be amplified, the entire circuit is AB. It is possible to operate stably and reliably even at low power supply voltage because the use of power supply voltage is remarkably improved because unnecessary power consumption is reduced by approaching sudden operation.

또, 저항 R₂₀은 정전류회로로 대치해도 좋을 것이다.In addition, the resistor R ₂₀ may be replaced by a constant current circuit.

그리고 상기와 같이 푸시풀 회로로 구성된 출력용의 제1 및 제2의 트랜지스터(트렌지스터 Q₃₁, Q₃₂와, 이 제1 및 제2의 트렌지스터의 동작전류 I₁, I₂에 의하여 약

가 되는 전류 I_F를 출력하는 연산회로(27)와, 이 연산회로의 출력전류 I_F와 기준전류 I₀의 차전류를 생성하여 이를 상기 제1 및 제2의 트랜지스터를 구동시키는 전단회로 [전치증폭회로(23), 드라이브회로(24)]에 귀환하는 귀환회로(28)를 구비하고, 전기한 전달회로에의 입력신호의 크기에 따라 이 전단회로의 동작전류를 변화시키도록 한것이 본 발명의 특징이 되는 부분이다.The first and second transistors (transistors Q ₃₁ and Q ₃₂₎ for the output configured as the push-pull circuit as described above and the operating currents I ₁ and I ₂ of the first and second transistors

The front end circuit [anterior and operation circuit 27 for outputting a current I _F, to produce an output current I _F and the reference primary current of the current I ₀ of the computing circuit for driving the transistors of the first and second it is And a feedback circuit 28 for feeding back to the amplifying circuit 23 and the drive circuit 24, and to change the operating current of the front end circuit in accordance with the magnitude of the input signal to the electric transfer circuit. This is the characteristic part.

제5도는 본 발명의 제3의 실시예를 나타내는 것으로서, 출력용의 트랜지스터 Q₄₁, Q₄₂는 다같이 동극성의 NPN형으로 되어 있다. 그리고, 트랜지스터 Q₄₁의 동작전류는 트랜지스터 Q₄₂에 의하여 검출되어, 전류 미러회로를 구성하는 트랜지스터 Q₄₄, Q₄₅를 개재하여 트랜지스터 Q₄₆의 동작전류가 된다. 여기에서 트랜지스터 Q₄₂, Q₄₆의 베이스-에미터간 전압 V_BE42, V_BE46의 합과, 트랜지스터 Q₄₇, Q₄₈의 베이스-에미터간 전압 V_BE47, V_BE48의 합이 동일하게 되어 있으므로, 앞에서 설명한 바와같이 트랜지스터 Q₄₇, Q₄₈의 동작전류 I_F3는 트랜지스터 Q₄₁, Q₄₂의 동작전류 I_U, I_L에 대하여

가 된다.The fifth turning as representing the third embodiment of the present invention, the output of the transistor Q _41, Q ₄₂ is a donggeuk Castle NPN type as is. Then, the operating current of the transistor Q ₄₁ is detected by the transistor Q _42, transistor Q ₄₄ constituting a current mirror circuit, via the Q ₄₅ is the operating current of the transistor Q _46. Here transistors Q _42, Q ₄₆ based on the-emitter voltage V _BE42, the sum of V _BE46, a transistor Q _47, Q ₄₈ base-emitter voltage V _BE47, so that the sum of V _BE48 is the same, described earlier As can be seen, the operating currents I _F3 of transistors Q ₄₇ and Q ₄₈ are _compared to the operating currents I _U and I _L of transistors Q ₄₁ and Q ₄₂ .

Becomes

그리고, 상기 전류 I_F3는 트랜지스터 Q₄₉, Q₅₀으로 구성되는 정전원회로로 부터의 출력전류 I₁와의 차가 취해지고, 이 차의 전류에 적합한 전류가 트랜지스터 Q₅₁, Q₅₂및 저항 R₂₁으로 구성되는 이득을 가지는 전류미러회로를 개재하여, 트랜지스터 Q₅₃, Q₅₄로 구성된 차동증폭회로에 공급된다.The current I _F3 is taken as a difference from the output current I ₁ from the electrostatic power source circuit composed of transistors Q ₄₉ and Q ₅₀ , and the current suitable for the current is transferred to the transistors Q ₅₁ , Q ₅₂ and the resistor R ₂₁ . Via a current mirror circuit having a gain configured, it is supplied to a differential amplifier circuit composed of transistors Q ₅₃ and Q ₅₄ .

따라서, 상기 제1및 제2의 실시예와 거의 동일한 동작으로 동일한 효과를 얻을 수가 있다. 또, 이 제의 실시예에 나타나는 회로에서는, 콘덴서 C₂₁를 트랜지스터 Q₄₇의 콜렉터, 즉 출력용의 트렌지스터 Q₄₁, Q₄₂의 아이들 전류의 불균형이 효과적으로 억제되는 것이다.Therefore, the same effect can be obtained by almost the same operation | movement as the said 1st and 2nd Example. In the circuit shown in the present embodiment, the capacitor C ₂₁ is effectively suppressed in the collector of transistor Q ₄₇ , that is, the imbalance of the idle currents of transistors Q ₄₁ and Q ₄₂ for output.

또, 본 발명은 상기 각 실시예에 한정되는 것은 아니고, 이밖에 그 요지에서 이탈하지 아니하는 범위에서 여러가지 변형하여 실시할 수가 있다.In addition, this invention is not limited to said each Example, In addition, it can be variously modified and implemented in the range which does not deviate from the summary.

따라서, 이상에 설명한 바와 같이 본 발명에 의하면, 불필요한 소비 전력을 적게하고 저전원 전압에서 안정하고, 또 확실하게 동작시킬 수 있는 양호한 전력 증폭회로를 제공할 수가 있다.Therefore, as described above, according to the present invention, it is possible to provide a good power amplifier circuit capable of reducing unnecessary power consumption and operating stably and reliably at a low power supply voltage.

Claims

The first and second transistors for the output composed of push-pull and the operating currents I ₁ and I ₂ of the first and second transistors

The return to the return to the primary current at a front end circuit for Kane driving the first transistor 1 and 2 and the computing circuit for outputting a current I _F, to generate a differential current of an output current I _F and the reference current in the operational circuit that is And a circuit for changing the operating current of the front end circuit according to the magnitude of the input signal of the front end circuit.