KR830001097B1 - Control circuit for gate diode switch - Google Patents

Control circuit for gate diode switch Download PDF

Info

Publication number
KR830001097B1
KR830001097B1 KR1019790004542A KR790004542A KR830001097B1 KR 830001097 B1 KR830001097 B1 KR 830001097B1 KR 1019790004542 A KR1019790004542 A KR 1019790004542A KR 790004542 A KR790004542 A KR 790004542A KR 830001097 B1 KR830001097 B1 KR 830001097B1
Authority
KR
South Korea
Prior art keywords
terminal
gate
potential
anode
voltage
Prior art date
Application number
KR1019790004542A
Other languages
Korean (ko)
Inventor
리안 랠프 하트만 아드
제임스 릴리 테렌스
윌리암 색클 피터
Original Assignee
알 · 씨 · 윈터
웨스턴 이렉트릭 컴패니, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 · 씨 · 윈터, 웨스턴 이렉트릭 컴패니, 인코퍼레이티드 filed Critical 알 · 씨 · 윈터
Application granted granted Critical
Publication of KR830001097B1 publication Critical patent/KR830001097B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Landscapes

  • Electronic Switches (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Keying Circuit Devices (AREA)

Abstract

내용 없음.No content.

Description

게이트 다이오드 스위치용 제어회로Control circuit for gate diode switch

제 1 도는 게이트 다이오드 스위치의 단면도.1 is a cross-sectional view of a gate diode switch.

제 2 도는 본 발명에 따른 제어 회로와 스위치를 도시한 것.2 shows a control circuit and a switch according to the invention.

제 3 도는 본 발명에 따른 실시예의 제어회로와 스위치 소자를 도시한 것.3 shows a control circuit and a switch element of an embodiment according to the present invention.

제 4 도는 제 2 도의 제어회로로서 제어될 수 있는 쌍방향 스위치를 도시한 것.4 shows an interactive switch that can be controlled as the control circuit of FIG.

제 5 도는 본 발명의 또 다른 실시예의 제어회로와 스위치를 도시한 것.5 shows a control circuit and a switch of another embodiment of the present invention.

제 6 도는 본 발명의 또다른 실시예의 제어회로와 스위치를 도시한 것.6 shows a control circuit and a switch of another embodiment of the present invention.

본 발명은 게이트 다이오드 스위치 소자를 제어하기 위한 제어회로에 관한 것이다. 디. 이. 호스턴의 논문(IEEE Transactions on Election Devies, 권ㆍ23판, 8호, 1976년)에는 차단 상태를 제공하기 위해서 죄어질 수 있고(pinched off) 또한 도통상태를 제공하기 위해서 2중 반송자 주입(전자 및 정공의 주입)으로 높은 전기 전도를 나타낼 수 있는 영역을 포함하는 반도체 고압 스위치가 기술되어 있다. 게이트 다이오드 스위치(G.D.S)로서 바람직하게 될 수 있는 이러한 소자는 고전압을 제어할 수 있기 때문에 전기기계적인 스위치에 대치될 수 있는 반도체 소자로서 유망한 것이다. 차후에 상세히 설명하겠지만 이러한 개별 부품 소자는 직접 회로 제조 기술로서 직접화될 수 있으며 또한 쌍방향 스위칭 구성으로 될수 있다.The present invention relates to a control circuit for controlling a gate diode switch element. D. this. In Houston's paper (IEEE Transactions on Election Devies, Vol. 23, No. 8, 1976), a double carrier injection (pinched off) to provide a blocking state and also to provide a continuity state ( A semiconductor high pressure switch is described that includes a region capable of exhibiting high electrical conduction by injection of electrons and holes. Such a device, which may be preferred as a gate diode switch (G.D.S), is promising as a semiconductor device that can be replaced by an electromechanical switch because it can control a high voltage. As will be described in detail later, these individual component elements can be directly integrated into the integrated circuit fabrication technology and can also be in bidirectional switching configurations.

GDS를 위한 제어회로를 제조하기 위해서 반도체 직접회로 기술을 이용하는 것이 바람직하다. 게이트(또는 그리드)에 차단 전압을 인가 시키기 위한 제어회로는 에노드 및 캐소드에서의 전압보다 더 높은 전압을 게이트에 인가시킬 수가 있어야 하고, 적어도 스위치 소자를 통하여 흐르는 크기 정도의 전류를 공급할 수 있어야 하기 때문에 반도체 직접 회로 기술을 이용한다는 문제에 다소 어려운 점이 있다. 상기에 언급된 형의 게이트 다이오드 스위치 GDS는 비교적 새로운 소자이므로 이 소자를 제어 하기 위한 제어회로에 대하여 언급한 자료는 거의 없다.It is desirable to use semiconductor integrated circuit technology to fabricate control circuits for GDS. The control circuit for applying the blocking voltage to the gate (or grid) must be able to apply a voltage higher than the voltage at the anode and cathode to the gate, and must be able to supply at least a magnitude of current flowing through the switch element. Therefore, the problem of using semiconductor integrated circuit technology is somewhat difficult. Since the gate diode switch GDS of the type mentioned above is a relatively new device, there is little data on the control circuit for controlling this device.

GDS를 작동시키기 위한 반도체 제어회로는 제어 되어지는 스위치 소자와 함께 같은 반도체 기판상에 제조되는 것이 바람직하다.The semiconductor control circuit for operating the GDS is preferably manufactured on the same semiconductor substrate together with the switch element to be controlled.

캐소드가 GDS 1의 게이트에 접속되는 제 2게이트 다이오드 스위치(GDS2) 및 에노드와 캐소드 간의 전기 전도를 제어하기 위한 GDS 2에 결합되는 전압 제어 분기 회로를 포함하는 것을 특징으로 하는 회로는 본 발명에 따른 제 1 게이트 다이오드 스위치(GDS 1)의 상태를 제어하기 위한 하나의 해결 수단이 된다.The circuit is characterized in that the cathode comprises a second gate diode switch (GDS2) connected to the gate of GDS 1 and a voltage controlled branch circuit coupled to GDS 2 for controlling electrical conduction between the anode and the cathode. This is one solution for controlling the state of the first gate diode switch GDS 1 according to the above.

GDS 2의 상태는 게이트-에노드간 전압을 선택적으로 조절하는 전압 제어 분기회로에 의해서 사실상 제어된다. 비교적 낮은 전압의 펄스로서 전압제어 회로를 트리거 시킨다. 전압 제어 회로는 고전압 및 크지 않는 전류를 공급할 수 있는 능력을 갖는다. 그러므로, GDS 2를 통하여 흐르는 어떤 정상 상태의 전류는 전압 제어 회로가 GDS 2를 도통상태로 부터 차단 상태로 전환시킬 수 있는 최소한의 적당한 값으로 되어야 한다. 차단상태에 GDS 2가 있는 것으로서, GDS 1의 게이트 전위는 에노드 및 캐소드의 전위보다 높지 않는 레벨로 있게 되므로 GDS 1은 도통상태에 있게 되고 에노드간에 전기전도가 생긴다. GDS 1을 차단 상태로 전환하기 위해서 게이트의 전위로 되며, 에노드와 캐소드간을 흐르는 크기 정도의 전류가 게이트로 흐른다. GDS 2의 에노드는 GDS 1의 에노드에서의 전위보다 더 높게 설정되는 전위원에 연결된다.The state of GDS 2 is effectively controlled by a voltage controlled branch circuit that selectively regulates the gate-to-node voltage. A relatively low voltage pulse triggers the voltage control circuit. The voltage control circuit has the ability to supply a high voltage and a small current. Therefore, any steady-state current flowing through GDS 2 should be at least a reasonable value for the voltage control circuit to switch GDS 2 from conduction to disconnection. Since GDS 2 is in a blocked state, the gate potential of GDS 1 is at a level not higher than that of the anode and cathode, so that GDS 1 is in a conductive state and electrical conduction occurs between the anodes. In order to switch the GDS 1 to the blocking state, it becomes the potential of the gate, and an amount of current flowing between the anode and the cathode flows to the gate. The anode of GDS 2 is linked to a precursor that is set higher than the potential at the anode of GDS 1.

GDS 2가 도통상태에 있을때 GDS 1의 게이트 (GDS 2의 캐소드도 마찬가지로)에서의 전위는 GDS 1의 에노드 에서의 전위보다 높고, GDS 2는 충분한 정의 전류를 공급하게 되므로 GDS 1은 차단 상태로 유지된다. 여러 다른 실시예는 이후에 언급될 것이다.When GDS 2 is in a conductive state, the potential at the gate of GDS 1 (as well as the cathode of GDS 2) is higher than the potential at the anode of GDS 1, and GDS 2 supplies a sufficient positive current so that GDS 1 is in a blocked state. maintain. Several other embodiments will be mentioned later.

도면을 참조하여 본 발명을 상세히 설명하겠다.The present invention will be described in detail with reference to the drawings.

제 1 도에는 지지부재(12)를 포함하는 GDS구조물(10)의 바람직한 한 형태가 도시되어 있으며, 이 지지부(12)는 절연층(14)에 의해서 지지부재(12)에 대하여 절연되고 p-도전형을 가지는 단결정 반도체몸체(16)와 주 표면(11)을 갖는다.1 shows a preferred form of a GDS structure 10 comprising a support member 12, which is insulated from the support member 12 by an insulating layer 14 and p−. It has a single crystal semiconductor body 16 having a conductivity type and a major surface 11.

p+도전형을 가지는 에노드 영역(18)은 몸체(16)에 포함되며, 이 영역(18)은 표면(11)까지 확장되도록 형성된다. n+도전형을 가지는 게이트 영역(20) 및 캐소드 영역(24)은 또한 몸체(16)에 포함된다. p도전형을 가지며 표면(11)까지 확장되는 부분을 가지는 영역(22)은 캐소드(24)를 둘러싸며, 관통효과(punch-through)를 억제하는 작용을 하며, 또한 영역과 영역(20) 사이의 표면(11)가까이의 몸체부분(16)의 역전을 막도록 작용을 한다. 게이트 영역(20)은 에노드 영역(18)과 영역(22) 사이에 위치하며, 몸체부분(16)에 의해서 두 영역으로부터 분리되어 있다. 영역(18, 22)의 비저항은 몸체(18, 20, 24)의 비저항에 비하여 낮다. 영역(16)의 비저항을 캐소드 영역(22) 및 몸체(24)의 비저항 값의 중간 정도이다.An anode region 18 having a p + conductivity type is included in the body 16, which region 18 is formed to extend to the surface 11. Gate region 20 and cathode region 24 having an n + conductivity type are also included in body 16. The region 22 having a p conductivity type and having a portion extending to the surface 11 surrounds the cathode 24 and serves to suppress punch-through, and also between the region and the region 20. The surface 11 acts to prevent the reversal of the body portion 16 near. The gate region 20 is located between the anode region 18 and the region 22 and is separated from the two regions by the body portion 16. The resistivity of the regions 18, 22 is lower than the resistivity of the bodies 18, 20, 24. The resistivity of the region 16 is about the middle of the resistivity values of the cathode region 22 and the body 24.

전극(28, 30, 32)은 각각 영역(18, 20, 24)의 표면 부분에 낮은 저항으로 접속된다. 절연층(26)은 전기적으로 접속되는 영역을 제외한 모든 영역으로부터 전극(28, 30, 32)을 절연시키도록 주 표면(11)에 덮혀진다. 전극(36)은 지지부재(12)와 같은 전기전도를 가지는 짙게 도프된 영역(34)을 통하여 지지부재(12)에 낮은 저항으로 접속된다.The electrodes 28, 30 and 32 are connected with low resistance to the surface portions of the regions 18, 20 and 24 respectively. The insulating layer 26 is covered by the main surface 11 to insulate the electrodes 28, 30, 32 from all regions except those that are electrically connected. The electrode 36 is connected to the support member 12 with low resistance through a heavily doped region 34 having the same electrical conductivity as the support member 12.

유리하게 지지부재(12) 및 몸체(16)는 각각 실리콘으로 형성되며, 지지부재(12)는 n 또는 p도전형의 어느 도전형을 가지더라도 좋다. 전극(28, 30, 32)의 각각은 유리하게 낮은 저항으로 반도체 영역에 접속될 수 있다. 전극(32)은 또한 영역(22)에 덮혀진다. 이렇게 전극을 반도체 영역에 덮는 것은 필드 플레이팅(field plating)으로 알려져 있으며, 이렇게 형성하므로서 브레이크 다운을 일으키는 전압을 증가시켜주기 때문에 고전압 작동을 용이하게 한다.Advantageously, the support member 12 and the body 16 are each formed of silicon, and the support member 12 may have any conductivity type of n or p conductivity type. Each of the electrodes 28, 30, 32 can advantageously be connected to the semiconductor region with a low resistance. The electrode 32 is also covered by the area 22. This covering of the electrode in the semiconductor region is known as field plating, which facilitates high voltage operation by increasing the voltage causing breakdown.

다수의 별개 몸체(16)는 다수의 스위치 소자를 구성할 수 있도록 하나의 지지부재(12)에 형성될 수 구조물(10)은 도통상태 일때 에노드 영역(18)과 캐소드 영역(24)사이가 저 저항통로로 되고 차단 상태 일때 두 영역(18, 24)사이가 고 저항상태로 되는 특징을 가지는 스위치로서 작동한다. 게이트 영역(20)에 인가되는 전위는 스위치의 상태를 결정한다. 만일 게이트영역(20)의 전위가 에노드 영역(18) 및 캐소드 영역(18)의 적위보다 낮다면 에노드 영역(18)과 캐소드 영역(24)간에 전기 전도는 일어난다. 도통상태시에 정공은 에노드 영역(24)으로부터 몸체(16)에 주입되며 전자는 캐소드 영역(24)으로부터 몸체(16)에 주입된다. 몸체에 주입되는 정공 및 전자의 숫자는 몸체(16)를 도전상태로 하는 플라즈마(몸체에서 정공 및 전자의수가 동일한 상태)상태를 형성하기에 충분한 숫자이다. 이러한 것으로서 몸체(16)의 저항이 효과적으로 낮아져서 구조물(10)이 도통상태로 작동시, 에노드 영역(18)과 캐소드 영역(24)간의 저항이 비교적 낮아지게 된다. 이러한 동작상의 형태는 2중 반송자(정공, 전자)주입으로서 명시된다.A plurality of separate bodies 16 may be formed on one support member 12 to constitute a plurality of switch elements. The structure 10 may be formed between the anode region 18 and the cathode region 24 when in a conductive state. It acts as a switch with the characteristic that it becomes a low resistance passage and is in a high resistance state between the two regions 18 and 24 when it is in the blocking state. The potential applied to the gate region 20 determines the state of the switch. If the potential of the gate region 20 is lower than the declination of the anode region 18 and the cathode region 18, electrical conduction occurs between the anode region 18 and the cathode region 24. In the conduction state, holes are injected into the body 16 from the anode region 24 and electrons are injected into the body 16 from the cathode region 24. The number of holes and electrons injected into the body is a number sufficient to form a plasma (state in which the number of holes and electrons in the body is the same) which makes the body 16 a conductive state. As such, the resistance of the body 16 is effectively lowered so that when the structure 10 is operated in a conductive state, the resistance between the anode region 18 and the cathode region 24 is relatively low. This behavioral form is specified as a double carrier (hole, electron) injection.

제2도에서는 에노드, 캐소드 및 게이트 단자를 가지는 제 1 도에 도시된 형태의 게이트 다이오드 스위치 GDS 1에 연결되는 제어 회로(210 큰 사각형 점선내에 도시된)가 도시되어 있다. GDS 1은 게이트 다이오드 스위치를 표시하는 회로 심볼로서 도시되어 있다.FIG. 2 shows a control circuit (shown within a 210 large square dotted line) connected to a gate diode switch GDS 1 of the type shown in FIG. 1 having an anode, a cathode and a gate terminal. GDS 1 is shown as a circuit symbol representing a gate diode switch.

제어회로(210)는 에노드, 캐소드 및 게이트 단자, 제 1 및 제 2 전류 제한기 CL1 및 CL 2, 트랜지스터 Q1, 다이오드 D1, D2, D3, 저항 R1, R2, R3, 콘덴서 C1과 제 1 도에 도시된 형태인 게이트 다이오드 스위치 GDS 2를 포함한다. D1 및 D3의 에노드 및 CL1의 제 1 단자, 단자(212)에 모두 결합된다. Q1의 콜렉터는 D3의 캐소드 및 단자(211)에 연결되며, D1의 캐소드는 GDS 2의 게이트 및 단자(220)에 연결된다. Q1의 베이스는 다이오드 D2를 통하여 입력단자(216)에 연결된다. Q1의 에미터는 R1의 한단자 즉 단자(217)에 결합되며, R1의 제 2 단자는 단자(218) 및 전력 공급원 VSS에 연결된다. CL1의 제 2 단자는 전력공급원 +V1 즉 단자(214)에 연결된다. CL2는 GDS 2의 캐소드 및 GDS 1의 게이트 그리고 단자(222)에 연결된다. C0 2는 전력공급원 -V3 및 단자(228)에 제 2 단자로서 연결된다. 제 3 전류 제한기 CL 3는 제 1 단자로서 단자(220)에 결합되며 제 2 단자로서 전력 공급원 -V4 즉 단자(226)에 연결된다. CL3 및 -V4는 둘다 부수적인 것이다. 전압 -V4는 VSS 또는 -V3와 동일해도 좋다.Control circuit 210 includes anode, cathode and gate terminals, first and second current limiters CL1 and CL 2, transistor Q1, diode D1, D2, D3, resistors R1, R2, R3, capacitor C1 and FIG. Gate diode switch GDS 2 in the form shown in FIG. It is coupled to both the anode of D1 and D3 and the first terminal of CL1, terminal 212. The collector of Q1 is connected to the cathode and terminal 211 of D3 and the cathode of D1 is connected to the gate and terminal 220 of GDS 2. The base of Q1 is connected to the input terminal 216 through the diode D2. The emitter of Q1 is coupled to one terminal of R1, that is, terminal 217, and the second terminal of R1 is connected to terminal 218 and power supply VSS. The second terminal of CL1 is connected to the power supply + V1 or terminal 214. CL2 is connected to the cathode of GDS 2 and the gate and terminal 222 of GDS 1. C0 2 is connected as a second terminal to power source -V3 and terminal 228. The third current limiter CL 3 is coupled to terminal 220 as a first terminal and to the power supply -V4 or terminal 226 as the second terminal. CL3 and -V4 are both incidental. The voltage -V4 may be equal to VSS or -V3.

GDS 2의 에노드는 R3의 한단자 즉 단자(221)에 연결된다. R3의 제 2 단자는 R2의 제 1 단자 및 단자(223) 그리고 C1의 제 1 단자에 연결된다. R2의 제 2 단자는 전력공급원 +V2 즉 단자(224)에 연결된다. C1의 제 2 단자는 단, 자에 연결된다. +V1은 +V2보다 더 양전위로 선택된다. D1, D2, D3, Q, CL1, R1, CL3(점선 사각형 A내에 도시된)의 조합은 전압제어 분기회로로서 제공되며, GDS2의 상태를 제어하도록 단자(220, GDS2의 게이트 단자)의 전위를 설정한다. C1 및 R3는 부수적인 것이다. C1 및 R3 없이, 단자(221) 및 단자(223)는 직접 접속되어도 좋다.The anode of GDS 2 is connected to one terminal of R3, that is, terminal 221. The second terminal of R3 is connected to the first terminal and the terminal 223 of R2 and the first terminal of C1. The second terminal of R2 is connected to the power supply + V2 or terminal 224. The second terminal of C1, however, is connected to the ruler. + V1 is chosen to be more positive than + V2. The combination of D1, D2, D3, Q, CL1, R1, CL3 (shown in dashed rectangle A) is provided as a voltage controlled branch circuit, and the potential of the terminal 220 (gate terminal of GDS2) is controlled to control the state of GDS2. Set it. C1 and R3 are incidental. Without C1 and R3, the terminal 221 and the terminal 223 may be directly connected.

C1은 GDS1을 차단상태로 하는데 이용되는 제한된 충전원으로서 제공되는 것이다. C1을 제외하고서 도통상태로 있는 GDS1을 차단상태로 전환시키기 위해서 GDS1의 게이트에 충분한 전류를 공급할 수 있도록 GDS2를 통하여 큰 정상상태의 전류를 흘려주는 것이 필요하다.C1 serves as a limited source of charge used to shut off GDS1. Except for C1, it is necessary to flow a large steady-state current through GDS2 to supply sufficient current to the gate of GDS1 in order to switch the GDS1 in the conduction state to the blocking state.

기본 작동은 다음과 같다.The default behavior is as follows:

GDS1의 에노드 및 캐소드 단자에 각각 +220 볼트 및 -220볼트 전압이 인가된 경우에 안일게이트(단자 222)의 전위가 +220볼트 보다 다소 낮다면 에노드와 캐소드간에 전기 전도가 일어난다. 전기 전도는 게이트(단자 222)의 전위를 +220볼트보다 높게하고 GDS1의 게이트(단자 222)에 흐르는 정의 전류를 공급하므로서 차단된다. +V1=+280볼트, VSS=0볼트, +V=+250볼트, -V3=-250볼트, -V4=-250볼트 및 각각 50, 5, 5마이크로 암페어로 전류를 제한하는 전류 제한기 CL1, CL2, CL3로서 회로(210)는 단자(222)에 필요한 전위 및 GDS1의 상태를 제어 하는데 필요한 단자(222)에 전류를 흘려주는 역할을 한다. 전류 제한기의 형태는 전자 회로 소스북(Source book of Electronic, Circuits, John Markus, Mcgraw Hill Book CD, 1968, 페이지 171)에 나타나 있는 것이다.When +220 volts and -220 volts voltage are applied to the anode and cathode terminals of GDS1, respectively, the electrical conduction occurs between the anode and the cathode if the potential of the anile gate (terminal 222) is slightly lower than +220 volts. Electrical conduction is interrupted by raising the potential of the gate (terminal 222) above +220 volts and supplying a positive current flowing through the gate of the GDS1 (terminal 222). Current limiter CL1 limits current to + V1 = + 280 volts, VSS = 0 volts, + V = + 250 volts, -V3 = -250 volts, -V4 = -250 volts and 50, 5 and 5 micro amps, respectively , CL2 and CL3, the circuit 210 serves to flow a current to the terminal 222 necessary for controlling the potential of the terminal 222 and the state of the GDS1. The type of current limiter is shown in the Source book of Electronic, Circuits, John Markus, Mcgraw Hill Book CD, 1968, page 171.

GDS1을 통하여 전기 전도가 될 수 있는 한가지 경우를 생각해 보면, 0내지 0.4볼트 전위레벨의 입력신호가 단자(216)에 인가되면, 이정도 레벨로는 Q1은 차단 상태로 유지되며 단자(212)에는 대략 +V1(약 +280볼트)의 전위가 나타난다. CL3없이, 단자(220)의 전위가 단자(212)의 전위보다 높게 될때까지 D1은 순방향으로 도통 상태로 있게되며 단자(220)의 전위가 단자(212)의 전위보다 높을 경우 차단된다. CL1 및 CL3는 Q1이 차단상태 일 때 단자(220)에 나타나는 전압이 +V2의 전압보다 더 높은 레벨이 되도록 설정된다. 이러한 경우에 있어서, 단자(220)에는 대략 +280볼트의 전압이 나타난다. 단자(220)의 +280볼트 전압은 GDS2를 차단상태로 바이어스 되게 하며, 전위 +V2가 단자(222)에 인가되지 않는 상태가 되도록 한다. GDS1의 게이트 에노드간 접합이 순방향으로 바이어스 될때까지 단자(222)에는 음전위 -V3(-250볼트)로 인하여 전압 강하가 생긴다. 단자(222)의 전위가 GDS1의 에노드 전위보다 높지 않고 대략 GDS1의 에노드 전위 정도로서 안정화된다. 따라서, GDS1은 도통상태로 바이어스 되며 에노드와 캐소드 간에는 전기 전도가 일어난다. GDS1의 에노드로부터 게이트로 흐르는 약간의 전류는 CL2에 의해서 제한된다.Consider one case where electrical conduction is possible through GDS1. When an input signal of 0 to 0.4 volt potential level is applied to terminal 216, at this level Q1 remains blocked and approximately at terminal 212. A potential of + V1 (approximately +280 volts) is shown. Without CL3, D1 remains conductive in the forward direction until the potential of terminal 220 is higher than the potential of terminal 212 and is cut off when the potential of terminal 220 is higher than the potential of terminal 212. CL1 and CL3 are set such that the voltage appearing at terminal 220 when the Q1 is in the cutoff state is at a level higher than the voltage of + V2. In this case, a voltage of approximately +280 volts appears at terminal 220. The +280 volts voltage of the terminal 220 biases the GDS2 into the cutoff state and causes the potential + V2 to be not applied to the terminal 222. The voltage drop occurs at terminal 222 due to negative potential -V3 (-250 volts) until the gate-to-node junction of GDS1 is forward biased. The potential of the terminal 222 is not higher than the anode potential of GDS1, but stabilizes as about the anode potential of GDS1. Thus, GDS1 is biased into a conductive state and electrical conduction occurs between the anode and the cathode. The slight current flowing from the anode of GDS1 to the gate is limited by CL2.

만일 단자(216)에 0 내지 0.4볼트 입력 전압이 인가되기 전에 GDS2가 도통상태로 있다면 그때 양의 전류는 +V1으로부터 D1을 통하여 GDS2의 게이트로 흐른다. 에노드와 캐소드간의 도통상태를 차단할수 있도록 충분한 정의 전류를 GDS2의 게이트에 흘려주기 위해서, CL2를 통하는 것보다 CL1을 통하여 큰 전류가 흐를수 있도록 CL1은 설정된다. GDS2를 통한 전기 전도시의 전류는 단지 5바이크로 암페어 이므로 도통상태를 차단시킬 수 있도록 GDS2의 게이트로 비교적 크지 않는 량의 정의 전류를 단지 흘려주면 된다. 따라서 GDS2를 차단 상태로 하는데 필요한 전류를 흘려 주기 위해서 고전류 소자를 이용할 필요가 없게 된다.If GDS2 is in a conductive state before a 0 to 0.4 volt input voltage is applied to terminal 216, then a positive current flows from + V1 through D1 to the gate of GDS2. CL1 is set to allow a large current to flow through CL1 rather than through CL2 to flow enough positive current to the gate of GDS2 to block the conduction state between the anode and cathode. The electrical current through the GDS2 is only 5 bike amps, so only a relatively small positive current flows into the gate of the GDS2 to cut off the conduction state. Therefore, there is no need to use a high current device to flow the current required to turn off the GDS2.

단자(216)의 전위는 GDS1을 차단 상태로 되게 하는 2내지 5볼트 레벨로 상승된다면, 이러한 입력전압 레벨은 Q1을 도통상태가 되게 바이어스하며, Q1을 포화 영역에서 동작 되도록 한다. 단자(212)의 전위는 약 +1.6볼트로 강하된다. (단자(216)의 입력전압이 2볼트, Q1에 대한 포화상태에서의 콜렉터 예비터간 전압 VCE가 0.3볼트 그리고 D3에 의한 전압강하가 0.7볼트라고 하였을 때). 이때 단자(212)의 전위는 입력 전압 레벨및 Q1의 VCE 및 D3에 의한 순방향 전압강하의 함수이다. CL3가 존재치 않는다면, 단자(220)의 전위는 D1을 통한 손실 때문에 +V2정도의 전위 또는 더 음의 전위로 된다. GDS2의 에노드 및 게이트를 포함하는 접합 다이오드가 순방향으로 바이어스 되고 단자(220)의 전위를 높이기 때문에 단자(220)의 전위는 GDS2의 에노드 전위에서 한개의 다이오드 전압강하분 이하로는 강하 되지 않는다. CL3가 존재하는 경우로서, 단자(220)의 전위는 GDS2의 에노드 전위에서 한 다이오드 전압 강하분을 뺀 정도의 전위로 급격히 강하된다. 상기의 두 경우에 있어서 GDS2는 도통상태로 전환된다. 이러할 경우 단자(222)의 전위는 +V2에서 R3 및 R2의 전압 강하분과 GDS2의 에노드-캐소드간 순방향 전압강하분을 뺀 전위로 된다.If the potential of terminal 216 rises to a 2-5 volt level that causes GDS1 to shut off, this input voltage level biases Q1 to conduction and causes Q1 to operate in a saturation region. The potential of terminal 212 drops to about +1.6 volts. (When the input voltage of the terminal 216 is 2 volts, the voltage of the collector reserve intervener VCE is 0.3 volts and the voltage drop by D3 is 0.7 volts in saturation with respect to Q1). The potential at terminal 212 is then a function of the input voltage level and the forward voltage drop by VCE and D3 of Q1. If CL3 is not present, the potential of terminal 220 is at + V2 or more negative because of the loss through D1. Since the junction diode comprising the anode and gate of GDS2 is forward biased and raises the potential of terminal 220, the potential of terminal 220 does not drop below one diode voltage drop at the anode potential of GDS2. . In the case where CL3 is present, the potential of the terminal 220 drops sharply to the potential of the anode potential of GDS2 minus one diode voltage drop. In both cases, GDS2 is switched to a conductive state. In this case, the potential of the terminal 222 becomes the potential of + V2 minus the voltage drop of R3 and R2 and the forward voltage drop of the anode-cathode of GDS2.

GDS1을 차단상태로 하는데 충분한 량으로서 GDS1의 에노드 전위보다 단자(222)의 전위가 더 높도록 R2, R3 및 GDS2를 가로지르는 전압 강하가 선택된다. 또한 GDS1을 차단상태로 되게 하기 위해서 GDS1의 게이트에 충분한 정의 전류가 흐른다. 한번 GDS1이 차단상태로 되면 게이트로 흐르는 전류는 중단된다 GDS1의 기하학적인 구조 및 불순물 농도는 얼마나 높은 정의 전위가 에노드 및 캐소드에 대하여 게이드에 공급되어야만 GDS1을 차단상태로 할 수 있느냐를 정확하게 결정한다.The voltage drop across R2, R3, and GDS2 is selected so that the potential of terminal 222 is higher than the anode potential of GDS1 as an amount sufficient to bring GDS1 into the cutoff state. In addition, sufficient positive current flows through the gate of GDS1 to put the GDS1 into a blocking state. Once GDS1 is blocked, the current flowing to the gate is interrupted. The geometry and impurity concentration of GDS1 accurately determines how high a positive potential must be supplied to the gate to the anode and cathode to enable GDS1 to shut off. .

GDS1의 게소드로 부터 발출되고 게이트로서 수집되는 소수반송자(전자)는 R2, R3, GDS2를 통하여 +V2로부터의 게이트로 흐르는 정의 전류와 동일한 전류를 구성한다. 이러한 전류 흐름은 실제적인 것일 수 있으며, 이러한 결과로서 GDS1을 차단상태로 하기 위해서 GDS2와 같은 고압 및 고전류 소자를 갖는 것이 필요하다. 이러한 제어회로에서 고전압 및 고전류 트랜지스터를 사용할 경우에 가격면에서 훨씬 비싸게 먹힌다.The minority carriers (electrons), which are emitted from the GDS1's cathode and collected as gates, constitute a current equal to the positive current flowing through R2, R3, GDS2 to the gate from + V 2 . This current flow can be practical and as a result it is necessary to have a high voltage and high current device such as GDS2 to shut off GDS1. The use of high voltage and high current transistors in such control circuits is much more costly.

R2 및 R3는 GDS2를 통하여 +V2로부터 GDS1의 게이트로 흐르는 전류를 제한하며, 또한 R3는 C1으로 부터의 전류 흐름을 제한한다.R2 and R3 limit the current flowing through GDS2 to the gate of GDS1 from + V2, and R3 also limits the current flow from C1.

전화스위칭 소자로서 이용되는 GDS1은 차단상태일때 에노드와 캐소드간에 단지 통상적으로 48볼트가 인가되지만 벨 울리기, 테스팅, 공중전화제어, 유도된 상용 교류전압 등에 의하여 ±220볼트가 에노드와 캐소드간에 존재할 경우에도 작동가능 하도록 제어회로(10)는 이러한 고전압 소자로 설계된다.GDS1, which is used as a telephone switching element, is normally only 48 volts between the anode and cathode when in shutdown, but ± 220 volts is present between the anode and the cathode due to ringing, testing, public telephone control, induced commercial AC voltage, etc. The control circuit 10 is designed with such a high voltage element so as to be operable even in the case.

Q1이 포화영역에서 동작할때 베이스 콜렉터간 결합은 순방향으로 바이어스 된다. D3는 Q1의 콜렉터 베이스간 접합을 통하여 입력단자(216)로 부터의 전류 흐름을 막도록 제공되는 것이다.When Q1 operates in the saturation region, the coupling between the base collectors is forward biased. D3 is provided to prevent current flow from the input terminal 216 through the collector base junction of Q1.

CL3, R2, R3, C1을 포함하는 제 2 도의 회로는 제 1 도에 도시된 형태인 GDS1및 GDS2와 함께 하나의 직접 회로 칩상에 제조될 수 있다. 제조된 제어 회로는 GDS1의 에노드와 캐소드간에 걸리는 500볼트 전압을 차단할 수 있으며, 여기를 통하여 흐르는 100밀리 암페어 전류를 또한 차단할 수 있다.The circuit of FIG. 2 comprising CL3, R2, R3, C 1 can be fabricated on one integrated circuit chip with GDS1 and GDS2 in the form shown in FIG. The fabricated control circuit can block the 500 volts voltage across the anode and cathode of GDS1, and can also block the 100 milliampere current flowing through it.

R3가 +V2에 직접 연결되고 C1 및 R2가 없다면 R1 및 R3의 값은 각각 100 오옴 및 3000오옴이 적당하다.If R3 is directly connected to + V2 and C1 and R2 are absent, the values of R1 and R3 are suitable for 100 and 3000 ohms, respectively.

C1 및 R2가 사용될 때 C1 및 R2는 도통상태로부터 차단상태로 GDS1의 스위치 상태를 바꾸는데 필요한 시간을 줄인다. C1의 바람직한 값은 R1=1000 오옴, R2=2×105오옴, 그리고 R3=3000오옴일 경우에 0.1마이크로 페럿이다.When C1 and R2 are used, C1 and R2 reduce the time required to change the switch state of GDS1 from conduction to disconnection. Preferred values of C1 are 0.1 micro ferrets when R1 = 1000 ohms, R2 = 2 × 10 5 ohms, and R3 = 3000 ohms.

제 3 도에는 에노드, 캐소드 게이트 단자를 가지는 게이트 다이오드 스위치 GDS31에 연결되는 제어회로(310)가 도시되어 있다. 제어회로(310)는 다이오드 D1 및 D3가 제거되고, Q2 및 Q3를 포함하는 전류 반사회로(currenmirror circuit)를 이용한다는 것을 제외하고는 제 2 도의 제어회로(210)와 유사하다. Q2 및 Q3는 베이스가 제어 단자로 명시되고 콜렉터 및 에이터가 각각 제 1 및 제 2 출력단자로서 명시되는 스위칭 소자이다.3 shows a control circuit 310 connected to a gate diode switch GDS31 having an anode and a cathode gate terminal. The control circuit 310 is similar to the control circuit 210 of FIG. 2 except that diodes D1 and D3 are removed and use a current reflector circuit comprising Q2 and Q3. Q2 and Q3 are switching elements whose base is specified as the control terminal and the collector and the data are specified as the first and second output terminals, respectively.

Q2 및 Q3의 에이터는 단자(314) 및 전력 공급원 +V31에 함께 연결된다. Q2 및 Q3의 베이스는 Q2의 콜렉터 및 CL31의 제 1 단자 그리고 단자(330)에 함께 연결된다. Q3의 콜렉터는 GDS31의 게이트 및 CL33의 제 1 단자 그리고 회로 단자(320)에 연결된다. 본질적으로 다른 모든 부품 및 접속은 제 2 도의 회로에서와 유사하다.The actors of Q2 and Q3 are connected together to terminal 314 and power supply + V31. The bases of Q2 and Q3 are connected together to the collector of Q2 and the first terminal and terminal 330 of CL31. The collector of Q3 is connected to the gate of GDS31 and the first terminal of CL33 and the circuit terminal 320. In essence all other components and connections are similar to those in the circuit of FIG.

D32, Q31, R31, Q2, CL31, CL33 의 조합(직사각형 점선 B내에 표시된)은 전압 제어 분기회로로서 명시되며, GOS32의 상태를 제어 하도록 단자 320)의 전위를 설정하는 역할을 한다.The combination of D32, Q31, R31, Q2, CL31, and CL33 (indicated by the rectangular dotted line B) is specified as a voltage control branch circuit, and serves to set the potential of the terminal 320 to control the state of the GOS32.

단자(316)에 인가되는 적당한 고레벨 전압(보통 +2 내지 5볼트)으로서 Q31은 바이어스되며, Q2, CL31, Q31, R31+V31을 통하여 전력공급원으로부터 전력공급원 VSSO으로 전기전도가 일어나도록 한다. Q2 및 Q3는 사실상 동일한 트랜지스터이며, 이 두 트랜지스터에는 동일한 전류가 흐르게 된다. Q31이 동작상태인 경우에, 단자(320)의 전위는 +V31의 전위에서 Q3의 VCE(콜렉터-에미터간 전압)을 뺀 값이다. 단자(316)에 저레벨의 입력 신호(0내지 0.4볼트)가 인가될 경우에 Q31은 차단 상태로 되며, Q31 및 Q2를 통한 전기 전도가 생기지 않는다. 단자(320)의 전위는 GDS32의 에노드 게이트간 접합이 순방향으로 바이어스 될때까지 대략 -V34의 전위로 되며, +V32의 전위보다 다소 낮은 정도의 전위로 된다. +V32은 +V32보다 더 높은 전위로 설정되며 -V34의 전위는 +V32의 전위보다 음으로 더높게 설정된다. GDS31의 상태를 제어하기 위한 GDS32의 동작은 사실상 제 2 도의 GDS2의 동작에 대해서 언급한 것과 같다. 제 2 도의 전력 공급에 대응돠는 것으로서 제 3 도의 전력 공급을 위해서 같은 전위를 이용할 경우에 캐소드 및 에노드간에 ±220볼트가 인가되는 GDS31의 상태를 제어하는데 용이하게 된다.As a suitable high level voltage (usually + 2-5 volts) applied to terminal 316, Q31 is biased, causing electrical conduction from the power supply to power supply VSSO via Q2, CL31, Q31, R31 + V31. Q2 and Q3 are virtually identical transistors, and the same current flows through these two transistors. When Q31 is in the operating state, the potential of the terminal 320 is obtained by subtracting the VCE (collector-emitter voltage) of Q3 from the potential of + V31. When a low level input signal (0 to 0.4 volts) is applied to the terminal 316, Q31 is cut off and no electric conduction through Q31 and Q2 occurs. The potential of the terminal 320 becomes approximately -V34 until the junction between the gates of the anodes of the GDS32 is biased in the forward direction, and the potential is somewhat lower than the potential of + V32. + V32 is set to a higher potential than + V32, and the potential of -V34 is set negatively higher than the potential of + V32. The operation of GDS32 to control the state of GDS31 is substantially the same as that mentioned for the operation of GDS2 in FIG. Corresponding to the power supply of FIG. 2, it becomes easy to control the state of GDS31 in which ± 220 volts is applied between the cathode and the anode when the same potential is used for the power supply of FIG.

단자(320)의 전위를 변화시키면 제 1 도의 GDS2에 대응되는 비슷한 방식으로 GDS32가 동작된다. 그와같이 GDS31의 상태는 반대극성의 입력 신호로서 제 2 도의 대응 GDS1의 상태와 같은 방법으로 제어된다. 콤프리멘터리 트랜지스터 Q31 및 Q2 또는 Q3는 GOD32와 함께 동일한 직접 회로 칩상에 형성될 수 있다.Changing the potential of terminal 320 operates GDS32 in a similar manner corresponding to GDS2 in FIG. As such, the state of the GDS31 is controlled in the same manner as the state of the corresponding GDS1 in FIG. 2 as an input signal of opposite polarity. Complementary transistors Q31 and Q2 or Q3 can be formed on the same integrated circuit chip with GOD32.

제 4 도에는 GDS3의 에노드가 GDS4의 캐소드에 연결되고, GDS3의 캐소드가 GDS4의 에노드에 연결되고 그리고 두 게이트는 함께 접속되는 방식으로 게이트 다이오드 스위치 소자 GDS3 및 GDS4를 포함하는 쌍방향 스위치가 도시되어 있다. 제 1 도의 게이트 다이오드 스위치의 한가지 유리한 점은 두 스위치 소자가 쌍방향으로 접속되어 에벌런치 브레이크 다운을 일으키지 않고 고전압을 견딜수 있다는 점이다. GOS3 및 GDS4의 게이트는 상술한 같은 방법으로 이 소자를 제어하기 위해서 제 2 도의 제어회로(210)의 단자(222) 및 제 3 도의 단자(322)에 연결될 수 있다. 즉, GDS3 및 GDS4의 상태는 제 2 도의 GDS1 및 제 3 도의 GDS31의 상태와 같은 방식으로 제어될 수 있다.4 shows a bidirectional switch comprising gate diode switch elements GDS3 and GDS4 in such a way that the anode of GDS3 is connected to the cathode of GDS4, the cathode of GDS3 is connected to the anode of GDS4 and the two gates are connected together. It is. One advantage of the gate diode switch of FIG. 1 is that the two switch elements can be bidirectionally connected to withstand high voltages without causing an avalanche breakdown. The gates of GOS3 and GDS4 can be connected to the terminal 222 of the control circuit 210 of FIG. 2 and the terminal 322 of FIG. 3 to control this device in the same manner as described above. That is, the states of GDS3 and GDS4 can be controlled in the same manner as the states of GDS1 in FIG. 2 and GDS31 in FIG.

여러가지 수정이 본 발명의 사상을 벗어남이 없이 가해질수 있다. 예를들여, 여러 다른 제어회로는 상태를 제어하는데 필요한 전압 레벨 및 전류 용량을 제공하기 위해서 제 2 도 및 제 3 도의 GDS2 및 GDS32의 게이트에 대치될 수 있다. 또한 npn트랜지스터는 전력 공급원의 극성을 바꿀 경우에 pnp트랜지스터로 대치할 수가 있다. 또한 R1 및 R31을 제거할 수도 있으며, Q1 및 Q31의 에미터는 VSS 및 VSSD에 각각 직접 연결될 수 있다. 이러한 경우에 있어서 보통 저항으로 되는 전류 제한 수단을 각각 입력단자(216) 및 (316)에 직렬로 삽입되는 것이 좋다.Various modifications may be made without departing from the spirit of the invention. For example, various other control circuits may be substituted for the gates of GDS2 and GDS32 in FIGS. 2 and 3 to provide the voltage level and current capacity needed to control the state. The npn transistor can also be replaced by a pnp transistor when the polarity of the power supply is changed. It is also possible to remove R1 and R31, and the emitters of Q1 and Q31 can be connected directly to VSS and VSSD respectively. In this case, it is preferable to insert a current limiting means which is usually a resistor in series with the input terminals 216 and 316, respectively.

제 5 도에는 게이트 다이오드 스위치 GDS 51의 게이트 단자(528)에 연결되는 제어회로(510)로서 본 발명의 다른 실시예가 도시되어 있다. 제어회로(510)는 GDS51의 상태를 제어하여, 트랜지스터 Q51 및 Q52, 다이오드 D51 및 D52, 게이트 다이오드 스위치 R51 R52, 전류 제한기 CL51 및 CL52, 그리고 저항 R15 및 R52를 포함한다.5 shows another embodiment of the present invention as a control circuit 510 connected to the gate terminal 528 of the gate diode switch GDS 51. The control circuit 510 controls the state of the GDS51 to include transistors Q51 and Q52, diodes D51 and D52, gate diode switches R51 R52, current limiters CL51 and CL52, and resistors R15 and R52.

점선 사각형 5A 내의 부품은 GDS52의 에노드 캐소드간 전위를 제어한다. R52는 부수적인 것이므로 제거될 수 있다.Components within dashed rectangle 5A control the potential between the anode cathodes of the GDS52. R52 is ancillary and can be eliminated.

GDS51의 에노드 및 캐소드에 각각 +220볼트 및 -220볼트의 전압이 인가되면, GDS51(단자 528)의 게이트 전위가 +220볼트보다 다소 낮을 경우에 에노드 및 캐소드 사이는 전기 전도가 생긴다. 전기 전도는 +220볼트보다 높게 게이트(단자 528)의 전위가 증가되고 또한 GDS51의 게이트(단자 528)에 전류를 흘려주므로서 차단된다. +V51=+250볼트, VSS=0볼트, V52=-250볼트 그리고 전류 제한기 CL51 및 CL52는 각각 50 및 5마이이로 암페어로 전류를 제한하는 것과 더불어 회로(510)는 GDS51의 상태를 제어하는데 필요한 전위 및 전류를 공급한다.When voltages of +220 volts and -220 volts are applied to the anode and cathode of the GDS51, respectively, electrical conduction occurs between the anode and the cathode when the gate potential of the GDS51 (terminal 528) is slightly lower than +220 volts. Electrical conduction is interrupted by increasing the potential of the gate (terminal 528) above +220 volts and by flowing current through the gate of the GDS51 (terminal 528). + V51 = 250 volts, VSS = 0 volts, V52 = -250 volts, and current limiters CL51 and CL52 limit current to 50 and 5 microamps, respectively, while circuit 510 controls the state of the GDS51. Supply the required potential and current.

GDS51을 통한 전기 전도를 생기게 할 경우에 0내지 0,4볼트의 입력 신호가 입력단자(516)에 인가되어진다. 이 저 레벨 전압으로서 Q51은 차단 상태로 되며, 단자(581)의 전위는 대략 +V51의 전위로 된다. 이러한 상태로 Q52는 차단 상태로 되며, 사실상 +51과 단자(526, GDS52의 에노드) 사이의 회로를 끈어주는 결과로 된다. 그와같이, GDS52는 에드와 캐소드간에 전류가 흐르지 못하므로 차단 상태로 된다. GDS52가 차단 상태로 있을때 단자(528)는 +V51과는 고립되며, GDS51의 것이트 에노드간 접합 전위가 순방향으로 바이어스 될때까지 -V52(-250볼트)의 음전위로 있게 된다.In the case of generating electrical conduction through the GDS51, an input signal of 0 to 0,4 volts is applied to the input terminal 516. As the low level voltage, Q51 is in a cutoff state, and the potential of the terminal 581 is approximately + V51. In this state, Q52 is cut off, which in effect results in turning off the circuit between +51 and terminal 526 (the anode of GDS52). As such, the GDS52 is shut off because no current flows between Ed and the cathode. Terminal 528 is isolated from + V51 when GDS52 is in a blocked state and remains at negative potential of -V52 (-250 volts) until the gate-to-node junction potential of GDS51 is forward biased.

단자(528)의 전위가GDS51의 에노드 전위에 가깝지만 다소 낮은 전위로 상승되면, GDS51은 도통상태로 되고 에노드와 캐소드 사이에 전류가 흐른다.When the potential of the terminal 528 rises to a somewhat lower potential near the anode potential of the GDS51, the GDS51 becomes conductive and a current flows between the anode and the cathode.

GDS51의 에노드로부터 게이트로 흐르는 전류는 CL52로서 제한된다.The current flowing from the anode of GDS51 to the gate is limited as CL52.

단자(516)에 3내지 5볼트의 펄스가 인가된다면 명백한 것으로써, GDS51은 차단 상태로 된다. Q51은 도통 상태로 포화영역에서 동작한다. 이러한 것은 D51 및 Q52의 에미터 베이스간 접합이 순방향으로 바이어스 되도록 한다. 이로써, Q52는 도통상태로 되며, Q52의 에미터-콜렉터 및 GDS52의 에노드 캐소드 그리고 CL52를 통하여 +V51로부터 -V52로 전기 전도가 가능하게 된다. Q52가 도통상태로서 Q52의 콜렉터 에미터 간전압(VCE)은 D52에 의한 순방향 전압 강하보다 낮은 크기로 설정된다. 이러한 것으로서 에노드(단자526)의 전위가 게이트의 전위보다 더 높으므로 GDS52는 도통상태로 머무르게 된다.As is apparent if a pulse of 3 to 5 volts is applied to terminal 516, the GDS51 is in a shut down state. Q51 operates in the saturation region while conducting. This allows the junction between the emitter bases of D51 and Q52 to be forward biased. This allows Q52 to conduct, enabling electrical conduction from + V51 to -V52 via the emitter-collector of Q52, the anode cathode of GDS52 and CL52. With Q52 conducting, the collector emitter intervoltage (VCE) of Q52 is set to a magnitude lower than the forward voltage drop caused by D52. As such, since the potential of the anode (terminal 526) is higher than that of the gate, the GDS52 remains in a conductive state.

GDS52가 도통상태에 있는 것으로서, 단자(528)의 전위는 +V51정도의 전위로 된다. 이러한 전위레벨은 GDS51가 차단 상태로 되도록 GDS51의 에노드에서 전위 레벨보다 충분히 높은 것이다. GDS51의 기하학적 구조 및 불순물 농도는 GDS51은 차단 상태로 하기 위해서 에노드 보다 게이트에 얼마만큼의 더 높은 전위가 인가되어야 하는가를 정확하게 결정한다.The GDS52 is in a conductive state, and the potential of the terminal 528 is about + V51. This potential level is higher than the potential level at the anode of the GDS51 so that the GDS51 is in a blocking state. The geometry and impurity concentration of the GDS51 accurately determines how much higher potential must be applied to the gate than the anode in order for the GDS51 to be blocked.

GDS51을 차단 상태로 전환시키기 위해서, GDS51의 게이트에 필요한 전위 레벨을 인가해야 할뿐만 아니라 GDS51의 에노드와 캐소드 간에 흐르는 전류의 크기와 비교할만한 정도의 전류를 GDS51의 게이트에 흘려 주어야 한다. GDS51의 게이트 로 흐르는 전류의 대부분은 다이오드 D52 및 GDS52의 게이트-캐소드를 통하여 +V51로부터 흐르는 것이다. 나머지 전류는 Q52의 콜렉터-에미터 및 GDS52의 에노드-캐소드를 통하여 +V51로 부터 흐르는 것이다. 이러한 전류는 실제적인 것 일수 있으며, 이 결과로 GDS51을 차단 상태로 전환하기 위해서 GDS52와 같은 고전압 및 고전류 소자를 이용하는 것이 필요하다.In order to switch the GDS51 to the shut-off state, not only should the potential level be applied to the gate of the GDS51, but also a current comparable to the magnitude of the current flowing between the anode and the cathode of the GDS51 must be applied to the gate of the GDS51. Most of the current flowing to the gate of GDS51 is from + V51 through the gate-cathode of diodes D52 and GDS52. The remaining current flows from + V51 through the collector-emitter of Q52 and the anode-cathode of GDS52. This current can be real, and as a result it is necessary to use a high voltage and high current device such as GDS52 to switch the GDS51 to a shut-off state.

Q52의 전류 이득은 GDS52로부터 GDS51의 게이트로 전류의 흐름을 제한 하도록 하는 역활을 한다. 이러한 것은 GDS51, 및 GDS52가 타버리는 것을 막게된다. 여러 전화 스워칭 응용에 있어서, GDS51은 차단 상태일 때 에노드 및 캐소드 간에 단지 48볼트로 작동하나 벨 울리기, 상용전압의 유도 등으로 인한 에노드와 캐소드 간에 +220볼트가 인가되더라도 작동 가능하도록 회로(510)는 고압 차단 효과를 수행할 수 있게 설계된다.The current gain of Q52 serves to limit the flow of current from GDS52 to the gate of GDS51. This will prevent the GDS51 and GDS52 from burning out. In many telephone swarming applications, the GDS51 operates with only 48 volts between the anode and cathode when in a disconnected state, but can be operated even if +220 volts is applied between the anode and cathode due to ringing, induction of utility voltage, etc. 510 is designed to perform the high pressure blocking effect.

제 6 도에는 게이트 다이오드 스위치 GDS61의 게이트 자단에 연결되는 제어회로(610)가 도시되어 있다. 제어회로(610)는 npn트랜지스터 Q63 및 Q64 그리고 다이오드 D63 및 D64가 첨가 된다는 것을 제외하고는 제 5 도의 제어회로(510)와 유사하다.6 shows a control circuit 610 connected to the gate magnetic terminal of the gate diode switch GDS61. The control circuit 610 is similar to the control circuit 510 of FIG. 5 except that npn transistors Q63 and Q64 and diodes D63 and D64 are added.

Q63 및 Q64는 콜렉터가 함께 접속되어 단자(620)에 연결되고, Q63의 에미터가 Q64의 베이스 및 단자(634)에 접속되는 다링톤 구성으로 된다. Q62의 콜렉터는 Q63의 베이스 및 단자(632)에 연결된다. Q62의 에미터는 GDS62의 에노드 및 단자(620)에 연결된다. 단자620)에 D62의 에노드가 연결되고, 단자(624)에 D64의 캐소들가 연결되는 한편, D62, D63 및 D64는 단자(620) 및 단자(624)사이에 함께 직렬로 접속된다. Q61, CL61, D61, Q62, Q63, Q64, D62, D63, D64, R61 및 R62는 캐소드에 대한 GDS62의 에노드 전위를 제어하기 위한 제어 분기회로(점선 사각형 6A내에 도시된)로서 제공된다. R62는 부수적인 것이므로 제거될 수 있다.Q63 and Q64 have a Darlington configuration in which collectors are connected together and connected to terminal 620, and emitters of Q63 are connected to base and terminal 634 of Q64. The collector of Q62 is connected to the base and terminal 632 of Q63. The emitter of Q62 is connected to the anode and terminal 620 of GDS62. The anode of D62 is connected to terminal 620 and the casings of D64 are connected to terminal 624, while D62, D63 and D64 are connected together in series between terminal 620 and terminal 624. Q61, CL61, D61, Q62, Q63, Q64, D62, D63, D64, R61 and R62 are provided as control branch circuits (shown in dashed rectangle 6A) for controlling the anode potential of GDS62 with respect to the cathode. R62 is ancillary and can be eliminated.

현재의 반도체 기술은 고전류 이득을 가지는 pnp트랜지스터를 얻는데 다소의 어려움이 있다. Q62, Q63 및 Q64의 조합은 사실상 비교적 고전류 이득을 가지는 pnp트랜지스터의 등가로서 작용한다. 그와같이 Q62, Q63, Q64는 제 5 도의 Q52와 같은 기능을 수행한다. D63 및 D64는 Q63 및 Q64에 의한 에미터 베이수 전압 강하의 증가분을 보상하는데 필요한 것이다. Q62, Q63, Q64가 도통상태에 있는 것으로서, GDS62의 게트(단자 624)에서의 전압은 GDS62(단자 626)의 에노드 에서의 전압보다 다소낮다. 이럴 경우 GDS62는 도통상태로 있게된다.Current semiconductor technology has some difficulties in obtaining a pnp transistor with a high current gain. The combination of Q62, Q63, and Q64 acts as an equivalent to a pnp transistor with virtually high current gain. As such, Q62, Q63, and Q64 perform the same function as Q52 of FIG. D63 and D64 are needed to compensate for the increase in emitter bay voltage drop by Q63 and Q64. Q62, Q63, and Q64 are in a conductive state, and the voltage at the get (terminal 624) of GDS62 is slightly lower than the voltage at the anode of GDS62 (terminal 626). In this case, the GDS62 is in a conductive state.

R62를 포함하는 제 6 도의 회로는 GDS61의 에노드와 캐소드간의 500볼트 전압을 차단하며 GDS61을 통하여 흐르는 100밀리 암페어의 전류를 차단한다.The circuit of FIG. 6 including R62 blocks a 500 volt voltage between the anode and cathode of the GDS61 and blocks the 100 milliampere current flowing through the GDS61.

여기에 언급된 실시예는 본 발명의 일반적인 원리로서 설명되어진 것이다. 여러가지의 수정이 본 발명의 사상을 벗어남이 없이 가해질 수 있다. 예를들어, MOS트랜지스터와 같은 다른 스위칭 소자는 적당한 전압의 크기 및 극성을 주므로서 바이폴라트랜지스터로 대치될 수 있다.The embodiments mentioned herein have been described as general principles of the invention. Various modifications may be made without departing from the spirit of the invention. For example, other switching devices, such as MOS transistors, can be replaced by bipolar transistors while giving the appropriate voltage magnitude and polarity.

Claims (1)

비교적 낮은 비저항 및 제 1 도전형을 가지는 제 1 영역(18)과, 제 1 도전형의 반대도전형인 제 2 도전형을 가지는 제 2 영역(24) 그리고 제 2 도전형을 가지는 게이트 영역(20)을 반도체 몸체(16)가 포함하며, 제 1 및 제 2 영역은 스위칭 소자의 출력 단자에 접속되며, 제 1 및 제 2 그리고 게이트 영역은 몸체(16)의 부분에 의해서 상호간 분리되며, 게이트 영역에 인가되는 제 1 전압으로서 공핍층 영역이 제 1 및 제 2 영역간의 전류 흐름을 막도록 반도체 몸체에 형성되며, 게이트 영역에 인가되는 제 2 전압으로서 제 1 및 제 2 영역사이에 비교적 낮은 저항의 전류통로가 형성되는 제 1 스위칭소자(GDS1)를 제어하기 위한 제어회로에 있어서, 제 1 스위칭 소자(GDS1)와 동일한 형인 제 2 스위칭소자(GDS2)에서 출력단자는 제 1 스위칭 소자(GDS1)의 게이트에 접속되며, 제 1 및 제 2 영역 사이의 전도를 제어하기 위해서 전압제어 분기회로(A)가 제 2 스위칭 소자(GDS2)에 접속되는 것을 특징으로 하는 제어회로.A first region 18 having a relatively low resistivity and a first conductivity type, a second region 24 having a second conductivity type which is the opposite conductivity type of the first conductivity type, and a gate region 20 having the second conductivity type. The semiconductor body 16 includes the first and second regions connected to the output terminal of the switching element, and the first and second and gate regions are separated from each other by a part of the body 16, and the gate region. A depletion layer region as a first voltage applied to the semiconductor body is formed to prevent current flow between the first and second regions, and a relatively low resistance between the first and second regions as a second voltage applied to the gate region. In the control circuit for controlling the first switching device GDS1 in which the current path is formed, the output terminal of the second switching device GDS2 having the same type as the first switching device GDS1 has a gate of the first switching device GDS1. Connected to the first and A control circuit, characterized in that the voltage control branch circuit (A) is connected to the second switching element (GDS2) to control the conduction between the second regions.
KR1019790004542A 1978-12-20 1979-12-20 Control circuit for gate diode switch KR830001097B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US97202478A 1978-12-20 1978-12-20
US97202378A 1978-12-20 1978-12-20
US972023 1978-12-20
US972.024 1978-12-20

Publications (1)

Publication Number Publication Date
KR830001097B1 true KR830001097B1 (en) 1983-06-02

Family

ID=27130551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019790004542A KR830001097B1 (en) 1978-12-20 1979-12-20 Control circuit for gate diode switch

Country Status (18)

Country Link
JP (1) JPS55501043A (en)
KR (1) KR830001097B1 (en)
AU (1) AU524716B2 (en)
CH (1) CH660820A5 (en)
DD (1) DD200547A5 (en)
ES (1) ES487067A1 (en)
FR (1) FR2445663A1 (en)
GB (1) GB2048599B (en)
HK (1) HK69184A (en)
HU (1) HU180115B (en)
IE (1) IE49229B1 (en)
IL (1) IL59013A (en)
IN (1) IN154029B (en)
IT (1) IT1126604B (en)
NL (1) NL7920198A (en)
PL (1) PL127058B1 (en)
SE (1) SE420254B (en)
WO (1) WO1980001347A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271700A (en) * 1963-03-01 1966-09-06 Gen Electric Solid state switching circuits
US3596114A (en) * 1969-11-25 1971-07-27 Honeywell Inc Hall effect contactless switch with prebiased schmitt trigger
US3793581A (en) * 1972-04-19 1974-02-19 Us Navy Solid state phase controlled switch
JPS5210012A (en) * 1975-07-14 1977-01-26 Hitachi Ltd Pnpn switch driving circuit
US4112315A (en) * 1975-09-08 1978-09-05 Hitachi, Ltd. Semiconductor switch circuit
UST957008I4 (en) * 1976-04-12 1977-04-05 Rca Corporation Switching circuit with accurate current threshold
US4060821A (en) * 1976-06-21 1977-11-29 General Electric Co. Field controlled thyristor with buried grid

Also Published As

Publication number Publication date
FR2445663B1 (en) 1983-11-25
AU524716B2 (en) 1982-09-30
JPS55501043A (en) 1980-11-27
IL59013A0 (en) 1980-03-31
HU180115B (en) 1983-02-28
IE792369L (en) 1980-06-20
SE420254B (en) 1981-09-21
DD200547A5 (en) 1983-05-11
NL7920198A (en) 1980-10-31
AU5386579A (en) 1980-06-26
PL220497A1 (en) 1980-09-08
PL127058B1 (en) 1983-09-30
IN154029B (en) 1984-09-08
GB2048599A (en) 1980-12-10
IT7928207A0 (en) 1979-12-19
GB2048599B (en) 1983-04-20
IL59013A (en) 1982-07-30
FR2445663A1 (en) 1980-07-25
WO1980001347A1 (en) 1980-06-26
IE49229B1 (en) 1985-09-04
CH660820A5 (en) 1987-06-15
ES487067A1 (en) 1980-09-16
IT1126604B (en) 1986-05-21
SE8005702L (en) 1980-08-13
HK69184A (en) 1984-09-14

Similar Documents

Publication Publication Date Title
US4604535A (en) FET-bipolar switching device and circuit
US4481434A (en) Self regenerative fast gate turn-off FET
EP4250569A2 (en) A circuit and device including a transistor and diode
US4645957A (en) Normally-off semiconductor device with low on resistance and circuit analogue
US4506282A (en) Normally-off semiconductor device with low on resistance and circuit analogue
US4487457A (en) Gating circuit for combining series and parallel connected FETs
EP0512605A1 (en) Power device having reverse-voltage protection
JPS6271257A (en) Protecting circuit for induction load switch transistor
US4656366A (en) Control circuitry using two branch circuits for high voltage solid-state switches
EP0177513A4 (en) Integrated circuit and method for biasing an epitaxial layer.
US4250409A (en) Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches
EP0091119B1 (en) Monolithic semiconductor integrated a.c. switch circuit
KR830001097B1 (en) Control circuit for gate diode switch
US4447744A (en) Control circuitry for high voltage solid-state switches
US4516037A (en) Control circuitry for high voltage solid-state switches
US4345163A (en) Control circuitry for high voltage solid-state switches
KR830000498B1 (en) High Power Amplifier / Switch Using Gate Diode Switch
EP0099926A1 (en) Field-effect controlled bi-directional lateral thyristor.
Hartman et al. 530V Integrated gated diode switch for telecommunications
US6815779B1 (en) Integrated circuit including protection against polarity inversion of the substrate potential
EP0053113B1 (en) Control circuitry using two branch circuits for high-voltage solid-state switches
KR850002833Y1 (en) Control circuitry using two branch circuits for high voltage solidstate switches
JPS632150B2 (en)
JPH0381309B2 (en)
JPH1056074A (en) Integrated structure for decreasing current injection between homogeneous parts