KR830001007Y1 - 엘리베이터의 속도검출장치 - Google Patents

Abstract

내용 없음.

Description

엘리베이터의 속도검출장치

제1도는 종래 장치의 단안정(單安定) 멀티바이브레이터 및 평할회로를 나타낸 회로도.

제2도는 제1도의 동작 파형도.

제3도는 본 고안에 의한 엘리베이터 속도검출장치의 1실시예를 나타낸 개략도.

제4도는 제3도의 전기회로의 구성을 블록으로 상세히 나타낸 블록다이어그램.

제5도는 제4도의 단안정 멀티바이브레이터 및 평활회로를 상세히 나타낸 회로도.

제6도는 제5도의 동작 파형도.

제7도는 본 고안의 장치에 사용되는 단안정 멀티바이브레이터 및 평활회로의 다른 실시예를 나타낸 회로도.

제8도는 제3도의 펄스발생용 회전판을 개량한 본 고안의 다른 실시예의 구조를 나타낸 정면도.

제9도는 제8도의 펄스발생장치의 확대 측면도.

제10도는 제8도의 펄스발생장치의 확대 정면도.

제11도는 제8도 내지 제10도의 펄스발생장치를 사용할 경우 제4도의 엘리베이터의 속도검출장치에 있어 각부의 출력파형도를 나타낸 파형도.

본 고안은 엘리베이터의 속도 검출장치, 특히 엘리베이터 속도에 따라 펄스를 발생하는 펄스발생장치의 출력을 속도신호로 이용하는 엘리베이터의 속도검출장치의 개량에 관한 것이다.

근년에는 엘리베이터제어가 고급화되어감에 따라 속도를 검출하여 이것을 귀환제어함으로서 속도, 착상(着床) 및 탑승감을 제어하고 있다.

이 속도검출장치로는 보통 직류 또는교류의 속도계용 발전기가 사용되며, 이들의 속도계용 발전기는 엘리베이터 권상기의 축단에 직결되거나 또는 축단에서 벨트 등 전달장치에 의해 구동시킨다.

그러나, 어느 경우에도 축단부분을 연장해야 하므로 제한된 면적의 기계실내에 권상기를 설치하거나 설치공사에 있어서 인양작업을 하는데 불편이 있었다.

또한, 이들 발전기중 직류속도계용 발전기는 정류자와 브라시를 관리하는데 잔일을 필요로 하였으며, 특히 벨트 등의 전달장치를 가진 것에 있어서는 벨트를 관리하는데 노력을 필요로 하였다.

또, 벨트의 진동 기타에 의해 속도계용 발전기의 출력에 피하게 어려운 저주파 리플(ripple)이 혼입되는 결점이 있었다.

이들의 결점을 개얄하기 위하여 축직결형의 교류속도계용 발전기가 사용되고 있으나, 이것은 출력이 교류이므로 이 교류를 정류하기 위한 정류기가 필요하였으며 이 전압강하 때문에 매우 느린 속도일 때는 출력이 발생하지 않는다.

따라서 매우 느린 속도까지 속도를 제어할 필요가 있는 경우에는 교류속도계용 발전기를 적용할 수 없다.

그래서, 이들의 결점을 개량하기 위해서 전동기축상에 펄스부호를 붙인 펄스부호판을 장착하여 고정부에 펄스방생용 회로판과 함께 동작하고 엘리베이터 속도에 따라 펄스를 발생하는 펄스발생기를 설치한 속도검출장치를 사용하게 되었다.

이것은 고정밀도의 속도검출을 할 수 있고, 또 권상기의 설치면적을 크게 하는 일은 없게 된다.

종래에는 이 속도검출장치가 펄스발생기의 출력을 파형정형한 후 평활회로에 입력시켜 아나로그 속도신호를 얻는 것이 일반적이었다.

위 펄스발생기의 출력을 파형 정형한 후 평활회로에 입력시켜 아나로그 속도신호를 얻는 종래의 엘리베이터 속도검출장치는 제1도에, 도 그 작동파형은 제2도에 각각 표시한다.

제1도에서 (8)은 직류전원, (93)은 일정한 시간폭으로서 펄스를 출력시키는 단안정 멀티바이브레이터, (12)는 정상시 오프(off)되어 있는 트랜지스터, (13)은 정상시 온(ON)되어 있는 트랜지스터, (14)는 시한콘덴서, (15)는 시한저항, (16)은 트랜지스터(13)의 콜렉터와 트랜지스터(13)의 베이스를 접속시키는 결합저항, (17)(18)은 저항, (20)은 평활콘덴서, (21)(22)는 평활저항으로서 동일한 저항치로 선정되어 있다.

평활콘덴서(20)와 평활저항(21)(22)에 의하여 평활시정수가 결정된다.

(23)은 평활콘덴서(20)로의 충전시정수와 발전시정수를 동일하게 하기 위한 다이오드, (24)(25)는 트랜지스터, (26)-(28)은 저항, (29)는 엘리베이터의 이동속도에 비례한 펄스를 발생하는 펄스발생장치의 출력펄스가 결합되는 입력단자, (30)은 출력단자, (31)은 멀티바이브레이터(93)의 출력단자, 즉, 평활회로(94)의 입력단자이다.

권상전동기가 회동하면 활차 및 로우프를 통하여 엘리베이터의 승실 및 균형추는 승강한다.

동시에, 위의 권상전동기에 구동되어 펄스발생장치(도시생략)가 권상 전동기의 속도 즉, 승실의 이동속도에 따라 펄스를 발생한다.

단안정 멀티바이브레이터(93)는 입력단자(29)의 펄스발생장치의 출력펄스가 입력될 때마다 일정한 시간폭의 출력펄스를 단자(31)에서 발생한다. 즉, 단안정 멀티바이브레이터(93)의 출력은 입력주파수와 동일한 주파수이고, 또 그 펄스폭은 입력펄스의 주파수의 대소에는 관계하지 않는다. 이 출력을 평활회로(94)에서 평활화한다. 즉, 단자(31)의 출력이 높은 레벨일때 트랜지스터(25)는 오프되고 평활콘덴서(20)에는 평활콘덴서(20)의 정전용량과 평활저항(21)의 저항치로서 결정되는 시정수에 따라 전원(8)의 전압(Vc)에 의한 충전이 시작된다.

또 단자(31)의 출력이 낮은 레벨일때 트랜지스터(25)는 온되어 평활콘덴서(20)의 정전용량과 평활저항(22)의 저항치로서 결정되는 시정수로 방전이 시작된다. 이때 평활저항(21)(22)의 저항치는 동일하므로 충전시정수와 방전시정수는 동일하다. 이 때문에, 평활콘덴서(20)의 전압, 즉 출력단자(30)의 평균전압치는 입력단자(29)로의 입력펄스의 주파수에 비례한다.

종래의 주파수, 전압변화를 하는 단안정 멀티바이브레이터(93)는 위와 같이 구성되어 있으므로 평활회로(94)의 출력, 즉 아나로그출력(9a)에 전원전압의 변동이 되는 결점이 있는데 다음에서 이것을 설명한다.

단안정 멀티바이브레이터(93)가 일정한 시간폭의 펄스를 단자(31)에서 발생한다는 것은 트랜지스터(13)의 베이스전위로서 제2도와 같이 표시되고 전원(8)의 전압(Vc)이 변동되어도 펄스폴(A)은 변동하지 않는다.

이에 대하여 전원(8)의 전압이 변동하면 단안정 멀티바이브레이터(93)의 출력의 펄스 높이가 변동되고, 펄스폭 및 주파수가 일정하여도 단자(30)에서 나오는 출력은 변동하게 된다.

따라서, 제2도와 같은 단안정 멀티바이브레이터(93)에서는 입력주파수가 일정하여도 전원전압이 변동하면 위 아나로그 출력전압, 즉 아나로그 그 속도신호(9a)가 변동하게 된다.

엘리베이터의 승실(4)의 속도에 비례하는 속도신호는 얻을 수 없게 된다.

또, 위 아나로그 속도신호의 리플주파수는 펄스검출장치의 출력주파수와 동일하게 된다.

이 아나로그 속도신호의 ％ 리플을 감소시키기 위해서는 위 평활회로의 필터시정수를 크게 할 필요가 있었다. 그러나, 평활회로의 필터시정수를 크게 한다는 것은 엘리베이터의 제어상 한계가 있다.

따라서, 본 고안의 주목적은 신뢰도가 높은 엘리베이터의 속도검출장치를 제공하는데 있다.

본 고안의 다른 목적은 전원전압의 변동에 별로 영향을 받지 않고 엘리베이터의속도를 정확하게 검출할 수 있는 엘리베이터의 속도검출장치를 제공하는데 있다.

본 고안의 또 다른 목적은 펄스 발생기의 출력주파수를 특별히 증대시키거나 평활회로의 필터시정수를 증가시키지 않고 아나로그 신호인 속도검출장치의 출력의 ％리플이 적은 즉, 신뢰도가 높은 엘리베이터의 속도검출장치를 제공하는데 잇다.

본 고안은 엘리베이터의 승실의 이동속도에 따라 펄스열(列)을 발생하는 펄스발생장치와, 이 펄스방생장치의 출력에 응동하는 단안정 멀티바이브레이터와, 이 단안정 멀티바이브레이터의 출력을 평활하게 하는 평활회로와를 구비하며, 위 평활회로의 출력이 속도신호로서 이용되는데 있어서, 위 단안정 멀티바이브레이터에 전원전압이 상승하면 단안정 멀티바이브레이터의 출력펄스의 폭을 협소하게 하고, 위 전원전압이 저하하면 출력펄스의 폭을 넓게 하는 소자를 설치함을 특징으로 하는 엘리베이터의 속도검출장치다.

본 고안은 또 엘리베이터의 승실의 이동에 따라 구동되는 펄스부호판에 있는 펄스부호 패턴을 고정부에 설치된 펄스검출기에 의해 검출된과 동시에, 이 패턴에 따라 펄스열을 발생하는 펄스발생장치를 가지며, 이 펄스열을 미분하여 얻은 미분신호에서 승실의 속도신호를 얻는데 있어서, 펄스발생장치는 펄스열의 높은 레벨의 폭과 낮은 레벨의 폭이 서로 동일하게 하고 또 미분신호를 정류하는 정류회로와 이 정류회로의 출력을 처리하여 속도신호를 발생하는 처리회로를 설치함을 특징으로 하는 엘리베이터의 속도검출장치이다.

이하 제3도 내지 제6도에 따라 본 고안의 1실시예를 설명한다.

제3도 중에서 (1)은 권상전동기, (2)는 활차, (3)은 로우프로서, 엘리베이터의 승실(4)과 균형추(5)가 결합되어 있다. (6)은 권상전동기(1)에 의해 회전되는 펄스발생용 회전판으로서, 그 주연에 따라 관통되어 있는 소공등으로 구성된 공간부(6a)가 배설되어 있다. (7)은 공간부(6a)를 광선, 자속등으로 검출하여 펄스를 발생시키는 펄스발생기로서, 펄스발생용 회전판(6)과 펄스발생장치를 구성하고 있다. (8)은 직류전원, (9)는 펄스발생기(7)에서 입력되는 펄스의 주파수를 아나로그 전압으로 변환시키는 디지탈아나로그 변환회로이며, (9a)는 승실(4)의 이동속도에 비례하는 변환회로(9)의 출력이다.

제4도에 있어서, (7a)는 펄스발생기(7)의 출력, (91)은 펄스발생기(7)의 출력(7a)를 미분하는 미분회로, (92)는 미분회로(91)의 출력(91a)를 정류시키는 정류회로, (93)은 정류회로(92)의 출력(92a)의 파형을 구형파로 정형하는 단안정 멀티바이브레이터, (94)는 멀티바이브레이터(93)의 출력(93a)을 평활하는 평활회로이며, 출력(9a)은 아나로그 속도신호이다.

제5도 중에서 (12)-(31)은 제1도와 동일하므로 설명은 생략한다.

(33)은 제너다이오드, (34)은 다이오드이다.

제너다이오드(33)는 트랜지스터(13)의 베이스전위의 (-)측을 일정하게, 즉 제어전압을 제한하기 위한 것이며, 다이오드(34)는 트랜지스터(13)의 베이스전위가 (+)일때 베이스에 흐르는 전류가 제너다이오드(33)에 흐르려고 하는 것을 방지하기 위한 것이다.

제5도의 회로구성에서 주파수가 전압으로 변환하는 원리는 제1도와 동일하게 때문에 그 설명은 생략한다.

제3도 내지 제5도에서, 펄스발서지(7)에서의 엘리베이터 이동속도에 비례하는 출력(7a)은 먼저 미분회로(91)에서 미분된 다음 정류회로(92)에서 전파정류되고 이 전파정류된 신호에서 단안정 멀티바이브레이터(93)로 공급된다.

단안정 말티바이브레이터(93)가 일정한 시간폭(A)의 펄스를 단자(31)에서 발생하는 것은 트랜지스터(13)의 베이스 전위에 의해 제6도와 같이 표시되고, (-)측의 전위가 제너다이오드(33)의 제너전압(Vz)으로 제한되어 있기 때문에 전원전압(Vc)이 Vc₁으로 상승하면 펄스폭은 A₁으로 좁혀지며, 전원전압(Vc)가 Vc₂로 저하되면 출력도 저하한다.

이에 대하여 평활회로(94)는 전원전압(Vc)이 상승되면 단자(30)에서 나온 출력(9a)도 상승하고, 전원 전압(Vc)이 저하되면 출력도 저하한다.

따라서, 각 소자를 적당하게 설정함으로써 단안정 멀티바이브레이터(93)의 펄스폭 증감과 평활회로(94)의 출력전압증감이 서로 상쇄되어 출력(9a)와 값이 전원전압(Vc)의 영향을 받지 않게 할 수 있다.

제7도는 본 고안의 다른 실시예를 나타낸 것으로서, 제너다이오드(33)는 입력단자(29)와 트랜지스터(12)의 에미터측에 접속되어 잇어 제5도의 경우와 동일하게 트랜지스터(13)의 베이스의 (-)측의 전위를 일정하게 제한하기 위한 것이다. 그 작용은 제4도와 동일하다.

다음으로 제8도 내지 제11도에 의해 본 고안의 또 다른 실시예의 권상기 및 개얄된 펄스발생장치에 대하여 상세히 설명한다.

도면중에서 (2)는 전동기(1)의 회전이 원(worm)과 윔치차에 의해 감속되어 전달되는 활차로서, 승실 및 균형추(도시생략)를 지지하는 로우프(3)가 감겨져 있다.

(34)는 권상기본체, (35)는 전동기축, (36)은 축(35)에 고정된 브레이크차, (37)은 하단이 본체(1)에 지지되고 상단이 스프링(38)에 의해 브레이크차(36)의 방향으로 압압되는 브레이크암으로서, 중간부에 브레이크차(36)의 외주면에 간극을 두고, 대향배치된 브레이크슈(39)가 장착되어 있다.

(40)은 본체(34)에 고정된 브레이크암(37)을 스프링(38)의 힘에 대항하여 바깥쪽으로 여는 전자석, (41)은 브레이크차(36)의 측면에 장착된 펄스부호판, (41a)는 펄스 발생용 회전판(41)에 설치된 돌기부, (41b)는 돌기부(41a) 사이의 공간부이다.

그리고, 돌기부(41a)와 공간부(4b)는 회전판(41)의 회전축선방향에서 본 현상이 각각 동일하다.

또 펄스발생기(7)의 출력(7a)은 제4도의 미분회로(91)의 입력신호로서 사용된다.

다음에서 제4도, 제8도-제11도에 의해 실시예의 작동을 설명한다.

전동기(1)가 구동됨과 동시에 전사석(40)은 브레이크암(37)을 개방하고 브레이크슈(39)는 브레이크차(36)에서 이탈된다.

또, 활차(2)는 구동되어 로우프(3)를 통하여 엘리베이터 승실이 구동된다.

그리고, 펄스발생용 회전판(41)도 회전하며, 펄스발생기(7)는 펄스발생용 회전판(41)의 돌기부(41a) 및 공간부(41b)에 응동되어 출력(7a)을 발생한다.

펄스발생용 회전판(41)의 돌기부(41a)와, 이 사이의 공간부(41b)는 회전축선방향에서 본 형상이동형이므로 출력(7a)은 제11(a)도와 같이 높은 레벨의 폭과 낮은 레벨의 폭이 동일하다.

이 출력(7a)은 미분회로(91)에서 미분되어 미분회로(91)는 제11(b)도와 같이 출력을 발생한다.

미분회로(91)의 출력(91a)은 정류회로(92)에서 정류되고, 정류회로(92)는 제11(c)도와 같이 츨력을 발생한다.

이 정류회로(92)의 출력(92a)의 주파수는 펄스발생기 출력(7a)의 주파수, 즉 펄스발생용 회전판(41)의 돌기부(41a) 또는 공간부(41b)에 의하여 펄스발생기(7)가 발생하는 출력의 주파수의 2배로 된다.

정류회로 출력(92)은 멀티바이브레이터(93)에서 파형정형되고, 이 멀티바이브레이터(93)는 제11(d)도와 같이 출력을 발생한다.

멀티바이브레이터(93)의 출력(93a)은 평활회로(94)에서 평활화되고, 평활회로(94)는 제11(e)도와 같이 아나로그 속도신호(9a)를 출력하게 된다.

이 아나로그 속도신호(9a)의 리플주파수는 종래의 펄스발생용 회로판(41)의 돌기부(41a) 또는 공간부(41b)에 의하여 펄스발생기 (7)가 발생하는 출력(7a)의 주파수와 동일한 것이었는데 대하여 2배의 주파수이기 때문에 ％리플은 종래에 비해 대폭적으로 감소된다.

그리고, 방향검출기능을 갖고 있기 때문에 통상적으로 2개의 펄스발생기(7)를 각 출력(7a)의 위상이 π/2위상 래깅(lagging)되도록 취부되어 있는데, 이와 같은 경우에 있어서, 본 고안을 적용함으로서 아나로그 속도신호의 리플주파수는 펄스발생용 회전판(41)의 돌기부(41a) 또는 공간부(41b)에 의하여 종래 1개의 펄스발생기가 발생하는 출력의 주파수의 4배로 되고, 대폭적인 리플저감이 가능하게 된다.

이상에서 설명한 바와 같이, 본 고안에서는 단안정 멀티바이브레이터와 평활회로로 된 회로로서, 전원 전압이 상승하면 단안정 멀티바이브레이터의 출력펄스의 폭을 협소하게 하고, 전원전압이 저하하면 위 출력펄스의 폭을 넓히는 소자를 위 단안정 멀티바이브레이터에 설치하였기 떼문에 간단한 구성으로 전원전압의 변동의 영향이 출력으로 나타나 안정한 엘리베이터의 속도검출장치를 구성할 수 있다.

즉, 본 고안은 펄스발생용 회전판의 형상을 펄스검출기의 출력의 높은 레벨의 폭과 낮은 레벨의 폭이 동일하도록 구성하여 출력을 미분하고 또 정류함으로써 엘리베이터의 이동속도신회를 얻도록 한 것이므로 저렴한 구성으로 아나로그 속도신호의 ％리플을 감소시킬 수 있다.

Claims (1)

1. 엘리베이터의 승실이 이동속도에 따라 펄스열(列)을 발생하는 펄스발생장치(7)와, 이 펄스발생장치(7)의 출력에 응동하는 단안정 멀티바이브레이터(93)와, 이 단안정 멀티바이르레이터(93)의 출력을 평활화하는 평활회로(94) 등을 구비하고, 멀티바이브레이터(93)과, 쌍을 이룬 트랜지스터(12)(13)과 , 한쪽 트랜지스터(12)의 주회로단자와 다른쪽 트랜지스터(13)의 베이스단자와의 사이에 접속된 콘덴서(14)등을 구비한 공지의 엘리베이터의 속도검출장치에 있어서, 상기 콘덴서(14)에서 주어지는 트랜지스터(13)의 베이스 전위의 (-) 극성을 일정하게 하는 제너다이오드(33)를 단안정 멀티바이브레이터(93)에 설치하는 것을 특징으로 하는 엘리베이터의 속도검출장치.