KR820001853B1 - 회전체의 디지탈 서보 시스템 - Google Patents

Abstract

내용 없음.

Description

회전체의 디지탈 서보 시스템

제1도는 본 발명에 따른 헤드모우터의 디지탈 서보시스템의 개략도.

제2도는 위상 비교되어야 할 기준신호와 헤드모우터 회전위상 정보신호와의 사이의 대표적 위상관계를 표시한 파형도.

제3도는 제1도의 펄스폭 변조회로의 일실시예를 보인 개략도,

제4도는 펄스폭 변조회로의 다른 실시예를 도시한 불록선도.

제5도는 펄스촉 변조기의 출력신호 파형과 저역통과 필터의 출력파형을 도시한 도면.

제6도는 제1도의 회전속도 검파기의 불록선도.

제7도는 제1도의 회전속도 검파기의 동작 설명에 도움이 되는 타이민챠트.

제8도는 제1도의 디지탈 위상 비교기의 블록선도.

제9도는 제8도의 위상 비교기의 동작 설명에 도움이 되는 타이밍 챠트.

제10도는 제1도의 혀드모우터 디지탈 서보 시스템과 함께 사용할 수 있는 캡시턴 서보 시스템의 불록선도

본 발명은 회전체의 서보시스템, 특히 회전체의 디지탈 서보시스템에 관한 것이다.

예를 들면 비디오 테이프 레코오더에 있어서는 헤드디스크 및 캡스턴을 구동하는 모우터와 같은 회전체의 회전속도 및 회전 위상을 제어하기 위해서 자동주파수제어(AFC) 자동위상제어(APC)의 서보시스템이 사용되고 있다.

종래의 비디오 테이프 레코오더로는 일반적으로 아날로그 서보시스템이 사용되고 있다. 대표적인 헤드·디스크 또는 헤드 ㆍ모우터의 APC 아날로그, 서보시스템으로는 기준신호(1/2로 분주된 수직동기 신호)가 파형 정형되어서 샘플링펄스가 만들어지며 180° 간격으로 배치된 두개의 디스크ㆍ톤(tone)헤드의 출력에 의해서 기준신호와 같은 주파수의 회전위상정보 구형파신호가 만들어지고 이 구형파신호는 파형 정형회로에 의해서 경사대형파(臺形波) 신호로 변환된다. 대형파신호의 경사부가 상기 샘플링 펄스에 의해서 샘플되며 이 아날로그 샘플은 홀드(hold)된다. 이 홀드된 아날로그 샘플의 진폭은 기준신호에 대한 헤드디스크의 순시적인 회전위상에 대응한다.

홀드된 아날로그 샘플 신호는 저역통과 필터에 의해서 직류신호로 변환되며, 모우터제에 증폭기를 거쳐서 헤드 직류 모우터를 제어한다.

이 아날로그적인 서보시스넴은 대용량의 콘덴서를 가진 샘플과 홀드회로를 필요로 하기 때문에 서보회로의 집적회로화를 곤란하게 한다. 또 아날로그 서보시스템에서는, 사용되는 부품이 경년변화(經年變化)나 온도 변화에 의한 영향을 받는다. 또 제어 루우프가 외래 잡음에 의해서 크게 영향된다.

본 발명은 대용량 콘덴서를 필요로 하지 않고 사용되는 부품의 경년변화나 온도 변화에 의한 영향을 받지 않고 또 외래잡음에 의한 영향이 비교적 적은 집적화에 적합한 회전체의 디지탈 서보시스템을 제공하는 것을 목적으로 한다.

또한 본 발명은 기준신호와 회전체의 회전위상 정보신호와의 사이의 위상차를 검출하여 그 위상차에 따라서 회전체를 제어하는 회전체의 디지탈 서보시스템이며, 고정된 주파수의 클럭신호의 계수를 하고 또한 기준신호의 주기에서 클리어되는 카운터와 배치신호에 응답해서 카운터의 순시적 카운트정보를 래치(latch)하는 래치회로와 상기한 래치회로에 의해서 래치된 카운트 정보의 함수인 펄스폭을 가진 펄스 신호를 만드는 펄스폭 변조회로 수단과, 입력이 펄스폭 변조회로수단의 출력에 결합되며 출력펄스의 펄스폭에 따라서 회전체를 제어하는 구동수단과, 카운터의 출력과 회전위상 정보신호에 응답해서 회전위상 정보신호가 카운터의 제1카운터수의 계수시와 제2카운터수의 계수시와의 사이에서 생길 때만 래치신호를 만드는 수단으로 되어있다.

제1도는 본 발명의 일실시예에 따른 APC계 및 AFC계를 포함한 헤드디스크 서보장치를 나타내고 있다.

헤드디스크를 회전시키는 직류헤드 모우터(10)의 회전위상이 180도 이격해서 대향하는 제1 및 제2의 디스크 톤 헤드(11) 및 (12)에 의해서 공지의 방법으로 검출된다. 톤헤드(11) 및 (12)는 각기의 헤드디스크상에 설치된 마그네트(단수)와 대향할 때에 검출펄스를 만들다. 즉, 톤 헤드 (11) 및 (12)의 각각은 헤드 디스크가 회전될 때마다 한개의 검출펄스를 만든다. 톤헤드(11) 및 (12)의 검출펄스는 각각 중폭기(13) 및 (14)를 거쳐서 플립플롭 회로(15)의 세트 및 리세트 입력에 결합되어진다.

이것에 의해 플립플롭회로(15)에서는 헤드디스크의 일회전주기와 같은 주기를 갖는 구형파 출력신호가 만들어진다. 구형파신호의 주파수는 대표적으로 30헤르쯔이다. 플립플롭회로(15)의 출력신호는 파형기(16)으로 공급되며 여기서 디지탈 카운터(17)에 공급되는 클리어펄스, 속도검출기(18)에 공급된다. 카운터(17)의 카운터출력은 판독하기 위한 판독펄스 및 회전위상 정보펄스신호 TACHO가 작성된다. 이들 펄스신호는 각각 플립플롭회로(15)의 출력파수를 보유한다. 파형기(16)은 트랙킹 조정회로 및 출력펄스 클럭신호 CP에 주기화시키는 회로를 포함하고 있다. 카운터(17)은 파형기(16)의 클리어펄스가 인가될 때마다 그 카운트 수가 클리어되며, 그후 클러펄스 CP의 계수를 개시한다. 카운터(17)은 헤드디스크가 1회전할 동안 클럭신호 CP를 계수하는 것이며, 클리어 되기 전의 카운트 수 헤드디스크의 회전속도 정보를 제공한다. 대응하는 카운트수 계수할때 상한속도 검출신호 및 하한속도 검출신호를 각각 출력으로 하는 제1 및 제2의 출력 U₁과 L₁을 비치하고 있다.

리이드(READ) 펄스는 클리어펄스가 발생되기전에 발생되는 것이고 속도검출기는 카운터(17)에서의 상한속도 검출신호 U₁및 하한속도 검출신호 L₁과 리이드펄스의 발생타이밍을 조사한다. 속도검출기(18)은 출력 U₁′및 L₁′을 보유하고 있고 상기한 조사결과에 따라서 출력 U₁′및 L₁′의 각각을 1 혹은 0의 전압 레벨로 한다. 출력 U₁′및 L₁′의 전위레벨에 따라서 스위치회로(19)의 출력이 제어된다.

리이드펄스가 하한속도 검출신호전에 발생될때, 환언하면 헤드디스크의 회전속도가 하한속도보다 낮을 때에는 상기 스위치회로(19)의 출력은 헤드모우터(10)을 가속하는 것같은 전압레벨로 되어진다.

스위치회로(19)의 출력은 저역통과 필터(20) 및 모우터 제어증폭기 (21)을 포함한 모우터 고동회로를 거쳐서 헤드 모우터(10)에 결합시킨다.

리이드펄스가 상한속도 검출신호 U₁이 발생된 후에 발생될 때에는 환언하면 헤드디스크의 회전이 상한 속도를 넘을 때에는 상기한 스위치회로(19)의 출력은 헤드모우터(10)을 감속시키는 것 같은 전압 레벨로 되어진다. 하한속도 검출신호 L₁이 발생된후, 또한 상한속도 검출신호 U₁이 발생되기 전에 리이드 펄스가 발생될때, 환언하면 헤드모우터(10)의 회전속도가 소정의 범위내에 있을 때에는 스위치회로(19)는 후술한 APC 서보회로의 출력을 고동회로에 결합되도록 가동한다.

상술한 서보 시스템은 AFC형이며 이것에 의해 헤드모우터(10)은 그 회전속도가 소정의 범위내에 들어가도록 제어된다.

다음에 APC계에 대해서 설명한다. 수신된 TV신호에서 분리된 60헤르쯔의 수직동기 신호가 분할기(22)에 의해서 1/2로 분주(分周)되어서 30헤르쯔의 기준신호가 만들어진다. 이 기준신호는 파형기(23)에 공급되어 클럭펄스 CP에 등기된 디지탈카운터(24)를 기준신호의 일주기 마다에 클리어하는 클리어펄스를 만든다. 카운터(24) 헤드디스크의 소정의 회전위상 제어범위내의 상한치 및 하한치를 계수할때 각각 상한 출력신호 및 하한출력신호를 내는 U₂및 L₂를 보유하고 있다. 디지탈위상 비교기(25)가 설치되어서 상기 헤드 회전위상 정보신호 TACHO와 디지탈 카운터(24)로부터의 하한출력신호 L₂와 상한출력신호 U₂의 발생의 시간관계를 조사한다.

위상 비교기(25)는 출력 U₂'및 L₂'를 가지고 있으며 상기한 조사결과 출력 U₂'및 L₂'각각을 1 혹은 0의 전압레벨로 한다. 출력 U₂'및 L₂'의 전압레벨에 따라 APC 스위치 회로(26)이 제어된다.

헤드모우터의 회전속도가 소정의 범위내에 있을 경우에는 출력 L₂에 검출신호가 나타나기 전 또는 출력 U₂에 검출신호가 나타난후 TACHO 신호가 발생될때, 즉 헤드디스크의 회전위상이 소정범위외에 있을 때 위상비교기(25)가 스위치(26)의 출력을 1레벨 혹은 0레벨로 한다.

이것에 의해서 헤드모우터가 가속 또는 감속되어서, 헤드모우터의 회전위상의 소정의 범위내에 끌어드린다. 헤드모우터의 회전위상이 소정의 제어범위내에 들어간 상태에서는 TACHO신호는 카운터의 출력에 검출신호가 생긴 후이며 또는 출력 U₂에 검출신호가 생기기 전에 발생된다. 이 결과, 위상비교기(25)는 TACHO 신호와 동기인 래치신호를 만들고, 카운터(24)의 계수처를 래치회로(27)에 래치시킨다. 즉 카운터(24)의 순시적인 카운터정보가 샘플되며 홀드된다. 래치회로(27)의 출력은 후술하는 펄스폭 변조기(28)에 결합되어 있으며 펄스폭 변조기(28)은 래치회로(27)에 홀드된 카운트 정보에 따른, 환언하면 레드모우터의 순시적인 회전위상에 따른 펄스폭은 가진 펄스신호를 만들고 스위치회로(26), (19)를 거쳐서 저역통과필터(20)에 결합된다. 저역통과 필터(20)은 펄스폭, 환언하면 헤드 모우터의 회전위상에 따른 크기를 갖는 모우터제어 직류신호를 만들고, 제어증폭기(21)을 거쳐서 헤드모우터(10)의 회전위상을 제어한다.

상기한 헤드 모우터 서보시스템에서는 AFC 시스템이 APC시스템에 대해서 우선으로 되어 있고 AFC계에 의해서 헤드모우터의 회전속도가 소정의 범위에 들어갔을 경우 헤드모우터의 회전위상이 제어된다.

1/2 분주기(22)의 출력이 기록모우드로까지 헤드를 거쳐서 자기테이프상에 기록된다. 이와같이 자기 테이프상에 기록된 제어펄스는 재생모우드시 후술할 캡스턴 APC 시스템의 캡스턴 회전정보신호로서 사용된다. 재생모우드에 있어서는 디스크 APC시스템의 기준신호는 카운터(24)의 소정의 카운트수의 디고드 출력(29)가 사용된다. 이 디코드 출력(29)는 수직동기신호가 인가되어 있을 때에는 발생이 저지된다.

재생모우드에 있어서는 디코드 출력(29) 대신에 재생된 제어펄스가 기준신호로서 이용되어도 좋다.

제2도는 상술된 서보시스템으로서 대표적인 타이밍 챠트를 나타내고 있으며, 제2a도는 주파수 분할기(22)의 출력기준신호, 제2b도는 카운터(24)에 공급되는 클리어 펄스를, 제2c도는 플립플롭(15)의 출력을, 그리고 제2d도는 TACHO 펄스를 나타내고 있다.

펄스폭 변조기(28)의 일예를 보인 제3도에 대해서 설명하면 적당한 주파수를 가진 캐리어펄스 MP가 프리세트다운(Preset dowm) 카운터(30)의 세트입력 S와 플립플롭(31)의 리세트입력 R에 공급된다. 캐리어 펄스 MP의 세트입력 S에의 인가에 응답해서 래치회로(27)에 홀드된 카운트 정보가 다운카운터(30)에 리이드된다. 다운카운터(30)에는 다운카운트용의 예를들 면 상기한 클럭펄스의 2배의 주파수를 가진 펄스 2CP가 공급되며 이것에 따라서 다운카운터(30)이 프리세트된 카운트수로부터 카운트다운 되어진다.

카운트다운 결과 다운카운터(30)의 카운트수가 0으로 되면 플립플롭(31)이 세트된다. 플립플롭(31)의 리세트에서 세트까지의 시간은 래치회로(27)에 홀드된 카운트수에 의존된다. 따라서 플립플롭(31)의 출력은 캐리어펄스 MP와 같은 주파수를 보유하고 있지만 출력신호의 펄스층격계수 래치회로(27)의 카운트 수에 따라서 변화된다. 환언하면 캐리어펄스 MP의 펄스폭이 변조되어 진다.

제5a도는 헤드모우터의 소정범위내에 있어서의 여러가지 회정위상에 있어 펄스폭 변조기의 출력파형을, 제5b도는 저역통과필터(20)의 출력상태를 보인다. 저역통과필터(20)의 출력전압은 펄스폭 변조기의 출력의 충격계수에 따른 크기를 갖는다. 헤드모우터(10)은 적절한 회전위상을 가질때까지 저역통과 필터(20)의 출력에 의해서 제어된다.

제4도는 펄스폭 변조회로의 다른 예를 보인 것이며 클럭신호 2CP가 래치회로(27)과 같은 수의 비트단을 갖는 리플카운터(32)에 공급되며 카운터(32)의 최종단으로 부터의분주출력 MP가 플립플롭(31)의 리세트 입력에 캐리어 펄스로서 공급된다. 카운터(32)의 카운트수와 래치회로(27)의 카운트수가 비교기(33)을 통해 비교된다.

카운터(32)의 카운트수의 래치회로(27)에 홀드된 카운트수가 일치되면 비교기(33)은 플립플롭(31)에 세트펄스를 결합한다. 제3도의 예와같이 제4도의 예에서도 플립플롭(31)에서는, 리세트 펄스 MP와 같은 주파수를 갖고 있지만 래치회로(27)에 홀드된 카운트수에 따라 달라지는 플스폭을 갖는 펄스폭 변조출력신호가 제조된다.

디스크 시스템은 캡스턴시스템에 비해 외부방해에 의한 영향이 비교적 적기 때문에 APC시스템의 펄스폭 변조회로 출력에 의한 직선적 제어범위 즉, 카운터(24)에서의 하한검출출력의 발생과 상한검출출력의 발생사이의 시간간격 TL은 회전위상 정보신호 TACHO의 일주기(1/30sec)의 대개 5-10%면 된다.

TL가 약 2.28msec인 경우 이 시간내에 계수되는 클럭펄스 CP(주파수는 895킬로 헤프쯔로 한다)의 수는 약2¹¹이다. 이것은 래치회로(27)에는 카운터(24)의 하위 비트 출력이 결합되면 좋다는 것을 뜻하고 있다..따라서 제3도 및 제4도에 보인 카운터 비교기 및 래치회로는 11비트로 구성되어도 좋다.

카운터(24)는 예를 들면 15비트이다. 캐리어펄스 MP의 주파수는 2×895/2¹¹

874 헤르쯔로 선택되어도 좋으면 이 캐리어 주파수라면 대개 100%의 변조도가 취해진다.

제6도는 속도 검출기(18)과 스위치회로(19)의 실제적인 구성이 도시되어 있다. 스위치회로(19)는 NAND게이트(40) 및 (41)을 구비하고 있으며, 회로(40)의 한입력에는 속도검출기(18)의 출력 U1'가 타방의 입력에는 NAND게이트(41)의 출력이 결합되어 있다.

NAND게이트(41)의 한편의 입력에는 속도검출기(18)의 출력 L1'이 다른 편의 입력에는 스위치회로(26)의 출력이 결합되어 있다.

출력 U1'는 플립플롭(42)의 출력 Q에 접속된 인버터(43)의 출력이며 한편 출력 L1′는 플립플롭(44)의 출력 Q에 접속된 인버터(45)의 출력이다. 플립플롭(42)는 전원투입시 이니셜세트 입력신호에 의해 세트되고, 출력 Q가 LOW로 되어진다. 따라서 전원 투입시의 스위치회로(19)의 출력은 HIGH이며, 헤드모우터를 가속시킨다.

제7a도에 도시된 리드펄스가 출력이 플립플롭(42)의 세트입력으로 결합된 NAND게이트(45), 출력이 플립플롭(42)의 리세트 입력에 결합된 NAND게이트(46) 및 출력이 플립플롭(44)의 세트 입력에 결합된 NAND게이트(47)에 결합되어 있다. NAND게이트(45)에는 플핍플롭(48)의 출력 Q가 인버터(50)을 거쳐서 결합되며 게이트(47)에는 플립플롭(49)의 출력 Q가 인결합되며 NAND게이트(47)에는 플립플롭(49)의 출력 Q가 결합된다.

NAND게이트(46)에는 플립플롭(49)의 출력 Q가 인버터 (51)을 거쳐서 결합되며 플립흘롭(48)의 출력 Q가 결합되어져 있다. 플립플롭(48) 및 (49)의 세트입력에는, 제7b도에 보인 클리어펼스가 결합되고 플립플롭(48)의 리세트 입력에는 가운터(17)의 출력U1(제7d도)가 플립플롭(49)의 리세트 입력에는 출력(제7c도)가 결합되어 있다. 플립플롭(48)의 출력파형이 제7f도에 플립플롭(49)의 출력파형이 제7l도에 도시되어 있다.

제7도의 타이밍 챠트는 리이드펄스의 간격내에 카운터(17)에 의해 상한속도 검출신호 U1이 만들어지는 헤드 모우터의 회전속도가 하한치 이하의 상태를 보인다. 모우터의 회전속도가 극히 늦을 때에는 리이드펄스에 따라 플립플롭(42)가 세트되며, 속도 검출기의 출력 U1′를 LOW 즉, 스위치회로(19)의 출력은 HIGH가 된다. 이 결과 헤드 모우터는 가속케 된다.

리이드펄스가 하한속도 검출신호 L1의 발생전에 발생될때, 즉, 헤드모우터의 회전속도가 상한치 이상일때에는 리이드펄스에 의해서 NAND 게이트(47)의 출력이 LOW가 되기 때문에 플립플롭회로(42)는 리세트되며, 한편 플립플롭회로(44)는 세트된다. 이 결과 출력 U1'는 HIGH 출력 L1'는 LOW 된다. 따라서 NAND 게이트(41)의 출력은 HIGH 되기 때문에 스위치회로(19)의 출력은 낮게 되어서 헤드 모우터를 감속시킨다. 다음에 리이드펄스가 출력 L1가 출력 U2 사이에 도래될때 즉, 헤드모우터의 회전속도가 소정의 범위내에 있을 때 리이드펄스에 의해서 NAND 게이트(46)의 출력만이 낮아지기 때문에 플립플롭(42)및 (44)의 양쪽이 리세트된다. 이 결과 출력 U1' 및 L1'가 함께 높아져서 스위치로(19)가 작동되고, 그 출력은 APC 시스템의 스위치회로(26)의 출력에 의존한다.

제8도는 위상비교기(25)와 스위치회로(26)의 실제적인 배치를 보인다. 스위치회로(26)은 NAND 게이트(70)및 (71)을 구비하고 있으며, NAND 게이트(70)의 입력에는 위상비교기(25)의 출력 U2′가 타방의 입력에는 NAND 게이트(71)의 출력이 결합되어 있다. 게이트(71)의 한편의 입력에는 위상비교기(25)의 출력 L2′가 다른편의 입력에는 펄스폭 변조회로(28)의 출력이 결합된다. 위상비교기(25)는 도시와 같이 R-S 플립플롭(72),(74), (78), (81) 및 (82), NAND 게이트(75),(76) 및 (77), 인버터(73), (75), (83) 및 (84), AND 게이트 (79) 및 (80)으로 구성되어 있다.

제9도는 카운터(24)의 하한치 출력 L2와 상한치 출력 U2와의 시간간격내에서 TACHO 신호가 도래한다는 회로위상이 소정범위내에 있을때의 타이밍챠트를 나타내고 있다.

플립플롭(78), (81)및 (82)는 제9a도에 보인 클리어필스에 의해서 세트되며 플립플롭(81)은 제9f도에 도시된 것처럼 상한치 출력 V2에 의해서 리세트되며 플립플롭 회로(82)는 제9e도에 도시된 것처럼 하한치 출력 L2에 의해서 리세트된다.TACHO 신호가 제9d도에 보인 타이밍이고 NAND 게이트(75), (76) 및 (77)에 결합되면 NAND 게이트(76)의 출력만이 HIGH에서 LOW로 변한다. NAND 게이트(6)의 TACHO 신호와 같은 지속기간을 같는 출력이 래치신호로서 사용된다.

NAND 게이트(76)의 출력이 LOW 될때 플립플롭(72) 및 (74)는 리세트된다.

이 결과 플립플롭(72) 및 (74)의 출력 Q가 낮아지고 출력 U2'및 L2'가 함께 높아진다. 따라서 NAND 게이트(70) 및(71)이 함께 작동되고 펄스폭 변조회로의 출력을 스위치회로(19)에 공급한다.

TACHO 신호가 출력 L2의 발생전에 도래될 때에는, 즉 헤드모우터의 회전위상이 기중신호에 대해서 지나치게 진행될때 TACHO 신호에 따라서 NAND 게이트(77)의 출력이 LOW 되고 플립플롭(78)을 리세트한다. 이 결과 플립플롭(78)의 출력 Q가 낮아지기 때문에 플립플롭 (72)가 리세트되며 한편 플립플롭(74)가 세트된다.

따라서 출력 V₂'는 HIGH 되고 한편 L₂'는 LOW 된다. 이 결과 NAND 게이트(71)의 출력이 높아지고 그리고 NAND 게이트(70)의 출력은 낮아진다. 즉, 스위치회로(26)의 출력은 LOW로 되며 헤드모우터의 소망의 회전속도 범위내에서 헤드모우터를 감속시킨다.

다음에 TACHO 신호가 상한치 검출신호 V₂의 발생후에 도래될때 즉 헤드모우터의 회전위상이 기준신호에 대해서 지나치게 늦어질 때에는 TACHO 신호에 의해서 NAND 게이트(70)의 출력만이 LOW 된다.

이 결과 플립플롭(72)가 세트되어, 한편 플립플롭 (74)는 리세트된다. 따라서 출력 U2′가 LOW 되고, 이 때문에 스위치회로(26)의 출력을 HIGH한다. 즉, 헤드모우터의 회전위상이 지나치게 늦어질 때에는 헤드모우터는 소망의 회전속도 범위내에서 가속된다. 이와 같이 해서 헤드모우터는 APC 시스템에 의해서 그 회전위상이 기준신호에 대해서 적정하게 될때까지 제어된다.

제10도는 캡스틴 디지탈 서보 시스템을 도시한 것이다. 이 캡스턴 서보 시스템에서는 APC와 AFC 서보시스템이 동시에 되어 있다.이것은 캡스턴 서보가 디스크 서보에 비해서 외부의 한 영향을 비교적 크게 받기 때문이고 더우기 캡스턴 구동을 안전시키기 위한 것이다.캡스턴의 디지탈서보는 상술된 헤드디스크의 디지탈 서보와 본질적으로 변함이 없다.

캡스턴의 APC 시스템은 상술한 헤드디스크의 APC시스템과 동일하게 카운터(90), 래치회로(91), 위상 비교기(102), 펄스폭변로회로(93), 스위치회로 (94), (95) 및 저역통과필터 (96)에 의해서 구성된다.

AFC 시스템은 카운터(97), 속도검출기(99), 래치회로(98), 펄스폭 변조회로(100), 스위치회로(1010) 및 지역통과필터(102)에 의해서 구성된다. APC 시스템의 저역통과필터(96)의 출력과 AFC 시스템의 저역통과필터(102)의 출력과는 가산기(103)에 의해서 합성되며 도시하지 않은 제어증폭기를 거쳐서 캡스턴 모우터를 제어한다.

APC계의 카운터(90)에는 클리어펄스로서 기록모우드 할때에는 제1도의 수직등기신호로 만들어지는 파형기(23)의 출력펄스가 재생모우드할 때에는 카운터(24)의 출력(29)에 발생되는 펄스가 트랙킹 조정회로(106)을 거쳐서 기록재생절환스위치(104)에 의해서 선택적으로 인가된다. 위상비교기(92)에는 재생모우드시 제어헤드로부터 재생된 제어펄스(기록되는 제어펄스와는, 인버터에 의해서 발전되어서 역상(逆相)의 관계에 있다)가 기록모우드시에는 공지된것 같이 캡스턴의 회전을 검출하는 헤드에서 얻어진 캡스턴 위상 검출신호(30헤르쯔로 분주되어 있다)가 상기 기록 재생절환 스위치(104)와 연동되는 스위치(105)에 의해서 선택적으로 인가된다. AFC 시스템 카운터(97)과 속도검출기(99)에는, 캡스턴 위상검출신호가 인가된다. 속도 검출기(99)는 턴스캡의 회전속도가 소망의 범위에 있을 때에는 캡스턴 위상검출신호의 도래시에 래치신호를 발생하고 카운터(97)의 캡스턴 회전속도 정보를 래치회로(98)에 리이드시킨다. 래치회로(98)의 디지탈치에 의존된 펄스폭을 갖는 펄스폭 변조기(100)의 출력신호에 의해서 캡스턴의 회전속도가 적정까지 제어된다.

Claims (1)

1. 기준신호의 주기에서 클리어되도록 배치되고 클럭신호를 계수하기 위한 카운터와, 카운터에 의해 결정된 순시 카운트를 래치하도록 래치신호에 반응하는 래치회로와, 회전체의 회전을 제어하기 위한 구동장치 등으로 구성되며, 회전체에 관련된 회전위상 정보신호와 예정된 주기를 갖는 기준신호 사이의 위상차가 검출되며 회전체의 회전을 게어하도록 이용된 회전체의 디지탈 서보 시스템에 있어서, 래치회로(27)에 의해 래치된 카운트 정보의 함수인 펄스폭을 갖는 출력펄스신호를 만들기 위한 펄스폭 변조 회로장치(28)와 입력단자가 펄스폭 변조회로장치(28)의 출력단자에 연결되어 출력 펄스신호의 펄스폭에 따라 회전체의 회전을 제어하는 고동장치와 카운터(24)가 제1예정카운트수를 카운트하는 시간과 카운터(24)가 제 2 예정카운트수를 카운트하는 시간사이의 시간 간격 동안에 회전위상 정보신호가 발생할 때에만 래치신호를 제조하기 위해 회전 위상 정보신호와 카운터(24)의 출력에 반응하는 디지탈 위상 비교장치(25) 등으로 구성됨을 특징으로 하는 회전체의 디지탈 서보 시스템.

Images