KR20240079220A - 디스플레이 장치의 제조방법 및 그 디스플레이 장치 - Google Patents

디스플레이 장치의 제조방법 및 그 디스플레이 장치 Download PDF

Info

Publication number
KR20240079220A
KR20240079220A KR1020220160384A KR20220160384A KR20240079220A KR 20240079220 A KR20240079220 A KR 20240079220A KR 1020220160384 A KR1020220160384 A KR 1020220160384A KR 20220160384 A KR20220160384 A KR 20220160384A KR 20240079220 A KR20240079220 A KR 20240079220A
Authority
KR
South Korea
Prior art keywords
conductive semiconductor
light emitting
semiconductor layer
shaped light
layer
Prior art date
Application number
KR1020220160384A
Other languages
English (en)
Inventor
정해용
신찬수
박형호
김신근
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020220160384A priority Critical patent/KR20240079220A/ko
Priority to PCT/KR2023/015603 priority patent/WO2024111875A1/ko
Publication of KR20240079220A publication Critical patent/KR20240079220A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 디스플레이 장치의 제조방법 및 그에 따른 디스플레이 장치에 관한 것으로서, 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 T자형 발광로드를 형성하는 단계와, 상기 T자형 발광로드를 제어기판 상에 측방향(├)으로 눕혀서 정렬시키는 단계와, 상기 정렬된 T자형 발광로드의 제1도전형 반도체층과 연결되는 제1전극을 형성하고, 제2도전형 반도체층과 연결되는 제2전극을 형성하여 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법을 기술적 요지로 한다. 이에 의해 T자형 발광로드를 제조하고, 이를 제어기판 상에 측방향으로 정렬한 후, 전극을 형성하여 디스플레이 장치를 제공하는 것으로서, 디스플레이 제어기판 상에 초소형 T자형 발광로드의 정렬을 대량으로 용이하게 구현할 수 있으며, 발광효율을 높이고, 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이한 이점이 있다.

Description

디스플레이 장치의 제조방법 및 그 디스플레이 장치{Method for manufacturing a display device and a display device thereby}
본 발명은 디스플레이 장치의 제조방법 및 그에 따른 디스플레이 장치에 관한 것으로서, 디스플레이의 제어기판 상에 배열 및 고정이 용이한 디스플레이 장치의 제조방법 및 그에 따른 디스플레이 장치에 관한 것이다.
전기, 전자 장치의 고집적, 고성능화에 따라 마이크로 발광다이오드나 나노 발광다이오드와 같은 미세 발광소자의 제조 방법에 대한 다양한 시도가 이루어지고 있다.
통상 이러한 발광소자는 기판 상에 반도체층을 평면형으로 에피 성장하고 전극을 형성한 후 이를 디스플레이를 위한 타겟기판이나 제어기판 상에 전사하여 본딩하거나 고정시키게 된다.
이러한 초소형의 발광소자를 디스플레이 광원으로 이용할 경우, 특히 풀칼라(Full color) 디스플레이의 구현을 위해서는 제어기판이나 타겟기판에 이들을 고속으로 대량 전사하여 집적하는 기술이 필요하다.
종래 기술인 한국특허출원 제2011-0040925호(풀-칼라 LED 디스플레이 장치 및 그 제조방법)는 초소형의 LED 소자를 전극에 3차원으로 직립하여 결합시켜 디스플레이 장치를 구현하는 것으로, 초소형의 LED 소자가 전극에 용이하게 3차원으로 직립하여 결합할 수 있도록 초소형 LED 소자의 하부에 결합링커와 그 사이에 금속미분말을 첨가하여 구성하였다.
즉, 초소형 LED 소자의 전극표면에 자기 조립을 위한 결합링커(제1링커)를 코팅하고, 이에 대응하는 LED 디스플레이 기판의 픽셀 위치에 상기 결합링커와 결합할 수 있는 제2링커를 형성하여, 금속미분말과에 상기 링커를 부착시키고, 열처리를 수행함으로써 금속미분말이 오믹컨택층으로 유도하여 LED 소자를 디스플레이 기판의 픽셀 위치에 고정시키도록 한 것이다.
상기 종래 기술은 자기 조립을 위한 결합링커에 의해 초소형 LED 소자가 디스플레이 기판의 픽셀 위치에 눕거나 뒤집히는 문제를 해결할 수 있게 된다.
그러나, 상기 종래 기술은 LED 소자의 전극표면과 디스플레이 기판의 픽셀 위치에 결합링커를 형성하고, 금속미분말을 첨가한 후, 솔더링 하는 등 공정이 매우 번거롭고, 결합 과정 중에 주변 소자가 손상될 염려가 있다.
또한, 이는 화학적으로 자기 조립에 의해 결합을 유도하는 것으로서, 초소형 LED 소자를 전극상에 3차원으로 직립시켜 결합하기는 매우 어려우며, 공정 변수가 작용할 가능성이 매우 높아 픽셀 불량이 발생할 염려가 높다.
또한, 픽셀 당 마이크로 단위의 LED를 한 개씩만 대응시킬 경우 LED의 불량이 동시에 픽셀 불량이 될 수 있는 문제점이 있다.
나아가, 디스플레이에서 형성되는 서브 픽셀이 전극 상에 위치함에 따라 나노단위의 초소형 LED를 3차원으로 직립시켜 전극에 연결시켰다 하더라도 초소형 LED 소자의 활성층에서 발생한 광자가 완벽하게 광추출을 못하며, 직립한 초소형 LED 표면과 공기층 간에 생기는 면에서의 전반사에 의한 광추출 저하의 염려가 있다.
뿐만 아니라, 상단의 전극에 가로막혀 외부로 광추출 효율이 높지 못하고, 일부 광은 활성층 내부에서 흡수됨에 따라 광추출 효율이 저하되는 문제점이 있다.
공개특허 출원번호 10-2013-0080412 공개특허 출원번호 10-2011-0040925
본 발명은 상기 필요성에 의해 도출된 것으로서, T자 형태의 발광로드를 형성하여 디스플레이의 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이한 디스플레이 장치의 제조방법 및 그에 따른 디스플레이 장치의 제공을 그 목적으로 한다.
상기 목적 달성을 위한 본 발명은, 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 T자형 발광로드를 형성하는 단계와, 상기 T자형 발광로드를 제어기판 상에 측방향(├)으로 눕혀서 정렬시키는 단계와, 상기 정렬된 T자형 발광로드의 제1도전형 반도체층과 연결되는 제1전극을 형성하고, 제2도전형 반도체층과 연결되는 제2전극을 형성하여 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법을 기술적 요지로 한다.
또한, 상기 T자형 발광로드를 형성하는 단계는, 성장기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 제1도전형 반도체층을 형성하는 단계와, 상기 제1도전형 반도체층의 패터닝에 의한 선택적 식각 또는 선택적 성장에 의해 로드(rod) 패턴을 형성하는 단계와, 상기 제1도전형 반도체층과 상기 로드 패턴을 둘러싸는 활성층을 형성하는 단계와, 상기 활성층을 둘러싸는 제2도전형 반도체층을 형성하는 단계와, 상기 로드 패턴 사이의 상기 제2도전형 반도체층, 상기 활성층 및 상기 제1도전형 반도체층을 메사 식각하는 단계와, 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 T자형 발광로드를 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 로드 패턴을 형성하는 단계는, 상기 제1도전형 반도체층의 마스크 패터닝 공정에 의해 구현되는 것이 바람직하다.
또한, 상기 마스크 패터닝 공정은, 상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고, 이를 식각 마스크로 하여 로드 패턴을 탑다운(Top-down) 방식으로 형성하는 것이 바람직하며, 또한, 상기 마스크 패터닝 공정은, 상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고, 이를 증착 마스크로 하여 로드 패턴을 바텀업(Bottom-up) 방식으로 형성하는 것이 바람직하다.
또한, 상기 메사 식각하는 단계 이후에, 상기 희생층 및 상기 제2도전형 반도체층 상에 제1절연층을 형성하는 단계와, 상기 희생층 상의 제1절연층을 식각하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 T자형 발광로드를 형성하는 단계는, 성장기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 제1도전형 반도체층을 형성하는 단계와, 상기 제1도전형 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2도전형 반도체층을 형성하는 단계와, 마스크 패터닝 공정에 의한 상기 제2도전형 반도체층 및 상기 활성층을 포함하는 로드 패턴을 형성하는 단계와, 상기 로드 패턴 사이의 상기 제1도전형 반도체층을 메사 식각하는 단계와, 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 T자형 발광로드를 형성하는 단계를 포함하는 것이 바람직하다.
또한, 메사 식각하는 단계 이후에, 상기 희생층 및 상기 로드 패턴 상에 제1절연층을 형성하는 단계와 상기 희생층 상에 형성된 제1절연층을 식각하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는, 컨택전극을 포함하는 제어기판 상에 제2절연층을 형성하고, 상기 제2절연층 상에 상기 T자형 발광로드가 측방향으로 눕혀서 정렬될 수 있도록 결합홈을 형성하며, 상기 결합홈에 상기 T자형 발광로드를 정렬시키는 것이 바람직하다.
또한, 상기 T자형 발광로드와 상기 결합홈은, 결합면을 표면개질하여 상호 안정적으로 결합되도록 하는 것이 바람직하다.
또한, 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계는, 상기 제2절연층을 식각하여 상기 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부는 노출시키고, 상기 제1도전형 반도체층 및 제2도전형 반도체층 상호 간에는 절연되도록 하며, 상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시키는 것이 바람직하다.
또한, 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는, 컨택전극을 포함하는 제어기판 상에 제2절연층을 형성하고, 상기 제2절연층 상에 제1의 T자형 발광로드가 측방향으로 정렬할 수 있도록 제1의 결합홈을 형성하며, 상기 제1의 결합홈에 상기 제1의 T자형 발광로드를 정렬시키는 제1공정과, 상기 제1의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제2의 결합홈을 형성하고, 상기 제2의 결합홈에 상기 제1의 T자형 발광로드와는 다른 활성층을 갖는 제2의 T자형 발광로드를 정렬시키는 제2공정과, 상기 제2의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제3의 결합홈을 형성하고, 상기 제3의 결합홈에 상기 제1 및 제2의 T자형 발광로드와는 다른 활성층을 갖는 제3의 T자형 발광로드를 정렬시키는 제3공정을 포함하여, 서로 다른 발광파장을 갖는 제1, 제2 및 제3의 T자형 발광로드를 각각 복수 개씩 상기 제1공정, 상기 제2공정 및 상기 제3공정에 의해 상기 제어기판 상에 동시에 정렬시키는 것이 바람직하다.
또한, 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계는, 상기 제2절연층을 식각하여 상기 제1, 제2 및 제3의 T자형 발광로드의 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부를 동시에 노출시키고, 상기 제1도전형 반도체층 및 제2도전형 반도체층 상호 간에는 절연되도록 하며, 상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시키는 것이 바람직하다.
또한, 상기 제1, 제2 및 제 3의 T자형 발광로드는, 상기 제어기판 상에서 직선형 배열로 같은 방향으로 정렬되거나, 상기 제어기판 상에서 직선형 배열로 반대 방향으로 정렬되거나, 상기 제어기판 상에서 방사형으로 정렬되는 것이 바람직하다.
또한, 상기 T자형 발광로드와 상기 결합홈은, 결합면을 표면개질하여 상호 안정적으로 결합되도록 하는 것이 바람직하다.
본 발명은 컨택전극을 포함하는 제어기판과, 상기 제어기판 상에 형성되며, 결합홈을 포함하는 절연층과, 상기 결합홈에 수용되어, 측방향으로 눕혀서 정렬되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 T자형 발광로드와, 상기 컨택전극과 연결되며, 상기 제1도전형 반도체층과 연결되는 제1전극 상기 제2도전형 반도체층과 연결되는 제2전극을 포함하는 것을 특징으로 하는 디스플레이 장치를 또 다른 기술적 요지로 한다.
또한, 상기 T자형 발광로드는, 복수개가 결합홈에 각각 정렬되며, 서로 같거나, 서로 다른 발광파장의 활성층을 포함하는 것이 바람직하다.
여기에서 상기 T자형 발광로드는, 상기 제어기판 상에서 직선형 배열로 같은 방향으로 정렬되거나, 상기 제어기판 상에서 직선형 배열로 반대 방향으로 정렬되거나, 상기 제어기판 상에서 방사형으로 정렬되는 것이 바람직하다.
또한, 상기 T자형 발광로드 상에 렌즈부가 더 형성될 수 있다.
본 발명은, T자형 발광로드를 제조하고, 이를 제어기판 상에 측방향으로 정렬한 후, 전극을 형성하여 디스플레이 장치를 제공하는 것으로서, 디스플레이 제어기판 상에 초소형 T자형 발광로드의 정렬을 대량으로 용이하게 구현할 수 있으며, 발광효율을 높이고, 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이한 효과가 있다.
또한 본 발명은 디스플레이 제어기판 상에 소정의 결합홈을 형성하여, T자형 발광로드가 정방향이나 역방향으로 결합되지 않고, 측방향에 유리하게 정렬 및 고정될 수 있도록 하여 초소형 T자형 발광로드의 정확하고 대량 정렬이 신속하게 이루어져 공정 수율이 높고 픽셀 불량이 최소화할 수 있다.
또한, 본 발명은 각 발광파장에 따른 결합홈을 순차적으로 형성하고, 해당 발광파장을 갖는 T자형 발광로드를 정렬시킨 후, 전극을 동시에 형성함으로써, Full-color 디스플레이 장치의 구현을 위한 다중 발광파장을 갖는 T자형 발광로드의 정렬이 정확하고, 신속하게 이루어지도록 한다.
도 1 및 도 2 - 본 발명의 실시예에 따른 T자형 발광로드의 제조방법에 대한 모식도.
도 3 - 도 1 및 도 2의 실시예에 따른 디스플레이 장치의 제조방법에 대한 모식도.
도 4는 본 발명의 다른 실시예에 따른 T자형 발광로드의 제조방법에 대한 모식도.
도 5 - 도 4의 실시예에 따른 디스플레이 장치에 대한 모식도.
도 6 - 본 발명의 실시예에 따른 다양한 발광파장을 갖는 디스플레이 장치의 제조방법에 대한 모식도.
도 7 내지 도 9 - 본 발명의 다양한 실시예에 따른 디스플레이 장치에 대한 모식도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(device) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명은 T자 형태의 발광로드를 형성하여 디스플레이 제어기판 상에 정렬하여 디스플레이 장치를 제공하고자 하는 것이다.
특히 T자 형태의 발광로드를 디스플레이 제어기판 상에 정렬하기 위해 제어기판 상에 소정 형상의 결합홈을 형성하여 T자형 발광로드를 결합시킴으로써, 디스플레이 제어기판의 특정 위치에 선택 배열 및 고정이 용이한 장점이 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 도 1 및 도 2는 본 발명의 실시예에 따른 T자형 발광로드의 제조방법에 대한 모식도이고, 도 3은 도 1 및 도 2의 실시예에 따른 디스플레이 장치의 제조방법에 대한 모식도이고, 도 4는 본 발명의 다른 실시예에 따른 T자형 발광로드의 제조방법에 대한 모식도이고, 도 5는 도 4의 실시예에 따른 디스플레이 장치에 대한 모식도이고, 도 6은 본 발명의 실시예에 따른 다양한 발광파장을 갖는 디스플레이 장치의 제조방법에 대한 모식도이고, 도 7 내지 도 9는 본 발명의 다양한 실시예에 따른 디스플레이 장치에 대한 모식도이다.
도시된 바와 같이 본 발명의 실시예에 따른 디스플레이 장치의 제조방법은, 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 T자형 발광로드를 형성하는 단계와, 상기 T자형 발광로드를 제어기판 상에 측방향(├)으로 눕혀서 정렬시키는 단계와, 상기 정렬된 T자형 발광로드의 제1도전형 반도체층과 연결되는 제1전극을 형성하고, 제2도전형 반도체층과 연결되는 제2전극을 형성하여 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 T자형 발광로드를 형성하는 단계는, 성장기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 제1도전형 반도체층을 형성하는 단계와, 상기 제1도전형 반도체층을 소정 깊이로 식각하여 로드(rod) 패턴을 형성하는 단계와, 상기 제1도전형 반도체층과 상기 로드 패턴을 둘러싸는 활성층을 형성하는 단계와, 상기 활성층을 둘러싸는 제2도전형 반도체층을 형성하는 단계와, 상기 로드 패턴 사이의 상기 제2도전형 반도체층, 상기 활성층 및 상기 제1도전형 반도체층을 메사 식각하는 단계와, 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 복수 개의 T자형 발광로드를 형성하는 단계를 포함하는 것을 특징으로 한다.
이에 의해 본 발명에 따른 디스플레이 장치는, T자형 발광로드를 제조하고, 이를 제어기판 상에 측방향으로 정렬한 후, 전극을 형성하여 디스플레이 장치를 제공하는 것으로서, 디스플레이 제어기판 상에 초소형 T자형 발광로드의 정렬을 대량으로 용이하게 구현할 수 있으며, 발광효율을 높이고, 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이하도록 한 것이다.
본 발명에 따른 T자형 발광로드는 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 것으로서, 활성층을 포함하는 다양한 종류의 반도체층을 포함할 수 있다.
본 발명의 일실시예에 따른 T자형 발광로드의 제조방법은, 먼저, 성장기판 상에 희생층을 형성한다. 그리고 상기 희생층 상에 제1도전형 반도체층을 형성한다(도 1(a), 도 2(a)).
상기 성장기판은 GaN, ZnO, GaP, MgAl2O4, MgO, LaAlO2, LaGaO2, GaAs, AlN, InP, Cu, 도전성 기판 중 어느 하나를 사용할 수 있으며, 반도체층의 에피 성장시킬 수 있으면 이에 제한되지는 않는다.
본 발명의 일실시예에 따른 상기 희생층은 Graphene과 같은 2D material을 사용하여 remote epitaxy 방식으로 성장 후 물리적 stress를 일으킬 수 있는 필름을 증착 또는 접착하여 분리할 수도 있다.
본 발명에 따른 제1도전형 반도체층은 Ⅲ-Ⅴ, Ⅱ-Ⅵ 및 Ⅳ-Ⅳ계 화합물 반도체, 또는 이들을 혼합한 화합물 반도체를 이용할 수 있다.
본 발명의 일실시예에 따른 제1도전형 반도체층은, 제1도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일예로, 발광소자가 청색 파장대의 광을 방출하는 경우, 제1도전형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다.
예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1도전형 반도체층은 제1도전형 도펀트가 도핑될 수 있으며, 일예로 제1도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1도전형 반도체층은 n형 Si로 도핑된 n-GaN일 수 있다.
그리고, 상기 제1도전형 반도체층의 패터닝에 의한 선택적 식각 또는 선택적 성장에 의해 로드(rod) 패턴을 형성한다(도 1(b),(c), 도 2(b),(c)).
상기 로드 패턴은 상기 제1도전형 반도체층의 마스크 패터닝 공정에 의해 형성되며, 식각 마스크 또는 증착 마스크를 통해 선택적 식각 또는 선택적 성장에 의해 상기 제1도전형 반도체층 상에 로드 패턴을 형성한다.
본 발명에서의 로드 패턴의 높이는 수 나노~ 수백 마이크로 단위로, 실장하고자 하는 디스플레이의 제어기판 및 발광 면적을 고려하여 형성한다.
상기 로드 패턴은 본 발명에 따라 제공되는 T자 형상의 발광로드에 있어서, T자의 꼬리 부분에 해당하며, T자의 머리 부분은 상기 희생층 상에 에피 성장된 평면의 제1도전형 반도체층에 해당한다.
상기 T자의 꼬리 부분은 필요에 따라 T자의 머리 부분에 대해서 복수개로 형성될 수도 있으며, 단면 형상이 원형, 다각형, 타원형 등 다양하게 형성될 수 있다. 또한 필요에 따라 아랫폭이 더 넓거나 윗폭이 더 넓은 사다리꼴 형상으로 형성될 수도 있다. 이는 후술할 마스크 패턴에 의한 식각 공정 조건이나 증착 공정 조건의 제어에 의해 성장 방향의 조절에 의해 구현될 수 있다.
본 발명의 일실시예에 따르면 상기 로드 패턴을 형성하기 위한 마스크 패터닝 공정은, 상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고, 이를 식각 마스크로 하여 로드 패턴을 탑다운(Top-down) 방식으로 형성한다(도 1(b),(c))
예컨대, 상기 제1도전형 반도체층 상에 마스크 패턴 형성을 위한 포토레지스트 패턴을 형성하고, 로드 패턴의 폭에 대응되는 간격으로 마스크 패턴을 형성하고, 이를 식각 마스크로 하여 상기 제1도전형 반도체층을 소정 깊이로 선택적 식각한다.
여기에서 상기 마스크 패턴은 SiO2, SiN, Al2O3, TiO2와 같은 소재가 사용될 수 있으며, 이에 제한되지는 않는다. 통상의 반도체 공정이나 포토레지스트 패턴 후 절연층 식각을 위한 건식 또는 습식 식각법이 이용될 수 있다.
예컨대 건식 식각은 염소(Cl2)나 탄화수소(CH4)계열의 식각 가스를 이용할 수 있으며, 습식 식각은 황산, 인산 또는 수산화 칼륨, 수산화 나트륨을 포함하는 식각액을 이용할 수 있으나, 이에 한정되지는 않는다.
본 발명에서는 로드 형태의 식각이 이루어져야 하므로, 일방성 식각이 가능한 건식 식각 방식이 바람직하다. 그러나 로드의 높이나 형태에 따라서는 등방성 식각에 의해서도 구현될 수 있다. 상술한 바와 같이 식각 공정의 제어에 의해 다양한 사이즈나 형상으로 로드 패턴의 제공이 가능하다.
또한 본 발명의 일실시예로 상기 제1도전형 반도체층 형성시, 에치스탑층(etch stop)을 추가하여, 식각 정도를 제어할 수도 있다.
또한, 본 발명의 일실시예에 따르면 상기 로드 패턴을 형성하기 위한 마스크 패터닝 공정은, 상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고, 이를 증착 마스크로 하여 로드 패턴을 바텀업(Bottom-up) 방식으로 선택적 성장하여 형성한다(도 2(b),(c)).
예컨대, 상기 제1도전형 반도체층 상에 마스크 패턴 형성을 위한 포토레지스트 패턴을 형성하고, 로드 패턴의 폭에 대응되는 간격으로 마스크 패턴을 형성하고, 이를 증착 마스크로 하여 상기 제1도전형 반도체층을 소정 높이로 선택적 성장한다.
여기에서 상기 마스크 패턴은 SiO2, SiN, Al2O3, TiO2와 같은 소재가 사용될 수 있으며, 이에 제한되지는 않는다. 이를 증착 마스크로 하여, MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), ALD(atomic layer deposition), FIB(focused ion beam), Sputtering, Plating과 같은 공정에 의해 제1도전형 반도체층 상에 미세 박막 재성장에 의해 형성된다.
본 발명의 일실시예에 따라 선택적 식각 또는 선택적 성장에 의해 제1도전형 반도체로 이루어진 로드 패턴을 형성하고, 상기 식각 마스크 또는 증착 마스크를 제거함으로써, 성장기판 상에 희생층이 형성되고 평면의 제1도전형 반도체층 상에 로드 형태의 제1도전형 반도체층이 형성된 로드 패턴을 제공하게 된다(도 1(d), 도 2(d)).
그리고, 상기 로드 패턴을 형성한 이후에 상기 제1도전형 반도체층과 상기 로드 패턴을 둘러싸는 활성층을 형성한다. 상기 활성층을 둘러싸는 제2도전형 반도체층을 형성한다(도 1(e), 도 2(e)).
본 발명의 실시예에 따른 상기 제2도전형 반도체층은, 제2도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일예로, 발광 소자가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2도전형 반도체는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaNN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다.
제2 도전형 반도체는 제2도전형 도펀트가 도핑될 수 있으며, 일예로 제2도전형 도펀트는 Mg, Zn, Ca,Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2도전형 반도체는 p형 Mg로 도핑된 p-GaN일 수 있다.
한편, 도면에서는 제1도전형 반도체층과 제2도전형 반도체층이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층의 물질에 따라 제1도전형 반도체층과 제2도전형 반도체층은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrierreducing)층을 더 포함할 수도 있다.
상기 활성층은 발광파장에 따라 단일층 또는 다층의 구조, 또는 다중 양자우물 구조의 활성층(Multi-Quantum Well, MQW)일 수 있다. 예컨대, GaN에 In을 첨가하면서 조성을 적절하게 조절함으로써, 청색, 녹색, 노란색, 붉은색 등의 발광파장을 갖도록 한다. 즉, In의 조성이 늘어날수록 붉은색(장파장)에 가깝고, In의 조성이 작아질수록 청색(단파장)에 가까운 발광파장을 갖는다.
본 발명의 실시예에 따르면, 상기 다중 양자우물 구조의 활성층의 재료를 조절하여 단일 발광파장 또는 다중 발광파장을 갖도록 한다.
상기 활성층은 제1도전형 반도체층 및 제2도전형 반도체층을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN등의 물질을 포함할 수 있다. 특히, 활성층이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여, 활성층은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 Ⅲ족 내지 Ⅴ족 반도체 물질들을 포함할 수도 있다. 활성층이 방출하는 광은 청색 파장대의 광으로 제한되지않고, 경우에 따라 적색, 녹색, UV, IR 파장대의 광을 방출할 수도 있다.
본 발명에 따르면 제1도전형 반도체층으로 이루어진 로드 패턴을 따라 활성층이 형성되고, 활성층을 따라 제2도전형 반도체층이 형성되어, 제1도전형/활성층/제2도전형이 전체적으로 로드 형태로 형성되어 활성층에서 방출되는 광이 로드의 상측면 및 양측면을 따라 방출되고, 평면 형상의 제1도전형 반도체층 상측면으로도 방출되게 되어, 발광 면적이 기존의 평면형의 소자에 비해 넓어지는 측면이 있다.
그리고, 상기 로드 패턴 사이의 상기 제2도전형 반도체층, 상기 활성층 및 상기 제1도전형 반도체층을 메사 식각한다(도 1(f), 도 2(f)). 그리고 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 복수 개의 T자형 발광로드를 형성한다(도 1(i), 도 2(i)).
본 발명에서는 편의상 평면형 및 로드형의 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하여 T자형 발광로드라고 칭한다. 대면적의 성장기판 상에 형성된 로드 패턴은 패턴 간 메사 식각에 의해 복수 개의 T자형 발광로드로 형성된다.
상기 성장기판에서 T자형 발광로드를 분리하는 방법으로는 레이져 리프트 오프(laser lift-off,LLO)법, 화학적 분리(chemical lift-off, CLO)법 및 전기화학적 분리법(electrochemical lift-off, ELO)법 등이 사용될 수 있다.
본 발명의 일실시예에서는 CLO법의 의해 식각액을 이용하여 희생층을 제거하여 성장기판으로부터 T자형 발광로드를 제거한다. 이때 식각액은 희생층을 선택적으로 식각하게 된다.
여기에서 필요에 따라 상기 메사 식각 공정 이후에 상기 희생층 및 상기 제2도전형 반도체층 상에 제1절연층을 형성하고(도 1(g), 도 2(g)), 상기 희생층 상의 상기 제1절연층을 식각하는 단계를 더 포함할 수 있다(도 1(h), 도 2(h)).
상기 제1절연층은 T자형 발광로드를 보호하기 위한 일종의 전기, 화학적인 보호막으로서, 본 발명의 일실시예로는 SiO2, SiN, Al2O3 및 TiO2일 수 있으나, 이에 제한되지는 않는다. 본 발명에 따른 제1절연층은 T자형 발광로드의 구조상 투명한 재료로 형성되는 것이 바람직하다.
상기 제1절연층을 형성한 이후에, 상기 희생층 상의 제1절연층을 식각한 후, 상기 성장기판으로부터 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 복수 개의 T자형 발광로드를 형성한다(도 1(i), 도 2(i)).
한편 본 발명의 다른 실시예로, 도 4에 도시한 바와 같이, 상기 T자형 발광로드를 형성하는 단계는, 성장기판 상에 희생층을 형성하는 단계(도 4(a))와, 상기 희생층 상에 제1도전형 반도체층을 형성하는 단계(도 4(a))와, 상기 제1도전형 반도체층 상에 활성층을 형성하는 단계(도 4(a))와, 상기 활성층 상에 제2도전형 반도체층을 형성하는 단계(도 4(a))와, 마스크 패터닝 공정에 의한 상기 제2도전형 반도체층 및 상기 활성층을 포함하는 로드 패턴을 형성하는 단계(도 4(b))와, 상기 로드 패턴 사이의 상기 제1도전형 반도체층을 메사 식각하는 단계(도 4(c))와, 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 T자형 발광로드를 형성하는 단계(도 4(e))를 포함한다.
즉, 상술한 T자형 발광로드의 일실시예는 제1도전형 반도체층을 로드 형태로 형성한 후에 이를 둘러싸도록 활성층 및 제2도전형 반도체층을 형성하는 것이고, 본 실시예에서는 평면형으로 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 적층한 이후에, 마스크 패터닝 공정에 의해 식각에 의해 T자형 발광로드를 형성하는 것이다.
이 때 식각은 희생층이 드러나지 않도록 식각 공정을 조절하여 일부 제1도전형 반도체층이 남아 있도록 식각하거나, 상기 제1도전형 반도체층 형성시, 에치스탑층(etch stop)을 추가하여, 식각 정도를 제어할 수도 있다.
따라서, 본 발명에 따른 로드 패턴은 상기 제1도전형 반도체층을 일부 포함하거나, 상기 제2도전형 반도체층 및 상기 활성층을 포함하도록 하며(T자의 꼬리 부분), T자의 머리 부분은 제1도전형 반도체층으로 형성되도록 식각이 이루어지도록 한다.
이에 의해 본 발명의 다양한 실시예에 따른 T자형 발광로드는, 제1도전형 반도체층, 활성층, 제2도전형 반도체층의 면적이나 선폭을 제어하여, 발광 면적을 조절할 수 있도록 한다.
또한 본 실시예에서도 필요에 따라 상기 메사 식각 공정 이후에 상기 희생층 및 상기 제2도전형 반도체층 상에 제1절연층을 형성하고(도 4(d), 상기 희생층 상의 상기 제1절연층을 식각하는 단계를 더 포함할 수 있다. 상기 제1절연층을 형성한 이후에, 상기 희생층 상의 제1절연층을 식각한 후, 상기 성장기판으로부터 상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 복수 개의 T자형 발광로드를 형성한다(도 4(e)).
상기 제1절연층은 T자형 발광로드를 보호하기 위한 일종의 전기, 화학적인 보호막으로서, 본 발명의 일실시예로는 SiO2, SiN, Al2O3 및 TiO2일 수 있으나, 이에 제한되지는 않는다.
이와 같이 T자형 발광로드의 제조가 완료되면 이를 제어기판 상에 측방향(├)으로 눕혀서 정렬시킨다. 그리고, 상기 정렬된 T자형 발광로드의 제1도전형 반도체층과 연결되는 제1전극을 형성하고, 제2도전형 반도체층과 연결되는 제2전극을 형성하여 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시킨다(도 3, 도 5, 도 6).
본 발명에 따른 T자형 발광로드는 정방향, 역방향, 측방향의 형상이 모두 다르게 형성되어, 상기 제어기판 상에 소정의 결합홈을 형성함에 따라 T자형 발광로드는 특정 방향으로 정렬되게 된다. 본 발명의 일실시예에 따르면 로드(T자형의 꼬리 부분)에 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하거나, 또는 활성층, 제2도전형 반도체층을 포함하므로, 발광 효율을 위해서는 T자형 발광로드를 측방향으로 눕혀서 정렬시키는 것이 바람직하다. 이에 의해 제어기판 상에 형성되는 결합홈도 T자형 발광로드의 측방향이 결합될 수 있도록 이에 대응되어 형성된다.
즉, 본 발명의 일실시예에 따른 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는, 컨택전극을 포함하는 제어기판 상에 제2절연층을 형성하고(도 3(a)), 상기 제2절연층 상에 상기 T자형 발광로드가 측방향으로 눕혀서 정렬될 수 있도록 결합홈을 형성(도 3(b))하며, 상기 결합홈에 상기 T자형 발광로드를 정렬시킨다(도 3(c)).
상기 제어기판은 디스플레이 장치의 구동을 위한 IC가 집적된 제어기판으로서, 본 발명에 따른 T자형 발광소자가 전기적으로 연결되어 구동될 수 있도록 컨택전극이 형성되어 있다. 즉, 각 컨택전극은 픽셀당(단위 발광소자당) 한쌍의 컨택으로 구현되어, 본 발명에 따른 T자형 발광로드와의 연결을 위한 제1전극 및 제2전극과 각각 전기적으로 연결되게 된다. 일반적으로 컨택전극이 형성된 제어기판은 공지된 구성을 사용한다.
상기 컨택전극이 형성된 제어기판 상에 제2절연층을 형성한다. 상기 제2절연층은 상기 제1절연층과 동종의 재료로 형성되는 것이 바람직하다. 본 발명에 따른 제2절연층은 T자형 발광로드의 구조상 투명한 재료로 형성되는 것이 바람직하다
도 3(b)에 도시한 바와 같이, 상기 결합홈은 상기 제2절연층의 패터닝 공정에 의해 형성되며, T자형 발광로드가 정방향이나 역방향으로 결합되지 않고, 측방향에 유리하게 정렬될 수 있는 형상으로 형성되며, 측방향 기준으로 T자형 발광로드가 절반 이상 결합될 수 있을 정도의 깊이로 형성된다. 이에 의해 T자형 발광로드의 결합홈에의 결합을 용이하게 하고, 무단이탈이나 일정한 힘을 가하여도 쉽게 이탈하지 못하도록 한다.
즉, 상기 컨택전극이 형성된 제2절연층 상에 결합홈을 패터닝하고, 상기 결합홈에 T자형 발광로드가 측방향으로 눕혀 결합되어 정렬되도록 한다(도 3(c)).
여기에서 결합홈의 위치 및 배열 형태에 따라 T자형 발광로드가 정렬되게 되므로, 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이하게 된다.
본 발명의 일실시예로는 결합홈이 형성된 제어기판 상에 본 발명에 따라 제조된 T자형 발광로드를 제어기판 상면이 전체 덮여질 수 있도록 뿌린 후, 상기 제어기판을 T자형 발광로드가 결합홈에서 이탈되지 않을 정도의 힘으로 교반하여 T자형 발광로드가 측방향으로 결합홈에 자연스럽게 들어가 결합되게 된다.
이때 전체를 분산액에 담가 교반을 원활하게 할 수도 있으며, 결합홈에 T자형 발광로드가 전부 들어갈 때까지 뿌리고, 들어가지 않은 로드를 제거하는 작업을 수회 반복하는 방법으로 정렬시킨다. 상기 결합홈에 들어가지 않는 T자형 발광로드를 제거할 때, 결합홈에 있는 T자형 발광로드가 다시 이탈되는 것을 방지하기 위하여 T자형 발광로드의 측방향 깊이보다 조금 더 깊은 결합홈을 형성하는 것이 바람직하다.
또한, 본 발명의 일실시예에 따르면, 상기 T자형 발광로드와 상기 결합홈은, 결합면을 표면개질하여 상호 안정적으로 결합되도록 할 수도 있다.
예컨대, T자형 발광로드가 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 노출되어 있거나, 제1절연층으로 둘러싸여져 있는 경우, 제2절연층으로 형성된 결합홈과의 결합과 안정적인 고정이 가능하도록 이들의 결합면을 표면개질하여 보다 T자형 발광로드가 결합홈에서 보다 견고하게 결합될 수 있도록 한다.
본 발명의 일실시예로는 제1도전형 반도체층, 활성층 및 제2도전형 반도체층, 제1절연층 및 제2절연층의 표면을 플라즈마 표면처리나 코로나 처리 등을 수행하여 상호 간의 결합면에서 보다 안정적인 컨택이 이루어지도록 하거나, 결합면에 히드록시기(-OH)나 결합링커를 갖게 하고, 이외의 표면에는 갖지 않도록 하여 결합력을 보다 향상시킬 수도 있다. 상기 결합링커는 2개 이상의 관능기를 포함하는 것으로, 산화물 및 이와 반응하는 아미노프로필트리에톡시실란(aminopropyltrithoxysilane) 등이 사용될 수 있다.
그리고, 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계는, 제2절연층을 식각하여 상기 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부는 노출시키고, 상기 제1도전형 반도체층 및 제2도전형 반도체층 상호 간에는 절연되도록 하며(도 3(d)), 상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시킨다(도 3(e), 도 5).
여기에서 상기 제1절연층을 T자형 발광로드 상에 형성한 경우, 제1절연층과 제2절연층을 식각하여 상기 전극컨택부를 노출시키게 된다.
상기 제1절연층 및 제2절연층의 식각은 제어기판 상에 형성된 컨택전극의 위치에 맞춰서 이루어져, 제어기판 상에 형성된 컨택전극을 노출시키는 상기 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부를 형성하며, 상기 전극컨택부에 상기 제1전극 및 상기 제2전극을 각각 형성하여, 제어기판 상의 컨택전극과 각각 연결시킨다.
이는 공지된 마스크패터닝에 의한 마스크 패턴, 식각, 전극 증착의 공정에 의해 이루어지게 된다.
도 5는 도 4의 실시예에 의한 T자형 발광로드가 상기의 공정에 따라, 결합홈 내에 정렬되고, 제1전극 및 제2전극과 컨택전극을 연결하여, 제어기판 상에 T자형 발광로드를 정렬시키고, 전기적으로 연결한 상태를 나타낸 모식도이다.
한편, 도 6은 본 발명의 다른 실시예로, 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는, 전극을 포함하는 제어기판 상에 제2절연층을 형성하고, 상기 제2절연층 상에 제1의 T자형 발광로드가 측방향으로 정렬할 수 있도록 제1의 결합홈을 형성하며, 상기 제1의 결합홈에 상기 제1의 T자형 발광로드를 정렬시키는 제1공정(도 6(a))과, 상기 제1의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제2의 결합홈을 형성하고, 상기 제2의 결합홈에 상기 제1의 T자형 발광로드와는 다른 활성층을 갖는 제2의 T자형 발광로드를 정렬시키는 제2공정(도 6(b))과, 상기 제2의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제3의 결합홈을 형성하고, 상기 제3의 결합홈에 상기 제1 및 제2의 T자형 발광로드와는 다른 활성층을 갖는 제3의 T자형 발광로드를 정렬시키는 제3공정(도 6(c))을 포함한다.
그리고, 상기 제2절연층을 식각하여 상기 제1, 제2 및 제3의 T자형 발광로드의 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부를 동시에 노출시키고, 상호 간에는 절연되도록 하며(도 6(d)), 상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시킨다(도 6(e)).
상술한 실시예는 단일 발광파장을 갖는 T자형 발광로드를 제어기판 상에 정렬하는 방법이고, 본 실시예는 2종 이상의 다중 발광파장(적, 녹, 청)을 갖는 T자형 발광로드를 제어기판 상에 정렬하는 방법이다.
서로 다른 발광파장을 갖는 제1, 제2 및 제3의 T자형 발광로드를 각각 복수 개씩 상기 제1공정, 상기 제2공정 및 상기 제3공정에 의해 상기 제어기판 상에 동시에 정렬시키고, 제2절연층(또는 제1절연층 및 제2절연층)을 식각하여 각 T자형 발광로드에 형성된 제1도전형 반도체층, 제2도전형 반도체층의 전극컨택부와 제어기판의 컨택전극을 노출시켜, 상기 전극컨택부에 제1전극 및 제2전극을 형성하여, 제어기판의 컨택전극과 전기적으로 연결되도록 한다.
예컨대, 적색 발광파장을 갖는 T자형 발광로드 형성을 위한 복수개의 제1의 결합홈을 형성하고, 여기에 적색 발광파장을 갖는 T자형 발광로드를 모두 정렬시킨 후, 이를 제2절연층으로 차폐시킨 후, 녹색 발광파장을 갖는 T자형 발광로드 형성을 위한 복수개의 제2의 결합홈을 형성하고, 여기에 녹색 발광파장을 갖는 T자형 발광로드를 모두 정렬시킨 후, 이를 제2절연층으로 차폐시킨 후, 청색 발광파장을 갖는 T자형 발광로드 형성을 위한 복수개의 제3의 결합홈을 형성하여, 여기게 청색 발광파장을 갖는 T자형 발광로드를 모두 정렬시키고, 최종적으로 제2절연층을 차폐한다.
그 후 전극 형성을 위해 모든 T자형 발광로드의 제1도전형 반도체층과, 제2도전형 반도체층의 전극컨택부를 형성하여 제어기판의 컨택전극을 노출시켜, 상기 전극컨택부에 제1전극 및 제2전극을 동시에 형성하여, 다중 발광파장을 갖는 디스플레이 장치의 제공이 가능하게 된다.
즉, 각 발광파장에 따른 결합홈을 순차적으로 형성하고, 여기에 각 발광파장을 갖는 T자형 발광로드를 정렬시킨 후, 전극을 동시에 형성함으로써, Full-color 디스플레이 장치의 구현을 위한 T자형 발광로드의 정렬이 신속하면서도 간단하게 이루어질 수 있다.
또한, 본 발명의 일실시예에 따르면, 상기 T자형 발광로드와 상기 결합홈은, 상술한 바와 같이, 결합면을 표면개질하여 상호 안정적으로 결합되도록 할 수도 있다.
상기 제1절연층 및 제2절연층의 식각은 제어기판 상에 형성된 컨택전극에 위치에 맞춰서 동시에 식각하여, 제어기판 상에 형성된 컨택전극을 노출시키는 상기 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부를 형성하며, 상기 전극컨택부에 상기 제1전극 및 상기 제2전극을 각각 형성하여, 제어기판 상의 컨택전극과 각각 연결시킨다. 이러한 공정에서는 마스크패터닝에 의한 마스크 패턴, 식각, 전극 증착의 공정에 의해 이루어지게 된다.
도 7 내지 도 9는 본 발명의 다양한 실시예에 따른 디스플레이 장치에 대한 모식도로, 상기 제1, 제2 및 제 3의 T자형 발광로드는, 상기 제어기판 상에서 직선형 배열로 같은 방향으로 정렬되거나, 상기 제어기판 상에서 직선형 배열로 반대 방향으로 정렬되거나(도 7), 상기 제어기판 상에서 방사형으로 정렬(도 8)되어 실시될 수도 있다.
도 7(a), 도 8(a)는 전극 연결 전의 T자형 발광로드의 정렬 상태를 상측에서 나타낸 모식도이고, 도 7(b), 도 8(b)는 전극을 연결한 상태를 나타낸 것이다.
도 9는 또 다른 실시예로, T자형 발광로드 상에 렌즈부가 더 형성되어 광의 확산을 유도하여 보다 부드러운 빛을 제공할 수 있도록 하는 디스플레이 장치를 도시한 것이다. 상기 렌즈부의 형성은 상기 제2절연층 상에 투명수지로 형성된 마이크로 렌즈 패턴을 형성하여 구현할 수 있다.
이에 의해 제조된 본 발명의 일실시예에 따른 디스플레이 장치는, 컨택전극을 포함하는 제어기판과, 상기 제어기판 상에 형성되며, 결합홈을 포함하는 절연층(제2절연층)과, 상기 결합홈에 수용되어, 측방향으로 눕혀서 정렬되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 T자형 발광로드와, 상기 컨택전극과 연결되며, 상기 제1도전형 반도체층과 연결되는 제1전극 상기 제2도전형 반도체층과 연결되는 제2전극을 포함하게 된다.
여기에서, 상기 T자형 발광로드는, 복수개가 결합홈에 각각 정렬되며, 서로 같거나, 서로 다른 발광파장의 활성층을 포함하게 되어, 단일 파장 또는 full color 구현이 가능하게 된다.
이에 의해 본 발명은 T자 형태의 발광로드를 형성하여 디스플레이 제어기판 상에 정렬하여 디스플레이 장치를 제공하고자 하는 것이다.
특히 본 발명은, T자형 발광로드를 제조하고, 이를 제어기판 상에 측방향으로 정렬한 후, 전극을 형성하여 디스플레이 장치를 제공하는 것으로서, 디스플레이 제어기판 상에 초소형 T자형 발광로드의 정렬을 대량으로 용이하게 구현할 수 있으며, 발광효율을 높이고, 제어기판 상의 특정 위치에 선택적 배열 및 고정이 용이한 효과가 있다.
10 : 성장기판 20 : 희생층
30 : 마스크 패턴 40 : 제어기판
42 : 컨택전극 50 : 전극컨택부
70 : 제2절연층 80 : 결합홈
100 : T자형 발광로드 110 : 제1도전형 반도체층
120 : 로드 패턴 130 : 활성층
140 : 제2도전형 반도체층 150 : 제1절연층
210 : 제1전극 220 : 제2전극
300 : 렌즈부

Claims (19)

  1. 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 T자형 발광로드를 형성하는 단계;
    상기 T자형 발광로드를 제어기판 상에 측방향(├)으로 눕혀서 정렬시키는 단계;
    상기 정렬된 T자형 발광로드의 제1도전형 반도체층과 연결되는 제1전극을 형성하고, 제2도전형 반도체층과 연결되는 제2전극을 형성하여 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계;를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  2. 제 1항에 있어서, 상기 T자형 발광로드를 형성하는 단계는,
    성장기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 제1도전형 반도체층을 형성하는 단계;
    상기 제1도전형 반도체층의 패터닝에 의한 선택적 식각 또는 선택적 성장에 의해 로드(rod) 패턴을 형성하는 단계;
    상기 제1도전형 반도체층과 상기 로드 패턴을 둘러싸는 활성층을 형성하는 단계;
    상기 활성층을 둘러싸는 제2도전형 반도체층을 형성하는 단계;
    상기 로드 패턴 사이의 상기 제2도전형 반도체층, 상기 활성층 및 상기 제1도전형 반도체층을 메사 식각하는 단계;
    상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 T자형 발광로드를 형성하는 단계;를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  3. 제 2항에 있어서, 상기 로드 패턴을 형성하는 단계는,
    상기 제1도전형 반도체층의 마스크 패터닝 공정에 의해 구현되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  4. 제 3항에 있어서, 상기 마스크 패터닝 공정은,
    상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고,
    이를 식각 마스크로 하여 로드 패턴을 탑다운(Top-down) 방식으로 형성하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  5. 제 3항에 있어서, 상기 마스크 패터닝 공정은,
    상기 제1도전형 반도체층 상에 마스크 패턴을 형성하고,
    이를 증착 마스크로 하여 로드 패턴을 바텀업(Bottom-up) 방식으로 형성하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  6. 제 2항에 있어서, 상기 메사 식각하는 단계 이후에,
    상기 희생층 및 상기 제2도전형 반도체층 상에 제1절연층을 형성하는 단계;
    상기 희생층 상의 제1절연층을 식각하는 단계;를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  7. 제 1항에 있어서, 상기 T자형 발광로드를 형성하는 단계는,
    성장기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 제1도전형 반도체층을 형성하는 단계;
    상기 제1도전형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2도전형 반도체층을 형성하는 단계;
    마스크 패터닝 공정에 의한 상기 제2도전형 반도체층 및 상기 활성층을 포함하는 로드 패턴을 형성하는 단계;
    상기 로드 패턴 사이의 상기 제1도전형 반도체층을 메사 식각하는 단계;
    상기 희생층을 제거하여 상기 성장기판으로부터 상기 제1도전형 반도체층을 분리하여 T자형 발광로드를 형성하는 단계;를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  8. 제 7항에 있어서, 상기 메사 식각하는 단계 이후에,
    상기 희생층 및 상기 로드 패턴 상에 제1절연층을 형성하는 단계;
    상기 희생층 상에 형성된 제1절연층을 식각하는 단계;를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  9. 제 1항에 있어서, 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는,
    컨택전극을 포함하는 제어기판 상에 제2절연층을 형성하고,
    상기 제2절연층 상에 상기 T자형 발광로드가 측방향으로 눕혀서 정렬될 수 있도록 결합홈을 형성하며,
    상기 결합홈에 상기 T자형 발광로드를 정렬시키는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  10. 제 9항에 있어서, 상기 T자형 발광로드와 상기 결합홈은,
    결합면을 표면개질하여 상호 안정적으로 결합되도록 하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  11. 제 9항에 있어서, 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계는,
    상기 제2절연층을 식각하여 상기 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부는 노출시키고, 상기 제1도전형 반도체층 및 제2도전형 반도체층 상호 간에는 절연되도록 하며,
    상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시키는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  12. 제 1항에 있어서, 상기 T자형 발광로드를 제어기판 상에 측방향으로 눕혀서 정렬시키는 단계는,
    컨택전극을 포함하는 제어기판 상에 제2절연층을 형성하고, 상기 제2절연층 상에 제1의 T자형 발광로드가 측방향으로 정렬할 수 있도록 제1의 결합홈을 형성하며, 상기 제1의 결합홈에 상기 제1의 T자형 발광로드를 정렬시키는 제1공정;
    상기 제1의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제2의 결합홈을 형성하고, 상기 제2의 결합홈에 상기 제1의 T자형 발광로드와는 다른 활성층을 갖는 제2의 T자형 발광로드를 정렬시키는 제2공정;
    상기 제2의 T자형 발광로드를 제2절연층으로 차폐시키고, 인접하는 영역에 제3의 결합홈을 형성하고, 상기 제3의 결합홈에 상기 제1 및 제2의 T자형 발광로드와는 다른 활성층을 갖는 제3의 T자형 발광로드를 정렬시키는 제3공정;을 포함하여,
    서로 다른 발광파장을 갖는 제1, 제2 및 제3의 T자형 발광로드를 각각 복수 개씩 상기 제1공정, 상기 제2공정 및 상기 제3공정에 의해 상기 제어기판 상에 동시에 정렬시키는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  13. 제 12항에 있어서, 상기 제어기판 상의 컨택전극과 상기 제1전극 및 상기 제2전극을 각각 연결시키는 단계는,
    상기 제2절연층을 식각하여 상기 제1, 제2 및 제3의 T자형 발광로드의 제1도전형 반도체층 및 제2도전형 반도체층의 전극컨택부를 동시에 노출시키고, 상기 제1도전형 반도체층 및 제2도전형 반도체층 상호 간에는 절연되도록 하며,
    상기 제1전극 및 상기 제2전극을 각각 형성하여 상기 제어기판 상의 컨택전극과 각각 연결시키는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  14. 제 12항에 있어서, 상기 제1, 제2 및 제 3의 T자형 발광로드는,
    상기 제어기판 상에서 직선형 배열로 같은 방향으로 정렬되거나,
    상기 제어기판 상에서 직선형 배열로 반대 방향으로 정렬되거나,
    상기 제어기판 상에서 방사형으로 정렬되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  15. 제 12항에 있어서, 상기 T자형 발광로드와 상기 결합홈은,
    결합면을 표면개질하여 상호 안정적으로 결합되도록 하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  16. 컨택전극을 포함하는 제어기판;
    상기 제어기판 상에 형성되며, 결합홈을 포함하는 절연층;
    상기 결합홈에 수용되어, 측방향으로 눕혀서 정렬되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 T자형 발광로드;
    상기 컨택전극과 연결되며, 상기 제1도전형 반도체층과 연결되는 제1전극 상기 제2도전형 반도체층과 연결되는 제2전극;을 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 제 16항에 있어서, 상기 T자형 발광로드는,
    복수개가 결합홈에 각각 정렬되며,
    서로 같거나, 서로 다른 발광파장의 활성층을 포함하는 것을 특징으로 하는 디스플레이 장치.
  18. 제 17항에 있어서, 상기 T자형 발광로드는,
    상기 제어기판 상에서 직선형 배열로 같은 방향으로 정렬되거나,
    상기 제어기판 상에서 직선형 배열로 반대 방향으로 정렬되거나,
    상기 제어기판 상에서 방사형으로 정렬되는 것을 특징으로 하는 디스플레이 장치.
  19. 제 17항에 있어서, 상기 T자형 발광로드 상에 렌즈부가 더 형성된 것을 특징으로 하는 디스플레이 장치.
KR1020220160384A 2022-11-25 2022-11-25 디스플레이 장치의 제조방법 및 그 디스플레이 장치 KR20240079220A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220160384A KR20240079220A (ko) 2022-11-25 2022-11-25 디스플레이 장치의 제조방법 및 그 디스플레이 장치
PCT/KR2023/015603 WO2024111875A1 (ko) 2022-11-25 2023-10-11 디스플레이 장치의 제조방법 및 그 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220160384A KR20240079220A (ko) 2022-11-25 2022-11-25 디스플레이 장치의 제조방법 및 그 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240079220A true KR20240079220A (ko) 2024-06-05

Family

ID=91195852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220160384A KR20240079220A (ko) 2022-11-25 2022-11-25 디스플레이 장치의 제조방법 및 그 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20240079220A (ko)
WO (1) WO2024111875A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040925A (ko) 2008-08-05 2011-04-20 니폰 필라고교 가부시키가이샤 수지관 이음매
KR20130080412A (ko) 2012-01-04 2013-07-12 박경섭 전격 살충 장치를 구비한 후레쉬

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021086935A1 (en) * 2019-10-28 2021-05-06 The Regents Of The University Of California Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact
KR20210099681A (ko) * 2020-02-04 2021-08-13 삼성전자주식회사 3차원 구조 반도체 발광소자 및 디스플레이 장치
KR102530177B1 (ko) * 2021-04-08 2023-05-09 주식회사 어드밴스트뷰테크널러지 유체 기반의 마이크로 led 정렬 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040925A (ko) 2008-08-05 2011-04-20 니폰 필라고교 가부시키가이샤 수지관 이음매
KR20130080412A (ko) 2012-01-04 2013-07-12 박경섭 전격 살충 장치를 구비한 후레쉬

Also Published As

Publication number Publication date
WO2024111875A1 (ko) 2024-05-30

Similar Documents

Publication Publication Date Title
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
KR100690323B1 (ko) 배선들을 갖는 교류용 발광 다이오드 및 그것을 제조하는방법
KR102666197B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
US8486730B2 (en) Method of separating light-emitting diode from a growth substrate
US20160079474A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
US11810943B2 (en) Light-emitting device and manufacturing method thereof
KR20140049877A (ko) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
CN109155345A (zh) 用于减少的非辐射侧壁复合的led结构
KR20220140608A (ko) 고해상도 모놀리식 rgb 어레이
KR101733225B1 (ko) 이종 발광 구조체의 집적화 방법
US20240014348A1 (en) Led device and method of manufacture
CN110838538B (zh) 一种发光二极管元件及其制备方法
US11784210B2 (en) Light-emitting device and manufacturing method thereof
KR20240079220A (ko) 디스플레이 장치의 제조방법 및 그 디스플레이 장치
KR20240078519A (ko) 발광 장치의 제조방법 및 그에 의한 발광 장치
CN104854714A (zh) 包括分隔区域来呈现优秀的电流分散效果的高亮度半导体发光器件
WO2022011635A1 (zh) 半导体结构及其制作方法
CN216488117U (zh) 发光装置
KR20120086449A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20130139099A (ko) 반도체 발광소자 및 그 제조방법
KR20120010351A (ko) 반도체 발광소자의 제조방법
KR101319218B1 (ko) 기판의 분리 방법
CN115606010A (zh) 半导体结构及其制作方法