KR20240065462A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20240065462A
KR20240065462A KR1020220141642A KR20220141642A KR20240065462A KR 20240065462 A KR20240065462 A KR 20240065462A KR 1020220141642 A KR1020220141642 A KR 1020220141642A KR 20220141642 A KR20220141642 A KR 20220141642A KR 20240065462 A KR20240065462 A KR 20240065462A
Authority
KR
South Korea
Prior art keywords
section
signal
hold
display device
scan
Prior art date
Application number
KR1020220141642A
Other languages
English (en)
Inventor
김지혜
김유철
양진욱
염성오
조의명
진자경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220141642A priority Critical patent/KR20240065462A/ko
Priority to US18/370,445 priority patent/US20240144861A1/en
Publication of KR20240065462A publication Critical patent/KR20240065462A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 패널, 게이트 구동부 및 구동 제어부를 포함한다. 상기 표시 패널은 화소를 포함한다. 상기 게이트 구동부는 상기 화소에 애노드 초기화 신호를 인가한다. 상기 구동 제어부는 수평 동기 신호를 수신하고, 가변 프레임 주파수로 입력 영상 데이터를 수신하며, 상기 게이트 구동부를 제어하는 구동 제어부를 포함한다. 상기 표시 패널에 대한 프레임 구간은 스캔 구간 및 하나 이상의 홀드 구간들을 포함하며, 상기 구동 제어부는 상기 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 기준값을 초과한 경우, 현재 프레임 구간을 상기 홀드 구간으로 판단하며, 상기 홀드 구간들에서의 상기 애노드 초기화 신호의 시간 길이는 상기 스캔 구간에서의 상기 애노드 초기화 신호의 시간 길이보다 길다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다. 보다 상세하게는, 가변 주파수 모드로 동작할 수 있는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 약 60Hz, 약 120HZ 또는 약 240Hz 등의 고정 프레임 주파수(또는 일정한 리프레쉬 레이트)로 영상을 표시한다. 그러나, 표시 장치에 입력 영상 데이터를 제공하는 호스트 프로세서(예를 들어, GPU(Graphics Processing Unit) 또는 그래픽 카드)에 의한 렌더링의 프레임 주파수가 상기 표시 장치의 프레임 주파수와 일치하지 않을 수 있다. 특히, 호스트 프로세서가 복잡한 렌더링을 수행하는 게임 영상에 대한 입력 영상 데이터를 표시 장치에 제공할 때 이러한 프레임 주파수 불일치가 심화될 수 있고, 프레임 주파수 불일치에 의해 표시 장치에서 표시되는 영상에 경계선이 발생되는 티어링(Tearing) 현상 등이 발생될 수 있다.
이러한 티어링 현상을 방지하도록, 호스트 프로세서가 매 프레임 구간마다 수직 블랭크 구간을 변경하여 가변 프레임 주파수로 입력 영상 데이터를 표시 장치에 제공하는 가변 주파수 모드(예를 들어, 프리-싱크(Free-Sync) 모드, 쥐-싱크(G-Sync) 모드 등)가 개발되었다. 상기 가변 주파수 모드로 동작하는 표시 장치는 상기 가변 프레임 주파수에 동기시켜 영상을 표시함으로써, 즉 표시 패널을 상기 가변 프레임 주파수 또는 가변 구동 주파수로 구동함으로써, 상기 티어링 현상을 방지할 수 있다.
그러나, 상기 가변 주파수 모드로 동작하는 상기 표시 장치에서, 제1 구동 주파수로 구동되는 상기 표시 패널의 휘도와 상기 제1 구동 주파수와 다른 제2 구동 주파수로 구동되는 상기 표시 패널의 휘도가 서로 다를 수 있고, 이에 따라 상기 표시 패널의 구동 주파수가 변경될 때 플리커가 발생될 수 있다.
본 발명의 일 목적은 서로 다른 구동 주파수들에서 균일한 휘도로 영상을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 서로 다른 구동 주파수들에서 균일한 휘도로 영상을 표시할 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 게이트 구동부 및 구동 제어부를 포함한다. 상기 표시 패널은 화소를 포함한다. 상기 게이트 구동부는 상기 화소에 애노드 초기화 신호를 인가한다. 상기 구동 제어부는 수평 동기 신호를 수신하고, 가변 프레임 주파수로 입력 영상 데이터를 수신하며, 상기 게이트 구동부를 제어하는 구동 제어부를 포함한다. 상기 표시 패널에 대한 프레임 구간은 스캔 구간 및 하나 이상의 홀드 구간들을 포함하며, 상기 구동 제어부는 상기 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 기준값을 초과한 경우, 현재 프레임 구간을 상기 홀드 구간으로 판단하며, 상기 홀드 구간들에서의 상기 애노드 초기화 신호의 시간 길이는 상기 스캔 구간에서의 상기 애노드 초기화 신호의 시간 길이보다 길다.
일 실시예에 있어서, 상기 구동 제어부는, 상기 프레임 구간의 시간 길이가 최소 프레임 구간의 시간 길이의 N 배(N은 1 초과의 양수)가 되도록, 상기 가변 프레임 주파수에 따라 상기 표시 패널에 대한 상기 프레임 구간을 결정하고, 상기 프레임 구간은 상기 최소 프레임 구간의 상기 시간 길이와 동일한 시간 길이를 가지는 1개의 상기 스캔 구간 및 각각이 상기 최소 프레임 구간의 상기 시간 길이와 동일한 시간 길이를 가지는 N-1개의 상기 홀드 구간들을 포함할 수 있다.
일 실시예에 있어서, 상기 카운트값이 상기 기준값 이하인 경우, 상기 구동 제어부는 상기 현재 프레임 구간을 상기 스캔 구간으로 판단할 수 있다.
일 실시예에 있어서, 상기 스캔 구간 및 상기 홀드 구간들에서, 상기 구동 제어부는 상기 수평 동기 신호의 펄스들의 개수를 카운트할 수 있다.
일 실시예에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 카운트값을 리셋할 수 있다.
일 실시예에 있어서, 상기 스캔 구간은 액티브 구간 및 수직 블랭크 구간을 포함하고, 상기 홀드 구간은 상기 수직 블랭크 구간을 포함하며, 상기 액티브 구간에서 상기 구동 제어부는 상기 수평 동기 신호를 카운트하지 않고, 상기 수직 블랭크 구간에서 상기 구동 제어부는 상기 수평 동기 신호를 카운트하여 상기 카운트값을 생성하며, 상기 카운트값이 상기 기준값을 초과한 경우, 상기 현재 프레임 구간을 상기 홀드 구간으로 판단할 수 있다.
일 실시예에 있어서, 상기 수직 블랭크 구간의 초기에 활성화 펄스를 가지는 수직 블랭크 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 수평 동기 신호의 카운트를 개시할 수 있다.
일 실시예에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 카운트값을 리셋할 수 있다.
일 실시예에 있어서, 스캔 개시 신호가 활성화된 후 수직 블랭크 개시 신호가 활성화될 때까지, 상기 구동 제어부는 상기 수평 동기 신호를 카운트하지 않을 수 있다.
일 실시예에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고, 상기 클럭 신호들은 제1 내지 제4 클럭 신호들을 포함하고, 상기 게이트 구동부는 상기 제1 및 제2 클럭 신호들에 응답하여 홀수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호를 인가하고, 상기 제3 및 제4 클럭 신호들에 응답하여 짝수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호를 인가하는 스테이지들을 포함하는 쉬프트 레지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호의 상기 시간 길이는 점진적으로 증가할 수 있다.
일 실시예에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고, 상기 홀드 구간에서의 상기 클럭 신호들의 펄스의 시작 시점이 조절되어 상기 홀드 구간에서의 상기 애노드 초기화 신호의 펄스의 시작 시점이 조절되거나, 상기 홀드 구간에서의 상기 클럭 신호들의 펄스의 종료 시점이 조절되어 상기 홀드 구간에서의 상기 애노드 초기화 신호의 펄스의 종료 시점이 조절될 수 있다.
일 실시예에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고, 상기 스캔 구간에서의 상기 클럭 신호들의 펄스의 시작 시점이 조절되어 상기 스캔 구간에서의 상기 애노드 초기화 신호의 펄스의 시작 시점이 조절되거나, 상기 스캔 구간에서의 상기 클럭 신호들의 펄스의 종료 시점이 조절되어 상기 스캔 구간에서의 상기 애노드 초기화 신호의 펄스의 종료 시점이 조절될 수 있다.
일 실시예에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호는 상기 홀드 구간들에서의 클럭 신호들에 응답하여 출력되고, 상기 클럭 신호들은 P(P는 1 초과의 양수) 수평 시간의 시간 길이를 가질 수 있다.
일 실시예에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호는 상기 홀드 구간들에서의 상기 클럭 신호들에 응답하여 출력되고, 상기 클럭 신호들은 Q(Q는 1 이하의 양수) 수평 시간의 시간 길이를 가질 수 있다.
일 실시예에 있어서, 상기 화소는, 제1 전원 전압의 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터, 상기 제2 노드에 연결된 게이트를 포함하는 제1 트랜지스터, 기입 신호에 응답하여 상기 제1 노드에 데이터 전압을 전송하는 제2 트랜지스터, 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 게이트 초기화 신호에 응답하여 상기 제2 노드에 게이트 초기화 전압을 인가하는 제4 트랜지스터, 상기 보상 신호에 응답하여 상기 제1 노드에 기준 전압을 인가하는 제5 트랜지스터, 발광 신호에 응답하여 상기 제1 트랜지스터와 발광 소자를 연결하는 제6 트랜지스터, 상기 애노드 초기화 신호에 응답하여 상기 발광 소자의 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터 및 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 발광 소자를 포함할 수 있다.
일 실시예에 있어서, 상기 스캔 구간은, 상기 화소가 게이트 초기화 동작을 수행하는 게이트 초기화 구간, 상기 화소가 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 구간, 상기 화소가 데이터 기입 동작을 수행하는 데이터 기입 구간, 상기 화소가 애노드 초기화 동작을 수행하는 애노드 초기화 구간, 및 상기 화소가 발광 동작을 수행하는 발광 구간을 포함하고, 상기 홀드 구간들 각각은, 상기 화소가 상기 애노드 초기화 동작을 수행하는 상기 애노드 초기화 구간, 및 상기 화소가 상기 발광 동작을 수행하는 상기 발광 구간을 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 구동 방법은 표시 장치가 가변 주파수 모드인지 판단하는 단계, 상기 표시 장치가 상기 가변 주파수 모드인 경우, 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 기준값 이상인 경우, 현재 프레임 구간을 홀드 구간으로 판단하는 단계, 상기 현재 프레임 구간이 상기 홀드 구간인 경우, 클럭 신호들에 응답하여 스캔 구간에서의 애노드 초기화 신호의 시간 길이보다 상기 홀드 구간에서의 상기 애노드 초기화 신호의 시간 길이를 길게 설정하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 구동 제어부는 상기 카운트값을 리셋할 수 있다.
일 실시예에 있어서, 상기 클럭 신호들은 제1 내지 제4 클럭 신호들을 포함하고, 상기 제1 및 제2 클럭 신호들에 응답하여 홀수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호가 인가되고, 상기 제3 및 제4 클럭 신호들에 응답하여 짝수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호가 인가될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성할 수 있고, 카운트값이 기준값 이상인 경우 현재 프레임 구간을 홀드 구간으로 판단할 수 있다. 표시 장치에서, 클럭 신호들에 의해 홀드 구간들에서의 애노드 초기 신호의 시간 길이가 스캔 구간에서의 애노드 초기화 신호의 시간 길이보다 길 수 있다. 이에 따라, 홀드 구간에서의 휘도 증가가 방지 또는 감소될 수 있고, 서로 다른 구동 주파수들에서의 휘도 차이가 방지 또는 감소될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 구동 방법에서는 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값이 생성될 수 있고, 카운트값이 기준값 이상인 경우 현재 프레임 구간이 홀드 구간으로 판단될 수 있다. 또한, 클럭 신호들에 의해 홀드 구간들에서의 애노드 초기 신호의 시간 길이가 스캔 구간에서의 애노드 초기화 신호의 시간 길이보다 길 수 있다. 이에 따라, 홀드 구간에서의 휘도 증가가 방지 또는 감소될 수 있고, 서로 다른 구동 주파수들에서의 휘도 차이가 방지 또는 감소될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 화소의 일 예를 나타내는 회로도이다.
도 4는 도 2의 화소의 일반 모드에서의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 가변 주파수 모드에서 도 1의 표시 장치의 동작의 일 예를 설명하기 위한 도면이다.
도 6은 종래의 표시 장치의 G-값의 일 예를 나타내는 도면이다.
도 7은 종래의 표시 장치에서 약 240Hz 및 약 120Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이다.
도 8은 스캔 구간에서 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9는 홀드 구간에서 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 10은 도 9의 표시 장치에서 약 240Hz 및 약 60Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이다.
도 11은 가변 주파수 모드에서 도 1의 표시 장치가 홀드 구간을 판단하기 위한 동작의 일 예를 설명하기 위한 타이밍도이다.
도 12는 가변 주파수 모드에서 도 1의 표시 장치가 홀드 구간을 판단하기 위한 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 13은도 1의 게이트 구동부의 일 예를 나타내는 블록도이다.
도 14는 스캔 구간 및 홀드 구간에서 도 13의 게이트 구동부의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 15는 스캔 구간에서 도 14의 게이트 구동부의 동작을 설명하기 위한 타이밍도이다.
도 16은 홀드 구간에서 도 14의 게이트 구동부의 동작을 설명하기 위한 타이밍도이다.
도 17은 스캔 구간 및 홀드 구간에서 도 13의 게이트 구동부의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 18은 홀드 구간에서 도 14의 게이트 구동부의 동작을 수행하는 일 예를 설명하기 위한 타이밍도이다.
도 19는 홀드 구간에서 도 14의 게이트 구동부의 동작을 수행하는 다른 예를 설명하기 위한 타이밍도이다.
도 20은 스캔 구간에서 도 14의 게이트 구동부의 동작을 수행하는 일 예를 설명하기 위한 타이밍도이다.
도 21은 스캔 구간에서 도 14의 게이트 구동부의 동작을 수행하는 다른 예를 설명하기 위한 타이밍도이다.
도 22는 도 1의 게이트 구동부의 다른 예를 나타내는 블록도이다.
도 23은 스캔 구간 및 홀드 구간에서 도 22의 게이트 구동부의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 24는 본 발명의 실시예들에 따른 표시 장치에서 약 240Hz 및 약 60Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이다.
도 25는 본 발명의 실시예들에 따른 표시 장치의 G-값의 일 예를 나타내는 도면이다.
도 26은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 27은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 28은 도 27의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부(700)를 포함한다. 표시 패널 구동부(600)는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함할 수 있다.
예를 들어, 구동 제어부(200) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)는 일체로 형성될 수 있다. 적어도 구동 제어부(200) 및 데이터 구동부(500)가 일체로 형성된 구동 모듈은 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부 및 표시부에 이웃하여 배치되는 주변부를 포함할 수 있다.
예를 들어, 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 다른 예를 들어, 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 액정층을 포함하는 액정 표시 패널일 수도 있다.
표시 패널(100)은 복수의 게이트 라인들(GIL, GCL, GWL, GBL), 복수의 데이터 라인들(DL) , 에미션 라인들(EML) 및 게이트 라인들(GIL, GCL, GWL, GBL), 데이터 라인들(DL) 및 에미션 라인들(EML)에 전기적으로 연결된 화소들을 포함할 수 있다. 게이트 라인들(GIL, GCL, GWL, GBL)은 제1 방향(D1)으로 연장 될 수 있다. 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 에미션 라인들(EML)은 제1 방향(D1)으로 연장될 수 있다.
구동 제어부(200)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리부(Graphics Processing Unit; GPU), 어플리케이션 프로세서(Application Processor) 또는 그래픽 카드(Graphics Card))로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력한다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)에 기초하여 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다. 구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 에미션 구동부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 에미션 구동부(600)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GIL, GCL, GWL, GBL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GIL, GCL, GWL, GBL)에 출력할 수 있다.
일 실시예에 있어서, 게이트 구동부(300)는 표시 패널(100)의 주변부 상에 집적될 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
일 실시예에 있어서, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 또는 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압(VDATA)으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압(VDATA)을 데이터 라인(DL)에 출력할 수 있다.
에미션 구동부(600)는 구동 제어부(200)로부터 입력 받은 제4 제어 신호(CONT4)에 응답하여 에미션 라인들(EML)을 구동하기 위한 발광 신호들을 생성할 수 있다. 에미션 구동부(600)는 발광 신호들을 에미션 라인들(EML)에 출력할 수 있다.
도 2는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 화소는 제1 커패시터(C1), 제2 커패시터(C2), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 발광 소자(EL)를 포함할 수 있다.
제1 커패시터(C1)는 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)의 라인과 제1 노드(N1) 사이에 연결될 수 있다. 일 실시예에 있어서, 제1 커패시터(C1)는 제1 전원 전압(ELVDD)의 라인에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 일 실시예에 있어서, 제2 커패시터(C2)는 제1 노드(N1)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 제2 노드(N2)의 전압, 즉 제2 커패시터(C2)의 제2 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 일 실시예에 있어서, 제1 트랜지스터(T1)는 제2 노드(N2)에 연결된 게이트 단자, 제1 전원 전압(ELVDD)의 라인에 연결된 제1 단자 및 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)에 연결된 제2 단자를 포함할 수 있다.
제2 트랜지스터(T2)는 기입 신호(GW)에 응답하여 제1 노드(N1)에 데이터 라인(DL)의 데이터 전압(VDATA)을 전달할 수 있다. 일 실시예에 있어서, 제2 트랜지스터(T2)는 기입 신호(GW)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자, 및 데이터 라인(DL)에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 보상 신호(GC)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 일 실시예에 있어서, 제3 트랜지스터(T3)는 보상 신호(GC)를 수신하는 게이트 단자, 제1 트랜지스터(T1)의 제2 단자에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 게이트 초기화 신호(GI)에 응답하여 제2 노드(N2)에 게이트 초기화 전압(VGINT)을 전달할 수 있다. 일 실시예에 있어서, 제4 트랜지스터(T4)는 게이트 초기화 신호(GI)를 수신하는 게이트 단자, 제2 노드(N2)에 연결된 제1 단자, 및 게이트 초기화 전압(VGINT)의 라인에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 보상 신호(GC)에 응답하여 제1 노드(N1)에 기준 전압(VREF)을 전달할 수 있다. 일 실시예에 있어서, 제5 트랜지스터(T5)는 보상 신호(GC)를 수신하는 게이트 단자, 기준 전압(VREF)의 라인에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.
제6 트랜지스터(T6)는 발광 신호(EM)에 응답하여 제1 트랜지스터(T1)와 발광 소자(EL)를 연결할 수 있다. 제6 트랜지스터(T6)가 턴온되면, 제1 트랜지스터(T1)에 의해 생성된 구동 전류가 발광 소자(EL)에 제공될 수 있다. 일 실시예에 있어서, 제6 트랜지스터(T6)는 발광 신호(EM)를 수신하는 게이트 단자, 제1 트랜지스터(T1)에 연결된 제1 단자, 및 발광 소자(EL)에 연결된 제2 단자를 포함할 수 있다.
제7 트랜지스터(T7)는 애노드 초기화 신호(GB)에 응답하여 발광 소자(EL)의 애노드에 애노드 초기화 전압(VAINT)을 인가하는 애노드 초기화 동작을 수행할 수 있다. 일 실시예에 있어서, 제7 트랜지스터(T7)는 애노드 초기화 동작을 수행하는 애노드 초기화 트랜지스터라 불릴 수 있다. 일 실시예에 있어서, 도 2에 도시된 바와 같이, 게이트 초기화 전압(VGINT) 및 애노드 초기화 전압(VAINT)은 서로 다른 라인들을 통하여 화소에 제공되는 서로 다른 전압들일 수 있다. 또한, 일 실시예에 있어서, 제7 트랜지스터(T7)는 애노드 초기화 신호(GB)를 수신하는 게이트 단자, 발광 소자(EL)의 애노드에 연결된 제1 단자, 및 애노드 초기화 전압(VAINT)의 라인에 연결된 제2 단자를 포함할 수 있다.
일 실시예에 있어서, 제1 내지 제7 트랜지스터들(T1 내지 T7)은 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다.
발광 소자(EL)는, 제6 트랜지스터(T6)가 턴온된 동안, 제1 트랜지스터(T1)에 의해 생성된 구동 전류에 기초하여 발광할 수 있다. 예를 들어, 발광 소자(EL)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)일 수 있으나, 이에 한정되지 않는다. 다른 예들에서, 발광 소자(EL)는 나노 발광 다이오드(Nano light Emitting Diode; NED), 퀀텀 닷(Quantum Dot; QD) 발광 다이오드, 마이크로 발광 다이오드, 무기 발광 다이오드, 또는 다른 임의의 적합한 발광 소자일 수 있다. 발광 소자(EL)는 발광 소자(EL)의 애노드와 제2 전원 전압(ELVSS)의 라인 사이에 형성된 기생 커패시터(CEL)를 가질 수 있다. 기생 커패시터(CEL)는 애노드 초기화 동작에 의해 초기화 또는 방전될 수 있다. 일 실시예에 있어서, 발광 소자(EL)는 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)에 연결된 애노드, 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)의 라인에 연결된 캐소드를 포함할 수 있다.
도 3은 도 1의 화소의 일 예를 나타내는 회로도이다.
도 3의 화소는 제5 트랜지스터(T5)를 제외하고는 도 2의 화소와 실질적으로 동일하다. 따라서 도 2를 참조하여 설명한 화소와 중복되는 설명은 생략될 수 있다.
도 1 내지 도 3을 참조하면, 도 3의 화소는 제1 커패시터(C1), 제2 커패시터(C2), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 발광 소자(EL)를 포함할 수 있다.
제5 트랜지스터(T5)는 보상 신호(GC)에 응답하여 제1 노드(N1)와 제1 트랜지스터(T1)의 제1 단자를 연결할 수 있다. 일 실시예에 있어서, 제5 트랜지스터(T5)는 보상 신호(GC)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 제1 단자에 연결된 제2 단자를 포함할 수 있다.
일 실시예에 있어서, 제1 내지 제7 트랜지스터들(T1 내지 T7)은 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다.
도 4는 도 2의 화소의 일반 모드에서의 동작의 일 예를 설명하기 위한 타이밍도이다.
본 발명의 실시예들에 따른 표시 장치(10)는 표시 패널(100)을 고정된 구동 주파수(DF)(예를 들어, 약 240Hz)로 구동하는 일반 모드로 동작할 수 있다.
도 4를 참조하면, 화소가 게이트 초기화 동작을 수행하는 게이트 초기화 구간(GIP), 화소가 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 구간(VCP), 화소가 데이터 기입 동작을 수행하는 데이터 기입 구간(DWP), 화소가 애노드 초기화 동작을 수행하는 애노드 초기화 구간(AIP), 및 화소가 발광 동작을 수행하는 발광 구간(EMP)을 포함할 수 있다. 게이트 초기화 구간(GIP), 문턱 전압 보상 구간(VCP), 데이터 기입 구간(DWP) 및 애노드 초기화 구간(AIP)은 발광 신호(EM)가 인액티브 레벨(예를 들어, 하이 레벨)을 가지는 비발광 구간 내에 위치할 수 있다. 일 실시예에 있어서, 애노드 초기화 구간(AIP)은 게이트 초기화 구간(GIP)과 중첩될 수 있다.
게이트 초기화 구간(GIP)에서, 게이트 초기화 신호(GI)가 액티브 레벨(예를 들어, 로우 레벨)을 가지고, 제4 트랜지스터(T4)는 액티브 레벨을 가지는 게이트 초기화 신호(GI)에 응답하여 턴온될 수 있다. 따라서, 제4 트랜지스터(T4)는 제2 노드(N2), 즉 제1 트랜지스터(T1)의 게이트에 게이트 초기화 전압(VGINT)을 인가하고, 이에 따라 제1 트랜지스터(T1)의 게이트를 초기화하는 게이트 초기화 동작을 수행할 수 있다.
문턱 전압 보상 구간(VCP)에서, 보상 신호(GC)가 액티브 레벨을 가지고, 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 액티브 레벨을 가지는 보상 신호(GC)에 응답하여 턴온될 수 있다. 따라서, 제5 트랜지스터(T5)는 제1 노드(N1), 즉 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다. 일 실시예에 있어서, 기준 전압(VREF)은 제1 전원 전압(ELVDD)과 같은 전압 레벨을 가질 수 있으나, 이에 한정되지 않는다. 또한, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 이에 따라, 제1 전원 전압(ELVDD)으로부터 제1 트랜지스터(T1)의 문턱 전압이 감산된 전압이 다이오드-연결된 제1 트랜지스터(T1)를 통하여 제2 노드(N2), 즉 제2 커패시터(C2)의 제2 전극에 인가될 수 있다. 즉, 문턱 전압 보상 구간(VCP)에서 문턱 전압 보상 동작이 수행될 수 있다. 또한, 일 실시예에 있어서, 문턱 전압 보상 구간(VCP)과 데이터 기입 구간(DWP)이 분리되고, 문턱 전압 보상 구간(VCP)이 데이터 기입 구간(DWP)보다 긴 시간 길이를 가질 수 있다. 문턱 전압 보상 구간(VCP)이 데이터 기입 구간(DWP)보다 긴 시간 길이를 가지는 경우, 제1 트랜지스터(T1)의 문턱 전압이 충분히 보상될 수 있다.
데이터 기입 구간(DWP)에서, 기입 신호(GW)가 액티브 레벨을 가지고, 제2 트랜지스터(T2)는 액티브 레벨을 가지는 기입 신호(GW)에 응답하여 턴온될 수 있다. 따라서, 제2 트랜지스터(T2)는 제1 노드(N1), 즉 제2 커패시터(C2)의 제1 전극에 데이터 전압(VDATA)을 인가할 수 있다. 이에 따라, 제2 커패시터(C2)의 제1 전극은 기준 전압(VREF)으로부터 데이터 전압(VDATA)으로 데이터 전압(VDATA)과 기준 전압(VREF)의 차(예를 들어, "VDATA-VREF")만큼 변경될 수 있다. 제2 커패시터(C2)의 제1 전극이 데이터 전압(VDAT)과 기준 전압(VREF)의 차만큼 변경되면, 플로팅 상태인 제2 커패시터(C2)의 제2 전극 또한 데이터 전압(VDATA)과 기준 전압(VREF)의 차만큼 변경될 수 있다. 이에 따라, 데이터 기입 구간(DWP)에서, 제2 커패시터(C2)의 제2 전극의 전압, 즉 제2 노드(N2)의 전압은 제1 전원 전압(ELVDD)으로부터 문턱 전압(VTH)이 감산된 전압에 데이터 전압(VDATA)과 기준 전압(VREF)의 차가 가산된 전압(예를 들어, "ELVDD-VTH+VDATA-VREF")이 될 수 있다.
애노드 초기화 구간(AIP)에서, 애노드 초기화 신호(GB)가 액티브 레벨을 가지고, 제7 트랜지스터(T7)는 액티브 레벨을 가지는 애노드 초기화 신호(GB)에 응답하여 턴온될 수 있다. 따라서, 제7 트랜지스터(T7)는 발광 소자(EL)의 애노드에 애노드 초기화 전압(VAINT)을 인가하고, 이에 따라 발광 소자(EL)의 기생 커패시터(CEL)가 초기화 또는 방전될 수 있다.
발광 구간(EMP)에서, 발광 신호(EM)는 액티브 레벨을 가지고, 제6 트랜지스터(T6)는 액티브 레벨을 가지는 발광 신호(EM)에 응답하여 턴온될 수 있다. 따라서, 제1 트랜지스터(T1)는 제2 노드(N2)의 전압, 즉 제2 커패시터(C2)의 제2 전극의 전압에 기초하여 구동 전류를 생성하고, 제6 트랜지스터(T6)는 발광 소자(EL)에 제1 트랜지스터(T1)에 의해 생성된 구동 전류를 제공하며, 발광 소자(EL)는 구동 전류에 기초하여 발광할 수 있다.
도 5는 가변 주파수 모드에서 도 1의 표시 장치의 동작의 일 예를 설명하기 위한 도면이고, 도 6은 종래의 표시 장치의 G-값의 일 예를 나타내는 도면이며, 도 7은 종래의 표시 장치에서 약 240Hz 및 약 120Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예들에 따른 표시 장치(10)는 표시 패널(100)을 고정된 구동 주파수(DF)(예를 들어, 약 240Hz)로 구동하는 일반 모드로 동작할 수 있을 뿐만 아니라, 표시 패널(100)을 가변 구동 주파수(DF)로 구동하는 가변 주파수 모드로 동작할 수 있다. 일반 모드에서, 호스트 프로세서는 구동 제어부(200)에 고정된 입력 프레임 주파수(IFF)로 입력 영상 데이터(IMG)를 제공하고, 표시 패널(100)의 구동 주파수(DF)는 고정된 입력 프레임 주파수(IFF)로 결정될 수 있다. 즉, 구동 제어부(200)는 표시 패널(100)을 고정된 입력 프레임 주파수(IFF), 즉 고정된 구동 주파수(DF)로 구동하도록 데이터 구동부(500) 및 게이트 구동부(300)를 제어할 수 있다.
가변 주파수 모드에서, 호스트 프로세서는 매 프레임마다 수직 블랭크 구간의 시간 길이를 변경하여 구동 제어부(200)에 가변 프레임 주파수(IFF)(또는 가변 프레임 레이트)로 입력 영상 데이터(IMG)를 제공하고, 표시 패널(100)의 구동 주파수(DF) 또한 가변 프레임 주파수(IFF)에 기초하여 동적으로 변경될 수 있다. 즉, 구동 제어부(200)는 표시 패널(100)을 가변 프레임 주파수(IFF)에 상응하는 가변 구동 주파수(DF)로 구동하도록 데이터 구동부(500), 게이트 구동부(300)를 제어할 수 있다. 예를 들어, 가변 프레임 주파수(IFF) 또는 가변 프레임 레이트는 약 1Hz 내지 약 240Hz의 범위를 가질 수 있으나, 이에 한정되지 않는다. 또한, 예를 들어, 이러한 가변 주파수 모드는 프리-싱크(Free-Sync) 모드, 쥐-싱크(G-Sync) 모드 등일 수 있으나, 이에 한정되지 않는다.
예를 들어, 도 5에 도시된 바와 같이, 호스트 프로세서(예를 들어, GPU, 어플리케이션 프로세서 또는 그래픽 카드)의 렌더링(20, 30, 40)의 주기 또는 주파수가 일정하지 않을 수 있고, 호스트 프로세서는 가변 주파수 모드에서 이러한 렌더링(20, 30, 40)의 불일정한 주기 또는 주파수에 동기시켜 입력 영상 데이터(IMG), 즉 입력 영상 데이터(IMG1, IMG2, IMG3)를 표시 장치(10)에 제공할 수 있다. 도 5의 예에서, 호스트 프로세서는 제1 액티브 구간(AP1)에서 제1 입력 영상 데이터(IMG1)를 출력하고, 제2 입력 영상 데이터(IMG2)에 대한 렌더링(20)이 완료될 때까지 제1 수직 블랭크 구간(VBP1)을 지속할 수 있다. 따라서, 제2 입력 영상 데이터(IMG2)가 약 240Hz의 주파수로 렌더링(20)되는 경우, 호스트 프로세서는 표시 장치(10)에 약 240Hz의 입력 프레임 주파수(IFF)로 제1 입력 영상 데이터(IMG1)를 제공할 수 있다. 또한, 호스트 프로세서는 제2 액티브 구간(AP2)에서 제2 입력 영상 데이터(IMG2)를 출력하고, 제3 입력 영상 데이터(IMG3)에 대한 렌더링(30)이 완료될 때까지 제2 수직 블랭크 구간(VBP2)을 지속할 수 있다. 따라서, 제3 입력 영상 데이터(IMG3)가 약 120Hz의 주파수로 렌더링(30)되는 경우, 호스트 프로세서는 표시 장치(10)에 약 120Hz의 입력 프레임 주파수(IFF)로 제2 입력 영상 데이터(IMG2)를 제공할 수 있다. 또한, 호스트 프로세서는 제3 액티브 구간(AP3)에서 제3 입력 영상 데이터(IMG3)를 출력하고, 제4 입력 영상 데이터(IMG4)에 대한 렌더링(40)이 완료될 때까지 제3 수직 블랭크 구간(VBP3)을 지속할 수 있다. 따라서, 제4 입력 영상 데이터(IMG4)가 약 240Hz의 주파수로 렌더링(40)되는 경우, 호스트 프로세서는 표시 장치(10)에 약 240Hz의 입력 프레임 주파수(IFF)로 제3 입력 영상 데이터(IMG3)를 제공할 수 있다.
가변 주파수 모드에서, 표시 장치(10)는 가변 프레임 주파수(IFF)에 동기시켜 영상을 표시함으로써 프레임 주파수 불일치에 의해 발생되는 티어링(Tearing) 현상을 방지할 수 있다. 다만, 가변 주파수 모드로 동작하는 종래의 표시 장치는 서로 다른 구동 주파수들에서 휘도 차이를 가질 수 있다.
도 6을 참조하면, G-값은 수학식 "G-VALUE = (LUM(MAXFREQ) - LUM(MAXFREQ/2)) / LUM(MAXFREQ)"으로 결정되고, 여기서 G-VALUE는 G-값이고, LUM(MAXFREQ)는 가변 프레임 주파수의 최대 주파수(예를 들어, 약 120Hz 또는 약 240Hz)로 구동되는 표시 패널(100)의 휘도를 나타내고, LUM(MAXFREQ/2)는 최대 주파수의 절반(예를 들어, 약 60Hz 또는 약 120Hz)으로 구동되는 표시 패널(100)의 휘도를 나타낸다. 도 6의 예에서, 종래의 표시 장치의 G-값은 60-계조 초과에서 약 4% 이하의 절대 값을 가지나, 60-계조 이하에서 약 4% 초과의 절대 값을 가질 수 있다. 즉, 가변 주파수 모드에서, (예를 들어, 60-계조 이하의) 저계조 영상을 표시할 때, 종래의 표시 장치의 표시 패널(100)은 서로 다른 구동 주파수들(또는 서로 다른 프레임 주파수들)에서 큰 휘도 차이를 가질 수 있고, 표시 패널(100)의 구동 주파수(또는 프레임 주파수)가 변경될 때 플리커가 발생할 수 있다.
이러한 서로 다른 구동 주파수들 사이의 휘도 차이는, 도 7에 도시된 바와 같이, 서로 다른 구동 주파수들에서 표시 패널(100)의 광 파형들(50, 60)이 (특히, 저계조 영상을 표시할 때) 서로 다른 개수의 휘도 골(Valley)들 가지기 때문에 발생될 수 있다. 즉, 도 6의 예에서, 동일한 시간 동안, 약 240Hz로 구동되는 표시 패널(100)은 두 개의 프레임 구간들(FP1)을 가지고, 약 120Hz로 구동되는 표시 패널(100)은 하나의 프레임 구간(FP2)을 가질 수 있다. 또한, 종래의 표시 장치에서는, 각 화소가 매 프레임 구간(FP1, FP2)마다 애노드 초기화 동작을 한 번만 수행하고, 표시 패널(100)의 광 파형(50, 60)은 매 프레임 구간(FP1, FP2)마다 애노드 초기화 동작에 기인하여 (즉, 구동 트랜지스터에 의해 생성된 구동 전류가 애노드 초기화 동작에 의해 방전된 발광 소자의 기생 커패시터를 충전하는 데에 소모되어) 하나의 휘도 골을 가질 수 있다. 따라서, 동일한 시간 동안, 약 240Hz로 구동되는 표시 패널(100)은 두 개의 휘도 골들을 가지고, 약 120Hz로 구동되는 표시 패널(100)은 하나의 휘도 골을 가지므로, 약 120Hz로 구동되는 표시 패널(100)의 휘도가 (특히, 저계조 영상을 표시할 때) 약 240Hz로 구동되는 표시 패널(100)의 휘도보다 높을 수 있다.
이러한 서로 다른 구동 주파수들(DF) 사이의 휘도 차이를 감소시키도록, 본 발명의 실시예들에 따른 표시 장치(10)에서는, 각 화소가 구동 주파수(DF)와 무관하게 일정한 주기로 (예를 들어, 가변 프레임 주파수(IFF)의 최대 주파수로) 애노드 초기화 동작을 수행할 수 있다.
애노드 초기화 동작을 구동 주파수(DF)와 무관하게 주기적으로 수행하도록, 구동 제어부(200)는, 프레임 구간의 시간 길이가 최소 프레임 구간의 시간 길이의 N 배(N은 1 이상 양의 정수)가 되도록, 가변 프레임 주파수(IFF)에 따라 표시 패널(100)에 대한 프레임 구간을 결정할 수 있다. 여기서, 구동 제어부(200)는 프레임 구간을 최소 프레임 구간의 시간 길이에 상응하는 시간 길이를 가지는 스캔 구간(SP) 및 각각이 최소 프레임 구간의 시간 길이에 상응하는 시간 길이를 가지는 N-1개의 홀드 구간들(HP)로 구분할 수 있다.
여기서, 최소 프레임 구간은 가변 프레임 주파수(IFF)의 최대 주파수 또는 표시 패널(100)에 대한 최대 구동 주파수(MAX_DF)에 상응하는 프레임 구간일 수 있다.
도 8은 스캔 구간에서 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 9는 홀드 구간에서 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이며, 도 10은 도 9의 표시 장치에서 약 240Hz 및 약 60Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이다.
본 발명의 일 실시예에 따른 화소(또는 화소를 포함하는 표시 패널(100))에 대한 프레임 구간은 하나의 스캔 구간 및/또는 하나 이상의 홀드 구간들을 포함할 수 있다. 여기서, 스캔 구간은 화소에 데이터 전압(VDATA)이 제공되는 구간일 수 있고, 홀드 구간은 화소가 데이터 전압(VDATA)을 유지하는 구간일 수 있다.
스캔 구간(SP)은, 도 8에 도시된 바와 같이, 화소가 게이트 초기화 동작을 수행하는 게이트 초기화 구간(GIP), 화소가 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 구간(VCP), 화소가 데이터 기입 동작을 수행하는 데이터 기입 구간(DWP), 화소가 애노드 초기화 동작을 수행하는 애노드 초기화 구간(AIP), 및 화소가 발광 동작을 수행하는 발광 구간(EMP)을 포함할 수 있다. 게이트 초기화 구간(GIP), 문턱 전압 보상 구간(VCP), 데이터 기입 구간(DWP) 및 애노드 초기화 구간(AIP)은 발광 신호(EM)가 인액티브 레벨(예를 들어, 하이 레벨)을 가지는 비발광 구간 내에 위치할 수 있다. 일 실시예에 있어서, 애노드 초기화 구간(AIP)은 게이트 초기화 구간(GIP)과 중첩될 수 있다.
게이트 초기화 구간(GIP)에서, 게이트 초기화 신호(GI)가 액티브 레벨(예를 들어, 로우 레벨)을 가지고, 제4 트랜지스터(T4)는 액티브 레벨을 가지는 게이트 초기화 신호(GI)에 응답하여 턴온될 수 있다. 따라서, 제4 트랜지스터(T4)는 제2 노드(N2), 즉 제1 트랜지스터(T1)의 게이트에 게이트 초기화 전압(VGINT)을 인가하고, 이에 따라 제1 트랜지스터(T1)의 게이트를 초기화하는 게이트 초기화 동작을 수행할 수 있다. 일 실시예에 있어서, 게이트 초기화 구간(GIP)의 시간 길이는 3 수평 시간(3H 시간)에 상응할 수 있으나, 이에 한정되지 않는다. 여기서, 1 수평 시간(1H 시간)은 표시 패널(100)의 각 화소 행에 할당된 시간일 수 있다.
문턱 전압 보상 구간(VCP)에서, 보상 신호(GC)가 액티브 레벨을 가지고, 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 액티브 레벨을 가지는 보상 신호(GC)에 응답하여 턴온될 수 있다. 따라서, 제5 트랜지스터(T5)는 제1 노드(N1), 즉 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다. 일 실시예에 있어서, 기준 전압(VREF)은 제1 전원 전압(ELVDD)과 같은 전압 레벨을 가질 수 있으나, 이에 한정되지 않는다. 또한, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 이에 따라, 제1 전원 전압(ELVDD)으로부터 제1 트랜지스터(T1)의 문턱 전압이 감산된 전압이 다이오드-연결된 제1 트랜지스터(T1)를 통하여 제2 노드(N2), 즉 제2 커패시터(C2)의 제2 전극에 인가될 수 있다. 즉, 문턱 전압 보상 구간(VCP)에서 문턱 전압 보상 동작이 수행될 수 있다. 일 실시예에 있어서, 문턱 전압 보상 구간(VCP)의 시간 길이는 3 수평 시간(3H 시간)에 상응할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에 있어서, 문턱 전압 보상 구간(VCP)과 데이터 기입 구간(DWP)이 분리되고, 문턱 전압 보상 구간(VCP)이 (예를 들어, 1H 시간의) 데이터 기입 구간(DWP)보다 긴 시간 길이, 예를 들어 3 수평 시간(3H 시간)을 가질 수 있다. 문턱 전압 보상 구간(VCP)이 데이터 기입 구간(DWP)보다 긴 시간 길이를 가지는 경우, 제1 트랜지스터(T1)의 문턱 전압이 충분히 보상될 수 있다.
데이터 기입 구간(DWP)에서, 기입 신호(GW)가 액티브 레벨을 가지고, 제2 트랜지스터(T2)는 액티브 레벨을 가지는 기입 신호(GW)에 응답하여 턴온될 수 있다. 따라서, 제2 트랜지스터(T2)는 제1 노드(N1), 즉 제2 커패시터(C2)의 제1 전극에 데이터 전압(VDATA)을 인가할 수 있다. 이에 따라, 제2 커패시터(C2)의 제1 전극은 기준 전압(VREF)으로부터 데이터 전압(VDATA)으로 데이터 전압(VDATA)과 기준 전압(VREF)의 차(예를 들어, "VDATA-VREF")만큼 변경될 수 있다. 제2 커패시터(C2)의 제1 전극이 데이터 전압(VDAT)과 기준 전압(VREF)의 차만큼 변경되면, 플로팅 상태인 제2 커패시터(C2)의 제2 전극 또한 데이터 전압(VDATA)과 기준 전압(VREF)의 차만큼 변경될 수 있다. 이에 따라, 데이터 기입 구간(DWP)에서, 제2 커패시터(C2)의 제2 전극의 전압, 즉 제2 노드(N2)의 전압은 제1 전원 전압(ELVDD)으로부터 문턱 전압(VTH)이 감산된 전압에 데이터 전압(VDATA)과 기준 전압(VREF)의 차가 가산된 전압(예를 들어, "ELVDD-VTH+VDATA-VREF")이 될 수 있다. 일 실시예에 있어서, 데이터 기입 구간(DWP)의 시간 길이는 1 수평 시간(1H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
애노드 초기화 구간(AIP)에서, 애노드 초기화 신호(GB)가 액티브 레벨을 가지고, 제7 트랜지스터(T7)는 액티브 레벨을 가지는 애노드 초기화 신호(GB)에 응답하여 턴온될 수 있다. 따라서, 제7 트랜지스터(T7)는 발광 소자(EL)의 애노드에 애노드 초기화 전압(VAINT)을 인가하고, 이에 따라 발광 소자(EL)의 기생 커패시터(CEL)가 초기화 또는 방전될 수 있다. 일 실시예에 있어서, 애노드 초기화 구간(AIP)의 시간 길이는 1 수평 시간(1H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
발광 구간(EMP)에서, 발광 신호(EM)는 액티브 레벨을 가지고, 제6 트랜지스터(T6)는 액티브 레벨을 가지는 발광 신호(EM)에 응답하여 턴온될 수 있다. 따라서, 제1 트랜지스터(T1)는 제2 노드(N2)의 전압, 즉 제2 커패시터(C2)의 제2 전극의 전압에 기초하여 구동 전류를 생성하고, 제6 트랜지스터(T6)는 발광 소자(EL)에 제1 트랜지스터(T1)에 의해 생성된 구동 전류를 제공하며, 발광 소자(EL)는 구동 전류에 기초하여 발광할 수 있다.
홀드 구간(HP)은, 도 9에 도시된 바와 같이, 화소가 애노드 초기화 동작을 수행하는 애노드 초기화 구간(AIP) 및 화소가 발광 동작을 수행하는 발광 구간(EMP)만을 포함할 수 있다. 이에 따라, 홀드 구간(HP)에서, 화소는 스캔 구간(SP)의 데이터 기입 구간(DWP)에서 저장된 데이터 전압(VDATA)을 유지하고, 발광 소자(EL)의 기생 커패시터(CEL)가 초기화 또는 방전될 수 있다.
본 발명의 일 실시예에 따른 화소에서는, 하나 이상의 홀드 구간들(HP)에서 애노드 초기화 동작에 의해 발광 소자(EL)의 기생 커패시터(CEL)가 방전될 수 있다. 일 실시예에 있어서, 홀드 구간들(HP) 각각에서의 애노드 초기화 신호(GB)의 시간 길이가 스캔 구간(SP)에서의 애노드 초기화 신호(GV)의 시간 길이보다 길수록, 홀드 구간들(HP)에서 기생 커패시터(CEL)의 방전 정도가 점진적으로 증가할 수 있다. 이에 따라, 홀드 구간(HP)에서의 휘도 증가가 방지 또는 감소될 수 있고, 서로 다른 구동 주파수들에서의 휘도 차이가 방지 또는 감소될 수 있다.
애노드 초기화 동작이 구동 주파수(DF)와 무관하게 일정한 주기로 수행되는 경우, 서로 다른 구동 주파수들로 구동되는 표시 패널(100)의 광 파형들이 동일한 개수의 휘도 골들을 가질 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 약 240Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)의 광 파형(LUM1)과 약 60Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)의 광 파형(LUM2)이 동일한 시간 동안 동일한 개수의 휘도 골들을 가질 수 있다.
다만, 애노드 초기화 동작이 구동 주파수(DF)와 무관하게 일정한 주기로 수행되더라도, 각 화소는 스캔 구간(SP)에서 새로운 데이터 전압(VDATA)을 저장하나, 홀드 구간(HP)에서 이전 데이터 전압(VDATA)을 유지하므로, 각 화소의 누설 전류에 의한 데이터 전압(VDATA)의 왜곡이 홀드 구간들(HP)이 지속됨에 따라 누적될 수 있다. 이에 따라, 표시 패널(100)의 휘도가 홀드 구간(HP)에서 증가되고, 상대적으로 낮은 구동 주파수(DF)로 구동되는 표시 패널(100)의 휘도가 상대적으로 높은 구동 주파수(DF)로 구동되는 표시 패널(100)의 휘도보다 높을 수 있다.
이러한 홀드 구간(HP)에서의 휘도 증가, 및 서로 다른 구동 주파수들(DF)에서의 휘도 차이를 방지 또는 감소시키도록, 구동 제어부(200)는 현재 프레임 구간이 스캔 구간(SP) 또는 홀드 구간들(HP)인지 판단할 수 있고, 현재 프레임 구간이 홀드 구간(HP)인 경우, 게이트 구동부(300)는 클럭 신호들에 응답하여, 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이보다 긴, 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)를 출력할 수 있다.
도 11은 가변 주파수 모드에서 도 1의 표시 장치가 홀드 구간을 판단하기 위한 동작의 일 예를 설명하기 위한 타이밍도이고, 도 12는 가변 주파수 모드에서 도 1의 표시 장치가 홀드 구간을 판단하기 위한 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 11을 참조하면, 프레임 구간은 최소 프레임 구간의 시간 길이에 상응하는 시간 길이를 가지는 스캔 구간(SP) 및/또는 각각이 최소 프레임 구간의 시간 길이에 상응하는 시간 길이를 가지는 N-1개의 홀드 구간들(HP)을 포함할 수 있다. 그러므로, 하나의 스캔 구간(SP)에서의 수평 동기 신호의 펄스의 개수와 하나의 홀드 구간(HP)에서의 수평 동기 신호의 펄스의 개수는 동일할 수 있으며, 미리 설정된 값일 수 있다. 또한, 서로 다른 구동 주파수(DF)의 프레임 구간에서의 수평 동기 신호의 펄스의 개수는 미리 설정된 값일 수 있다.
일 실시예에 있어서, 현재 프레임 구간이 스캔 구간(SP) 또는 홀드 구간들(HP)인지 판단하기 위하여, 스캔 구간(SP) 및 홀드 구간들(HP)에서, 구동 제어부(200)는 수평 동기 신호의 펄스들의 개수를 카운트할 수 있다.
구동 제어부(200)는 수평 동기 신호의 펄스들의 개수를 카운트하여 수평 카운트값(H COUNT)을 생성할 수 있고, 수평 카운트값(H COUNT)이 기준값을 초과한 경우, 현재 프레임 구간을 홀드 구간(HP)으로 판단할 수 있다. 그러므로, 수평 카운트값(H COUNT)이 기준값 이하인 경우, 구동 제어부(200)는 현재 프레임 구간을 스캔 구간(SP)으로 판단할 수 있다. 여기서, 수평 카운트값(H COUNT)은, 스캔 구간(SP) 및 홀드 구간(HP)에서 구동 제어부(200)가 수평 동기 신호의 펄스들의 개수를 카운트한 값일 수 있다.
구체적으로, 구동 제어부(200)는 수평 동기 신호의 펄스들의 개수를 카운트하여 수평 카운트값(H COUNT)을 생성할 수 있다. 스캔 구간(SP)의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 구동 제어부(200)는 수평 카운트값(H COUNT)을 리셋할 수 있다. 수평 카운트값(H COUNT)이 기준값 이하인 경우, 구동 제어부(200)는 현재 프레임 구간을 스캔 구간(SP)으로 판단할 수 있다. 스캔 개시 신호가 활성화되지 않아 수평 카운트값(H COUNT)이 기준값을 초과할 수 있다. 수평 카운트값(H COUNT)이 기준값을 초과한 경우, 구동 제어부(200)는 현재 프레임 구간을 홀드 구간(HP)으로 판단할 수 있다.
스캔 개시 신호는 스캔 구간(SP)의 초기에 활성화 펄스를 가질 수 있어, 스캔 구간(SP)이 시작되는 시점일 수 있다. 예를 들어, 스캔 개시 신호는 수직 개시 신호일 수 있다. 다만, 이에 한정하지 않는다.
예를 들어, 도 11에 도시된 바와 같이, 동일한 시간 동안, 약 240Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)은 2.5 개의 프레임 구간들(FP1)을 가지고, 약 96Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)은 하나의 프레임 구간(FP3)을 가질 수 있다. 약 240Hz의 구동 주파수(DF)에 상응하는 프레임 구간(FP1)의 수평 동기 신호의 펄스의 개수는 2040개일 수 있고 프레임 구간(FP1)의 마지막 수평 주기에서 수평 카운트값(H COUNT)은 2040일 수 있다. 약 96Hz의 구동 주파수(DF)에 상응하는 프레임 구간(FP3)의 수평 동기 신호의 펄스의 개수는 5100개일 수 있고 프레임 구간(FP3)의 마지막 수평 주기에서 수평 카운트값(H COUNT)은 5100일 수 있다. 하나의 스캔 구간(SP)에서의 수평 동기 신호의 펄스의 개수는 2040개일 수 있고 수평 카운트값(H COUNT)은 최대 2040일 수 있다. 하나의 홀드 구간(HP)에서 수평 동기 신호의 펄스의 개수는 2040개일 수 있고, 수평 카운트값(H COUNT)은 최대 2040을 초과할 수 있다.
약 240Hz의 구동 주파수(DF)에서, 구동 제어부(200)는 스캔 구간(SP)의 마지막 수평 주기에 2040인 수평 카운트값(H COUNT)이 생성되고, 스캔 구간(SP)의 초기에 스캔 개시 신호가 활성화될 때 (스캔 구간(SP)의 첫 수평 주기), 구동 제어부(200)는 수평 카운트값(H COUNT)을 리셋할 수 있다. 240Hz의 구동 주파수(DF)에서는, 수평 카운트값(H COUNT)이 최소 1, 최대 2040이며, 항상 2040인 기준값 이하이므로, 구동 제어부(200)는 현재 프레임 구간을 스캔 구간(SP)으로 판단할 수 있다.
약 96Hz의 구동 주파수(DF)이고 이전 프레임 구간이 스캔 구간(SP)일 때, 스캔 구간(SP)의 마지막 수평 주기에 2040인 수평 카운트값(H COUNT)이 생성된다. 96Hz의 구동 주파수(DF)에서, 스캔 구간(SP)의 마지막 수평 주기의 다음 수평 주기는 스캔 구간(SP)이 아니므로, 스캔 개시 신호가 활성화되지 않을 수 있고, 따라서 수평 카운트값(H COUNT)을 리셋하지 않을 수 있다. 스캔 구간(SP)의 마지막 수평 주기의 다음 수평 주기의 수평 카운트값(H COUNT)은 2041이 되며, 2040인 기준값을 초과하였으므로, 구동 제어부(200)는 현재 프레임 구간을 홀드 구간(HP)으로 판단할 수 있다.
도 12를 참조하면, 스캔 구간(SP)은 액티브 구간(AP) 및 수직 블랭크 구간(VBP)으로 구분될 수 있다. 홀드 구간들(HP)은 수직 블랭크 구간(VBP)일 수 있다. 액티브 구간(AP)에서 구동 제어부(200)는 블랭크 카운트값(VB COUNT)을 카운트하지 않을 수 있고, 수직 블랭크 구간(VBP)에서 구동 제어부(200)는 블랭크 카운트값(VB COUNT)을 카운트할 수 있다. 여기서, 블랭크 카운트값(VB COUNT)이 기준값을 초과한 경우, 구동 제어부(200)는 현재 프레임 구간을 홀드 구간(HP)으로 판단할 수 있다. 기준값은 현재 프레임 구간이 스캔 구간(SP)인지 또는 홀드 구간들(HP)인지 판단하기 위하여, 미리 설정된 값일 수 있다 여기서, 블랭크 카운트값(VB COUNT)은, 액티브 구간(AP)에서 구동 제어부(200)가 수평 동기 신호의 펄스들의 개수를 카운트하지 않을 수 있고, 수직 블랭크 구간(VBP)에서 구동 제어부(200)가 수평 동기 신호의 펄스들의 개수를 카운트한 값일 수 있다.
구동 제어부(200)는 수평 동기 신호의 펄스의 개수를 카운트하여 블랭크 카운트값(VB COUNT)을 생성할 수 있고, 블랭크 카운트값(VB COUNT)이 기준값을 초과한 경우, 현재 프레임 구간을 홀드 구간으로 판단할 수 있다. 그러므로, 카운트값이 기준값 이하인 경우, 구동 제어부(200)는 현재 프레임 구간을 스캔 구간으로 판단할 수 있다.
수직 블랭크 구간(VBP)의 초기에 활성화 펄스를 가지는 수직 블랭크 개시 신호가 활성화될 때, 구동 제어부(200)는 수평 동기 신호를 카운트할 수 있다.
스캔 개시 신호가 활성화된 후 수직 블랭크 개시 신호가 활성화될 때까지, 상기 구동 제어부는 상기 수평 동기 신호를 카운트하지 않을 수 있다.
스캔 구간(SP)의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 구동 제어부(200)는 블랭크 카운트값(VB COUNT)을 리셋할 수 있다.
예를 들어, 도 12에 도시된 바와 같이, 동일한 시간 동안, 약 240Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)은 2.5 개의 프레임 구간들(FP1)을 가지고, 약 96Hz의 구동 주파수(DF)로 구동되는 표시 패널(100)은 하나의 프레임 구간(FP3)을 가질 수 있다. 약 240Hz의 구동 주파수(DF)에 상응하는 프레임 구간(FP1)의 수평 동기 신호의 펄스의 개수는 2040개일 수 있고 프레임 구간(FP1)의 마지막 수평 주기에서 블랭크 카운트값(VB COUNT)은 240일 수 있다. 약 96Hz의 구동 주파수(DF)에 상응하는 프레임 구간(FP3)의 수평 동기 신호의 펄스의 개수는 5100개일 수 있고 프레임 구간(FP3)의 마지막 수평 주기에서 블랭크 카운트값(VB COUNT)은 3300일 수 있다. 하나의 스캔 구간(SP)에서의 수평 동기 신호의 펄스의 개수는 2040개일 수 있고, 블랭크 카운트값(VB COUNT)은 최대 240일 수 있다. 하나의 홀드 구간(HP)에서, 수평 동기 신호의 펄스의 개수는 2040개일 수 있고, 블랭크 카운트값(VB COUNT)은 최대 240을 초과할 수 있다. 약 240Hz의 구동 주파수(DF)에서, 구동 제어부(200)는 수직 블랭크 구간(VBP)의 마지막 수평 주기에 240인 블랭크 카운트값(VB COUNT)이 생성되고, 스캔 구간(SP)의 초기에 스캔 개시 신호가 활성화될 때 (스캔 구간(SP)의 첫 수평 주기), 구동 제어부(200)는 블랭크 카운트값(VB COUNT)을 리셋할 수 있다. 240Hz의 구동 주파수(DF)에서는, 블랭크 카운트값(VB COUNT)이 최소 1, 최대 240이며, 항상 240인 기준값 이하이므로, 구동 제어부(200)는 현재 프레임 구간을 스캔 구간(SP)으로 판단할 수 있다.
약 96Hz의 구동 주파수(DF)이고 이전 프레임 구간이 스캔 구간(SP)일 때, 수직 블랭크 구간(VBP)의 마지막 수평 주기에 240인 블랭크 카운트값(VB COUNT)이 생성된다. 96Hz의 구동 주파수(DF)에서, 스캔 구간(SP)의 마지막 수평 주기의 다음 수평 주기는 스캔 구간(SP)이 아니므로, 스캔 개시 신호가 활성화되지 않을 수 있고, 따라서 블랭크 카운트값(VB COUNT)을 리셋하지 않을 수 있다. 스캔 구간(SP)의 마지막 수평 주기의 다음 수평 주기의 카운트값은 241이 되며, 240인 기준값을 초과하였으므로, 구동 제어부(200)는 현재 프레임 구간을 홀드 구간(HP)으로 판단할 수 있다.
도 13은 도 1의 게이트 구동부의 일 예를 나타내는 블록도이다.
도 13을 참조하면, 본 실시예에서, 게이트 구동부(300)는 스테이지들(STAGE[1], STAGE[2], STAGE[3], STAGE[4], …, STAGE[n])로 구성된 쉬프트 레지스터를 포함할 수 있다.
스테이지들(STAGE[1], STAGE[2], STAGE[3], STAGE[4], …, STAGE[n]) 각각은 입력 단자(IN), 클럭 단자(CK1, CK2) 및 출력 단자(OT)를 포함할 수 있다.
제1 스테이지(STAGE[1])에서, 입력 단자(IN)에는 프레임 라인 마크(Frame Line Mark; FLM) 신호(FLM)가 인가될 수 있고, 클럭 단자(CK1, CK2)에는 제1 및 제2 클럭 신호(CLK1, CLK2)가 인가될 수 있으며, 출력 단자(OT)에는 제1 출력 신호(OUT[1])가 출력될 수 있다. 제1 스테이지(STAGE[1])는 FLM 신호(FLM)를 입력 신호로서 수신할 수 있고, 제1 및 제2 클럭 신호(CLK1, CLK2)에 의해 제어되며, 제1 출력 신호(OUT[1])를 출력할 수 있다.
FLM 신호(FLM)가 액티브 레벨을 가질 때, 제1 스테이지(STAGE[1])는 제1 출력 신호(OUT[1])의 출력 시점을 결정할 수 있으며, 출력 시점이 결정된 제1 스테이지(STAGE[1])는 제1 및 제2 클럭 신호(CLK1, CLK2)에 응답하여 제1 출력 신호(OUT[1])를 출력할 수 있다.
제1 출력 신호(OUT[1])는 제3 스테이지(STAGE[3])의 캐리 신호 및 제1 화소 행의 애노드 초기화 신호(GB)로 사용될 수 있다. 제3 스테이지(STAGE[3])의 캐리 신호로 사용되는 제1 출력 신호(OUT[1])는 제3 스테이지(STAGE[3])의 입력 단자(IN)에 인가될 수 있다. 출력된 애노드 초기화 신호(GB)가 액티브 레벨을 가질 때, 제1 화소 행의 화소의 제7 트랜지스터(T7)는 애노드 초기화 신호(GB)에 응답하여 제1 화소 행의 화소의 발광 소자(EL)의 애노드에 애노드 초기화 전압(VAINT)을 인가하는 애노드 초기화 동작을 수행할 수 있다.
제2 스테이지(STAGE[2])에서, 입력 단자(IN)에는 FLM 신호(FLM)가 인가될 수 있고, 클럭 단자(CK1, CK2)에는 제3 및 제4 클럭 신호(CLK3, CLK4)가 인가될 수 있으며, 출력 단자(OT)에는 제2 출력 신호(OUT[2])가 출력될 수 있다. 제2 스테이지(STAGE[2])는 FLM 신호(FLM)를 입력 신호로서 수신할 수 있고, 제3 및 제4 클럭 신호(CLK3, CLK4)에 의해 제어되며, 제2 출력 신호(OUT[2])를 출력할 수 있다.
제2 스테이지(STAGE[2])의 캐리 신호로 사용되는 FLM 신호(FLM)가 액티브 레벨을 가질 때, 제2 스테이지(STAGE[2])는 제2 출력 신호(OUT[2])의 출력 시점을 결정할 수 있으며, 출력 시점이 결정된 제2 스테이지(STAGE[2])는 제3 및 제4 클럭 신호(CLK3, CLK4)에 응답하여 제2 출력 신호(OUT[2])를 출력할 수 있다.
제2 출력 신호(OUT[2])는 제4 스테이지(STAGE[4])의 캐리 신호 및 제2 화소 행의 애노드 초기화 신호(GB)로 사용될 수 있다. 제4 스테이지(STAGE[4])의 캐리 신호로 사용되는 제2 출력 신호(OUT[2])는 제4 스테이지(STAGE[4])의 입력 단자(IN)에 인가될 수 있다. 출력된 애노드 초기화 신호(GB)가 액티브 레벨을 가질 때, 제2 화소 행의 화소의 제7 트랜지스터(T7)는 애노드 초기화 신호(GB)에 응답하여 제2 화소 행의 화소의 발광 소자(EL)의 애노드에 애노드 초기화 전압(VAINT)을 인가하는 애노드 초기화 동작을 수행할 수 있다.
제3 스테이지(STAGE[3])에서, 입력 단자(IN)에는 제1 출력 신호(OUT[1])가 인가될 수 있고, 클럭 단자(CK1, CK2)에는 제2 및 제1 클럭 신호(CLK2, CLK1)가 인가될 수 있으며, 출력 단자(OT)에는 제3 출력 신호(OUT[3])가 출력될 수 있다.
제4 스테이지(STAGE[4])에서, 입력 단자(IN)에는 제2 출력 신호(OUT[2])가 인가될 수 있고, 클럭 단자(CK1, CK2)에는 제4 및 제3 클럭 신호(CLK4, CLK3)가 인가될 수 있으며, 출력 단자(OT)에는 제4 출력 신호(OUT[4])가 출력될 수 있다.
후속 스테이지들(STAGE[5], STAGE[6], …, STAGE[n]) 중 홀수 번째 스테이지들(STAGE[5], STAGE[7], …) 각각의 동작은 제1 스테이지(STAGE[1])의 동작 및 제3 스테이지(STAGE[3])의 동작과 실질적으로 동일하다.
후속 스테이지들(STAGE[5], STAGE[6], …, STAGE[n]) 중 짝수 번째 스테이지들(STAGE[6], STAGE[8], …) 각각의 동작은 제2 스테이지(STAGE[2])의 동작 및 제4 스테이지(STAGE[4])의 동작과 실질적으로 동일하다. 그러므로, 동일하거나 대응되는 구성요소에 대해서는 중복되는 설명을 생략하기로 한다.
스테이지들(STAGE[1], STAGE[2], STAGE[3], STAGE[4], …, STAGE[n])은 애노드 초기화 신호(GB)로 사용되는 출력 신호들(OUT[1], OUT[2], OUT[3], OUT[4], …, OUT[n])을 화소 행들에 순차적으로 인가할 수 있다.
도 14는 스캔 구간 및 홀드 구간에서 도 13의 게이트 구동부의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 15는 스캔 구간에서 도 14의 게이트 구동부의 동작을 설명하기 위한 타이밍도이며, 도 16은 홀드 구간에서 도 14의 게이트 구동부의 동작을 설명하기 위한 타이밍도이다.
스캔 구간(SP) 및 홀드 구간(HP)에서, FLM 신호(FLM)는 애노드 초기화 신호(GB)의 출력 시점을 결정할 수 있으며, 게이트 구동부(300)는 제1 내지 제4 클럭 신호(CLK1, CLK2, CLK3, CLK4)에 응답하여 화소 행들에 순차적으로 애노드 초기화 신호(GB)를 출력할 수 있다.
홀드 구간(HP)에서의 휘도 증가가 방지 또는 감소될 수 있고, 서로 다른 구동 주파수들에서의 휘도 차이가 방지 또는 감소시키기 위해, 도 14에 도시된 바와 같이, 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)의 시간 길이가 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이보다 길 수 있다.
도 15를 참조하면, 스캔 구간(SP)에서, 쉬프트 레지스터는 서로 중첩(overlap)되지 않은 애노드 초기화 신호(GB)를 출력할 수 있다. 일 실시예에 있어서, 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이는 1 수평 시간(1H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
도 16을 참조하면, 홀드 구간(HP)에서의 휘도 증가가 방지 또는 감소될 수 있고, 서로 다른 구동 주파수들에서의 휘도 차이가 방지 또는 감소될 수 있으며, 홀드 구간들(HP)에서 충분한 시간을 확보하기 위해, 쉬프트 레지스터는 소정 시간만큼 서로 중첩(overlap)된 애노드 초기화 신호(GB)를 출력할 수 있다. 일 실시예에 있어서, 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)의 폭은 2 수평 시간(2H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
이를 위하여, 홀수 번째 스테이지들(STAGE[1], STAGE[3], …) 각각의 클럭 단자(CK1, CK2)에는 순차적으로 지연되는 제1 및 제2 클럭 신호(CLK1, CLK2)가 엇갈려 인가될 수 있고, 짝수 번째 스테이지들(STAGE[2], STAGE[4], …) 각각의 클럭 단자(CK1, CK2)에는 순차적으로 지연되는 제3 및 제4 클럭 신호(CLK3, CLK4)가 엇갈려 인가될 수 있다.
일 실시예에 있어서, 제1 내지 제4 클럭 신호들(CLK1, CLK2, CLK3, CLK4)의 폭은 2 수평 시간(2H 시간)만큼 중첩될 수 있고 순차적으로 1 수평 시간(1H 시간)만큼 지연되는 제1 내지 제4 클럭 신호들(CLK1, CLK2, CLK3, CLK4)이 입력될 수 있으나, 이에 한정되지 않는다.
도 17은 스캔 구간 및 홀드 구간에서 도 13의 게이트 구동부의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 17을 참조하면, 홀드 구간들(HP)에서 애노드 초기화 신호(GB)의 시간 길이는 점진적으로 증가할 수 있다.
홀드 구간들(HP)에서 화소가 애노드 초기화 동작을 수행하는 시간이 점진적으로 증가되는 경우, 홀드 구간들(HP)에서 애노드 초기화 동작에 의한 발광 소자(EL)의 기생 커패시터(CEL)의 방전 정도가 점진적으로 증가되고, 홀드 구간들(HP)에서 방전된 기생 커패시터(CEL)를 충전하는 데에 필요한 전류량이 점진적으로 증가되며, 홀드 구간들(HP)에서 화소가 발광을 시작하는 시점이 점진적으로 지연될 수 있다.
도 18은 홀드 구간에서 도 14의 게이트 구동부의 동작을 수행하는 일 예를 설명하기 위한 타이밍도이고, 도 19는 홀드 구간에서 도 14의 게이트 구동부의 동작을 수행하는 다른 예를 설명하기 위한 타이밍도이며, 도 20은 스캔 구간에서 도 14의 게이트 구동부의 동작을 수행하는 일 예를 설명하기 위한 타이밍도이고, 도 21은 스캔 구간에서 도 14의 게이트 구동부의 동작을 수행하는 다른 예를 설명하기 위한 타이밍도이다.
도 18을 참조하면, 홀드 구간들(HP) 각각에서의 애노드 초기화 신호(GB)의 시간 길이를 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이보다 길게 설정하기 위해, 홀드 구간(HP)에서의 클럭 신호들(CLK1, CLK2, CLK3, CLK4)의 펄스의 종료 지점(HCEP)이 조절되어 홀드 구간(HP)에서의 애노드 초기화 신호(GB)의 펄스의 종료 시점(HAEP)이 조절될 수 있다.
도 19를 참조하면, 홀드 구간(HP)에서의 클럭 신호들(CLK1, CLK2, CLK3, CLK4)의 펄스의 시작 시점(HCSP)이 조절되어 홀드 구간(HP)에서의 애노드 초기화 신호(GB)의 펄스의 시작 시점(HASP)이 조절될 수 있다.
도 20을 참조하면, 스캔 구간(SP)에서의 클럭 신호들(CLK1, CLK2, CLK3, CLK4)의 펄스의 종료 시점(SCEP)이 조절되어 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 펄스의 종료 시점(SAEP)이 조절될 수 있다.
도 21을 참조하면, 스캔 구간(SP)에서의 클럭 신호들(CLK1, CLK2, CLK3, CLK4)의 펄스의 시작 시점(SCSP)이 조절되어 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 펄스의 시작 시점(SASP)이 조절될 수 있다.
일 실시예에 있어서, 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)는 P(P는 1 초과의 양수) 수평 시간의 시간 길이를 갖는 홀드 구간들(HP)에서의 클럭 신호들(CLK1, CLK2, CLK3, CLK4)에 응답하여 출력될 수 있다. 다만, 제1 및 제2 클럭 신호들(CLK1, CLK2)만이 사용되기 위해, 홀드 구간들(HP)에서의 애노드 초기화(GB)는 Q(Q는 1 이하의 양수) 수평 시간의 시간 길이를 갖는 홀드 구간들(HP)에서의 제1 및 제2 클럭 신호들(CLK1, CLK2)에 응답하여 출력될 수 있다. 또한 출력 신호들(OUT[1], OUT[2], OUT[3], OUT[4], …, OUT[n])은 중첩하지 않을 수 있다.
스테이지들(STAGE[1], STAGE[2], STAGE[3], STAGE[4], …, STAGE[n])은 제1 및 제2 클럭 신호들(CLK1, CLK2)에 응답하여 출력 신호들(OUT[1], OUT[2], OUT[3], OUT[4], …, OUT[n])을 출력할 수 있다. 여기서, 출력 신호들(OUT[1], OUT[2], OUT[3], OUT[4], …, OUT[n])은 중첩하지 않을 수 있다.
도 22는 도 1의 게이트 구동부의 다른 예를 나타내는 블록도이고, 도 23은 스캔 구간 및 홀드 구간에서 도 22의 게이트 구동부의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 22를 참조하면, 게이트 구동부(300)는 스테이지들(STAGE[1], STAGE[2], STAGE[3], STAGE[4], …, STAGE[n])로 구성된 쉬프트 레지스터를 포함할 수 있다. 도 22의 쉬프트 레지스터는 제2 스테이지(STAGE[2])의 입력 단자(IN)에 제1 출력 신호(OUT[1])가 인가되고, 홀수 번째 스테이지들(STAGE[1], STAGE[3], …) 및 짝수 번째 스테이지들(STAGE[2], STAGE[4], …)의 클럭 단자들(CK1, CK2)에는 동일한 제1 및 제2 클럭 신호(CLK1, CLK2)가 엇갈려 입력되며, 제1 스테이지(STAGE[1])의 후속 스테이지들(STAGE[2], STAGE[3], STAGE[4], …, STAGE[n])의 입력 단자(IN)에는 이전 스테이지의 출력 신호가 인가되는 것을 제외하고는 도 13의 쉬프트 레지스터와 실질적으로 동일하다. 그러므로, 동일하거나 대응되는 구성요소에 대해서는 중복되는 설명을 생략하기로 한다.
홀드 구간(HP)에서의 휘도 증가 및 서로 다른 구동 주파수들에서의 휘도 차이는 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이와 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)의 시간 길이의 상대적인 차이로 인해 해결될 수 있다. 따라서 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)의 시간 길이가 짧아서 기생 커패시터(CEL)의 방전 정도가 적더라도, 홀드 구간들(HP)에서의 애노드 초기화 신호(GB)는 Q(Q는 1 이하의 양수) 수평 시간의 시간 길이를 가질 수 있고, 홀드 구간들(HP) 각각에서의 애노드 초기화 신호(GB)의 시간 길이가 스캔 구간(SP)에서의 애노드 초기화 신호(GB)의 시간 길이보다 길 수 있다.
도 24는 본 발명의 실시예들에 따른 표시 장치에서 약 240Hz 및 약 60Hz의 구동 주파수들로 구동되는 표시 패널의 휘도들의 일 예를 나타내는 도면이고, 도 25는 본 발명의 실시예들에 따른 표시 장치의 G-값의 일 예를 나타내는 도면이다.
도 24에는 홀드 구간들(HP)에서 화소가 애노드 초기화 동작을 수행하는 표시 패널(100)의 광 파형(LUM2')이 개시되어 있다. 도 24에 도시된 바와 같이, 홀드 구간(HP)에서 표시 패널(100)(또는 표시 패널(100)의 화소)이 발광을 시작하는 시점에 지연 시간(D)만큼 지연될 수 있다. 이에 따라, 화소의 누설 전류에 의한 데이터 전압(VDATA)의 왜곡이 홀드 구간들(HP)이 지속됨에 따라 누적되더라도, 각 화소가 발광을 시작하는 시점이 홀드 구간들(HP)에서 지연 시간(D)만큼 지연됨으로써, 홀드 구간(HP)에서의 표시 패널(100)의 휘도 증가가 방지 또는 감소되고, 서로 다른 구동 주파수들(DF)에서의 휘도 차이가 방지 또는 감소될 수 있다. 예를 들어, 도 24에 도시된 바와 같이, 약 60Hz의 구동 주파수(DF)로 구동되는 표시 패널(110)의 광 파형(LUM2')은 약 240Hz의 구동 주파수(DF)로 구동되는 표시 패널(110)의 광 파형(LUM1)과 실질적으로 동일할 수 있다. 일 실시예에 있어서, 애노드 초기화 전압(VAINT)이 전원 전압(ELVSS)과 발광 소자(EL)의 문턱 전압의 합에 상응하도록 설정되는 경우, 스캔 구간(SP)에서 화소는 지연 없이 발광을 시작하고, 홀드 구간(HP)에서의 발광 시작 시점 지연에 의한 휘도 감소 효과가 증대될 수 있다.
도 25의 예에서, 본 발명의 실시예들에 따른 표시 장치의 G-값은 60-계조 초과에서 약 4% 이하의 절대 값을 가질 뿐만 아니라, 60-계조 이하에서 약 4% 이하의 절대 값을 가질 수 있다. 즉, 가변 주파수 모드에서, 본 발명의 실시예들에 따른 표시 장치는 서로 다른 구동 주파수들(또는 서로 다른 프레임 주파수들)에서 작은 휘도 차이를 가질 수 있고, 표시 패널(100)의 구동 주파수(또는 프레임 주파수)가 변경될 때 플리커가 발생하지 않을 수 있다.
도 26은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 26을 참조하면, 도 26의 표시 장치의 구동 방법은 표시 장치(10)가 가변 주파수 모드인지 판단(S100)할 수 있고, 표시 장치(10)가 가변 주파수 모드인 경우, 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 카운트값이 기준값 이상인 경우, 현재 프레임 구간을 홀드 구간으로 판단(S200)할 수 있으며, 현재 프레임 구간이 홀드 구간(HP)인 경우, 클럭 신호들에 응답하여 스캔 구간(SP)에서의 애노드 초기화 신호의 시간 길이보다 홀드 구간(HP)에서의 애노드 초기화 신호의 시간 길이를 길게(S300)할 수 있다.
도 26의 표시 장치의 구동 방법은 도 1 내지 도 25를 참조하여 설명한 것과 실질적으로 동일하다. 그러므로, 동일하거나 대응되는 구성요소에 대해서는 중복되는 설명을 생략하기로 한다.
일 실시예에 있어서, 스캔 구간(SP)인 이전 프레임 구간에서 스캔 구간(SP)인 현재 프레임 구간으로 진입할 때, 구동 제어부(200)는 카운트값을 리셋할 수 있다.
일 실시예에 있어서, 스캔 구간(SP)에서 홀드 구간(HP)으로 진입할 때, 구동 제어부(200)는 카운트값을 리셋하지 않고 카운트할 수 있다.
일 실시예에 있어서, 클럭 신호들은 제1 내지 제4 클럭 신호들(CLK1, CLK2, CLK3, CLK4)을 포함하고, 제1 및 제2 클럭 신호들(CLK1, CLK2)에 응답하여 홀수 번째 화소 행들에 순차적으로 애노드 초기화 신호가 인가되고, 제3 및 제4 클럭 신호들에 응답하여 짝수 번째 화소 행들에 순차적으로 애노드 초기화 신호가 인가될 수 있다.
도 27은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 28은 도 27의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 27 및 도 28을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
일 실시예에 따르면, 도 28에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.
프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.
파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시 장치 100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 에미션 구동부 700: 표시 패널 구동부

Claims (20)

  1. 화소를 포함하는 표시 패널;
    상기 화소에 애노드 초기화 신호를 인가하는 게이트 구동부; 및
    수평 동기 신호를 수신하고, 가변 프레임 주파수로 입력 영상 데이터를 수신하며, 상기 게이트 구동부를 제어하는 구동 제어부를 포함하고,
    상기 표시 패널에 대한 프레임 구간은 스캔 구간 및 하나 이상의 홀드 구간들을 포함하며,
    상기 구동 제어부는 상기 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 기준값을 초과한 경우, 현재 프레임 구간을 상기 홀드 구간으로 판단하며,
    상기 홀드 구간들에서의 상기 애노드 초기화 신호의 시간 길이는 상기 스캔 구간에서의 상기 애노드 초기화 신호의 시간 길이보다 긴 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 구동 제어부는,
    상기 프레임 구간의 시간 길이가 최소 프레임 구간의 시간 길이의 N 배(N은 1 초과의 양수)가 되도록, 상기 가변 프레임 주파수에 따라 상기 표시 패널에 대한 상기 프레임 구간을 결정하고,
    상기 프레임 구간은 상기 최소 프레임 구간의 상기 시간 길이와 동일한 시간 길이를 가지는 1개의 상기 스캔 구간 및 각각이 상기 최소 프레임 구간의 상기 시간 길이와 동일한 시간 길이를 가지는 N-1개의 상기 홀드 구간들을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 카운트값이 상기 기준값 이하인 경우, 상기 구동 제어부는 상기 현재 프레임 구간을 상기 스캔 구간으로 판단하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 스캔 구간 및 상기 홀드 구간들에서, 상기 구동 제어부는 상기 수평 동기 신호의 펄스들의 개수를 카운트하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 카운트값을 리셋하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 스캔 구간은 액티브 구간 및 수직 블랭크 구간을 포함하고, 상기 홀드 구간은 상기 수직 블랭크 구간을 포함하며,
    상기 액티브 구간에서 상기 구동 제어부는 상기 수평 동기 신호를 카운트하지 않고, 상기 수직 블랭크 구간에서 상기 구동 제어부는 상기 수평 동기 신호를 카운트하여 상기 카운트값을 생성하며,
    상기 카운트값이 상기 기준값을 초과한 경우, 상기 현재 프레임 구간을 상기 홀드 구간으로 판단하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 수직 블랭크 구간의 초기에 활성화 펄스를 가지는 수직 블랭크 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 수평 동기 신호의 카운트를 개시하는 것을 특징으로 하는 표시 장치.
  8. 제6 항에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 상기 구동 제어부는 상기 카운트값을 리셋하는 것을 특징으로 하는 표시 장치.
  9. 제6 항에 있어서, 스캔 개시 신호가 활성화된 후 수직 블랭크 개시 신호가 활성화될 때까지, 상기 구동 제어부는 상기 수평 동기 신호를 카운트하지 않는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고,
    상기 클럭 신호들은 제1 내지 제4 클럭 신호들을 포함하고,
    상기 게이트 구동부는 상기 제1 및 제2 클럭 신호들에 응답하여 홀수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호를 인가하고, 상기 제3 및 제4 클럭 신호들에 응답하여 짝수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호를 인가하는 스테이지들을 포함하는 쉬프트 레지스터를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호의 상기 시간 길이는 점진적으로 증가하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고,
    상기 홀드 구간에서의 상기 클럭 신호들의 펄스의 시작 시점이 조절되어 상기 홀드 구간에서의 상기 애노드 초기화 신호의 펄스의 시작 시점이 조절되거나,
    상기 홀드 구간에서의 상기 클럭 신호들의 펄스의 종료 시점이 조절되어 상기 홀드 구간에서의 상기 애노드 초기화 신호의 펄스의 종료 시점이 조절되는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서, 상기 게이트 구동부는 클럭 신호들에 응답하여 상기 화소에 상기 애노드 초기화 신호를 인가하고,
    상기 스캔 구간에서의 상기 클럭 신호들의 펄스의 시작 시점이 조절되어 상기 스캔 구간에서의 상기 애노드 초기화 신호의 펄스의 시작 시점이 조절되거나,
    상기 스캔 구간에서의 상기 클럭 신호들의 펄스의 종료 시점이 조절되어 상기 스캔 구간에서의 상기 애노드 초기화 신호의 펄스의 종료 시점이 조절되는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호는 상기 홀드 구간들에서의 클럭 신호들에 응답하여 출력되고,
    상기 클럭 신호들은 P(P는 1 초과의 양수) 수평 시간의 시간 길이를 갖는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서, 상기 홀드 구간들에서의 상기 애노드 초기화 신호는 상기 홀드 구간들에서의 상기 클럭 신호들에 응답하여 출력되고,
    상기 클럭 신호들은 Q(Q는 1 이하의 양수) 수평 시간의 시간 길이를 갖는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서, 상기 화소는,
    제1 전원 전압의 라인과 제1 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드에 연결된 게이트를 포함하는 제1 트랜지스터;
    기입 신호에 응답하여 상기 제1 노드에 데이터 전압을 전송하는 제2 트랜지스터;
    보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    게이트 초기화 신호에 응답하여 상기 제2 노드에 게이트 초기화 전압을 인가하는 제4 트랜지스터;
    상기 보상 신호에 응답하여 상기 제1 노드에 기준 전압을 인가하는 제5 트랜지스터;
    발광 신호에 응답하여 상기 제1 트랜지스터와 발광 소자를 연결하는 제6 트랜지스터;
    상기 애노드 초기화 신호에 응답하여 상기 발광 소자의 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서, 상기 스캔 구간은,
    상기 화소가 게이트 초기화 동작을 수행하는 게이트 초기화 구간,
    상기 화소가 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 구간,
    상기 화소가 데이터 기입 동작을 수행하는 데이터 기입 구간,
    상기 화소가 애노드 초기화 동작을 수행하는 애노드 초기화 구간, 및
    상기 화소가 발광 동작을 수행하는 발광 구간을 포함하고,
    상기 홀드 구간들 각각은,
    상기 화소가 상기 애노드 초기화 동작을 수행하는 상기 애노드 초기화 구간, 및
    상기 화소가 상기 발광 동작을 수행하는 상기 발광 구간을 포함하는 것을 특징으로 하는 표시 장치.
  18. 표시 장치가 가변 주파수 모드인지 판단하는 단계;
    상기 표시 장치가 상기 가변 주파수 모드인 경우, 수평 동기 신호의 펄스들의 개수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 기준값 이상인 경우, 현재 프레임 구간을 홀드 구간으로 판단하는 단계;
    상기 현재 프레임 구간이 상기 홀드 구간인 경우, 클럭 신호들에 응답하여 스캔 구간에서의 애노드 초기화 신호의 시간 길이보다 상기 홀드 구간에서의 상기 애노드 초기화 신호의 시간 길이를 길게 설정하는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제18 항에 있어서, 상기 스캔 구간의 초기에 활성화 펄스를 가지는 스캔 개시 신호가 활성화될 때, 구동 제어부는 상기 카운트값을 리셋하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제18 항에 있어서, 상기 클럭 신호들은 제1 내지 제4 클럭 신호들을 포함하고,
    상기 제1 및 제2 클럭 신호들에 응답하여 홀수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호가 인가되고,
    상기 제3 및 제4 클럭 신호들에 응답하여 짝수 번째 화소 행들에 순차적으로 상기 애노드 초기화 신호가 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020220141642A 2022-10-28 2022-10-28 표시 장치 및 이의 구동 방법 KR20240065462A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220141642A KR20240065462A (ko) 2022-10-28 2022-10-28 표시 장치 및 이의 구동 방법
US18/370,445 US20240144861A1 (en) 2022-10-28 2023-09-20 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220141642A KR20240065462A (ko) 2022-10-28 2022-10-28 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240065462A true KR20240065462A (ko) 2024-05-14

Family

ID=90834144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220141642A KR20240065462A (ko) 2022-10-28 2022-10-28 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US20240144861A1 (ko)
KR (1) KR20240065462A (ko)

Also Published As

Publication number Publication date
US20240144861A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US20210027696A1 (en) Display device
KR102238640B1 (ko) 유기발광다이오드 표시장치
US11532279B2 (en) Organic light emitting diode display device performing low frequency driving
US11996051B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels that differ in terms of sizes of at least one transistor and/or capacitor
CN112771602A (zh) 显示装置
KR20200075945A (ko) 가변 프레임 모드를 지원하는 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법
CN114550658B (zh) 显示装置及其驱动方法
US11462170B2 (en) Scan driver and display device
CN113516950A (zh) 发光显示装置及其像素
KR20210043773A (ko) 스캔 드라이버 및 표시 장치
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US20240038169A1 (en) Display device and pixel of a display device
CN115394238A (zh) 显示装置
KR20230057510A (ko) 화소 및 화소를 포함하는 표시 장치
CN114387923A (zh) 支持可变帧模式的显示装置
KR20220034971A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20240065462A (ko) 표시 장치 및 이의 구동 방법
KR20230049794A (ko) 화소 및 화소를 포함하는 표시 장치
CN217588401U (zh) 像素和包括像素的显示装置
US20240144881A1 (en) Display apparatus, method of driving the same and electronic apparatus including the same
US11996054B2 (en) Scan driver for applying a bias voltage and display device including the same preliminary class
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20240024405A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR20240072398A (ko) 표시 장치
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법