KR20240059763A

KR20240059763A - 표시 장치, 이의 구동 방법 및 이를 포함하는 전자 장치

Info

Publication number: KR20240059763A
Application number: KR1020220139724A
Authority: KR
Inventors: 박세혁; 손영하; 양진욱; 이동규; 전재현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2022-10-26
Filing date: 2022-10-26
Publication date: 2024-05-08
Also published as: CN117935709A; US20240144881A1

Abstract

표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자 및 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가한다.

Description

표시 장치, 이의 구동 방법 및 이를 포함하는 전자 장치 {DISPLAY APPARATUS, METHOD OF DRIVING THE SAME AND ELECTRONIC APPARATUS INCLUDING THE SAME}

본 발명은 표시 장치, 이의 구동 방법 및 이를 포함하는 전자 장치에 관한 것으로, 가변 주파수 구동에서 표시 품질을 향상시키는 표시 장치, 이의 구동 방법 및 이를 포함하는 전자 장치에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.

가변 주파수 구동을 지원하는 표시 장치에서, 상기 표시 패널의 구동 시퀀스는 라이팅(writing) 구간과 홀딩(holding) 구간을 포함할 수 있다. 상기 라이팅 구간과 상기 홀딩 구간에서 상기 픽셀의 구동 트랜지스터의 히스테리시스 특성이 상이하므로 상기 표시 패널의 주파수가 고주파수에서 저주파수로 변경될 때, 표시 패널의 휘도의 편차가 발생할 수 있다. 이러한, 휘도 편차에 의해 플리커가 시인될 수 있다.

또한, 저주파 구동에서, 홀딩 구간이 지속될 때, 표시 패널의 휘도가 감소할 수 있으며, 이를 보완하기 위해 저주파 프레임의 후기에 발광 시간을 증가시키는 발광 시간 조절 구동을 할 수 있다.

상기 발광 시간 조절 구동에 의해 표시 패널의 주파수가 고주파수에서 저주파수로 변경될 때, 저계조에서 표시 패널의 휘도의 편차가 더욱 가중되는 문제가 있다.

본 발명의 목적은 픽셀의 발광 시간에 따라 바이어스 전압의 레벨을 조절하여 표시 패널의 주파수가 고주파수에서 저주파수로 변경될 때의 휘도 편차를 감소시키는 표시 장치를 제공하는 것이다.

본 발명의 목적은 상기 표시 장치를 구동하는 방법을 제공하는 것이다.

본 발명의 목적은 상기 표시 장치를 포함하는 전자 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자 및 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가한다.

본 발명의 일 실시예에 있어서, 상기 표시 패널의 구동 주파수가 고주파수에서 저주파수로 변경될 때, 상기 저주파수를 갖는 첫 번째 저주파 프레임의 상기 바이어스 전압은 상기 고주파수를 갖는 고주파 프레임의 상기 바이어스 전압보다 크거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 첫 번째 저주파 프레임은 제1 발광 시간을 갖는 제1 구간 및 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제2 구간을 포함할 수 있다. 상기 제2 구간의 상기 바이어스 전압은 상기 제1 구간의 상기 바이어스 전압보다 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간 내에서 상기 바이어스 전압은 제1 타겟값을 향해 서서히 증가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 구간 내에서 상기 바이어스 전압은 상기 제1 타겟값보다 큰 제2 타겟값을 향해 서서히 증가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때, 상기 저주파수를 갖는 두 번째 저주파 프레임의 상기 바이어스 전압은 상기 첫 번째 저주파 프레임의 상기 바이어스 전압보다 작고 상기 고주파 프레임의 상기 바이어스 전압보다 크거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 두 번째 저주파 프레임은 제1 발광 시간을 갖는 제3 구간 및 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제4 구간을 포함할 수 있다. 상기 제4 구간의 상기 바이어스 전압은 상기 제3 구간의 상기 바이어스 전압보다 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 구간 내에서 상기 바이어스 전압은 제3 타겟값을 향해 서서히 증가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제4 구간 내에서 상기 바이어스 전압은 상기 제3 타겟값보다 큰 제4 타겟값을 향해 서서히 증가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때, 상기 고주파수 및 상기 저주파수의 차이가 크면, 상기 첫 번째 저주파 프레임의 상기 바이어스 전압 및 상기 고주파 프레임의 상기 바이어스 전압의 차이가 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 첫 번째 저주파 프레임은 제1 발광 시간을 갖는 제1 구간, 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제2 구간 및 상기 제2 발광 시간보다 긴 제3 발광 시간을 갖는 제3 구간을 포함할 수 있다. 상기 제3 구간의 상기 바이어스 전압은 상기 제2 구간의 상기 바이어스 전압보다 크고, 상기 제2 구간의 상기 바이어스 전압은 상기 제1 구간의 상기 바이어스 전압보다 클 수 있다.

본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자는 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 제1 전극 및 제3 노드에 연결되는 제2 전극을 포함할 수 있다. 상기 바이어스 스위칭 소자는 바이어스 게이트 신호가 인가되는 제어 전극, 상기 바이어스 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자 및 제2 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 제1 전극 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀의 상기 발광 시간은 상기 제1 에미션 신호 및 상기 제2 에미션 신호의 턴 온 시간에 의해 결정될 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀은 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 제1 전극 및 제4 노드에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 제1 보상 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 제1 전극 및 상기 제4 노드에 연결되는 제2 전극을 포함하는 제2 보상 스위칭 소자 및 상기 바이어스 게이트 신호가 인가되는 제어 전극, 발광 소자 초기화 전압이 인가되는 제1 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 보상 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함할 수 있다. 상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 제1 전극 및 제3 노드에 연결되는 제2 전극을 포함하는 상기 구동 스위칭 소자, 바이어스 게이트 신호가 인가되는 제어 전극, 상기 바이어스 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 상기 바이어스 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 제1 전극 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 보상 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자 및 상기 바이어스 게이트 신호가 인가되는 제어 전극, 발광 소자 초기화 전압이 인가되는 제1 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 보상 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함할 수 있다. 상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 표시 패널의 픽셀에 게이트 신호를 제공하는 단계, 상기 픽셀에 데이터 전압을 제공하는 단계 및 상기 픽셀에 에미션 신호를 제공하는 단계를 포함한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자 및 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 전자 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 에미션 구동부, 구동 제어부 및 프로세서를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 구동 제어부는 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어한다. 상기 프로세서는 상기 구동 제어부에 입력 영상 데이터 및 입력 제어 신호를 출력한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자 및 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가한다.

이와 같은 표시 장치, 이를 구동하는 방법 및 이를 포함하는 전자 장치에 따르면, 상기 구동 제어부는 상기 픽셀의 발광 시간이 증가할 때 상기 바이어스 전압의 레벨을 증가시켜, 표시 패널의 주파수가 고주파수에서 저주파수로 변경될 때의 상기 표시 패널의 휘도 편차를 감소시킬 수 있다. 따라서, 상기 휘도 편차에 의해 플리커가 시인되는 문제를 개선할 수 있다.

또한, 저주파 구동에서, 홀딩 구간이 지속될 때, 특히 고계조에서 표시 패널의 휘도가 감소할 수 있으며, 이를 보완하기 위해 저주파 프레임의 후기에 발광 시간을 증가시키는 발광 시간 조절 구동을 할 수 있다. 상기 픽셀의 발광 시간이 증가할 때 상기 바이어스 전압의 레벨을 증가시켜, 표시 패널의 주파수가 고주파수에서 저주파수로 변경될 때, 저계조에서 표시 패널의 휘도의 편차를 감소시킬 수 있다.

결과적으로 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 구동 주파수를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 4는 도 1의 표시 패널의 구동 주파수에 따른 구동 시퀀스의 일례를 나타내는 개념도이다.
도 5는 도 1의 표시 패널의 구동 주파수에 따른 구동 시퀀스의 일례를 나타내는 개념도이다.
도 6은 라이팅 구간에서 도 1의 표시 패널에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.
도 7은 홀딩 구간에서 도 1의 표시 패널에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.
도 8a는 발광 시간 조절 구동을 수행하지 않을 때의 도 1의 표시 패널의 휘도를 나타내는 타이밍도이다.
도 8b는 발광 시간 조절 구동을 수행할 때의 도 1의 표시 패널의 휘도를 나타내는 타이밍도이다.
도 9a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 9b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 10a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 10b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 11a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 11b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 12a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 12b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 13은 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 14는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압의 파형의 일례를 나타내는 타이밍도이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
도 16은 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
도 17은 라이팅 구간에서 도 16의 표시 패널에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.
도 18은 홀딩 구간에서 도 16의 표시 패널에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.
도 19는 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
도 20은 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 21은 도 20의 전자 장치가 스마트폰으로 구현된 일례를 나타내는 도면이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GIL, GCL, EBL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EM1L, EM2L) 및 상기 게이트 라인들(GWL, GIL, GCL, EBL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EM1L, EM2L) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GIL, GCL, EBL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EM1L, EM2L)은 상기 제1 방향(D1)으로 연장된다.

상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GIL, GCL, EBL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GIL, GCL, EBL)에 출력할 수 있다. 상기 게이트 신호들은 데이터 초기화 게이트 신호, 보상 게이트 신호, 데이터 기입 게이트 신호 및 바이어스 게이트 신호를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

본 발명의 일 실시예에서, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.

상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EM1L, EM2L)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EM1L, EM2L)에 출력할 수 있다. 상기 에미션 신호들은 제1 에미션 신호 및 제2 에미션 신호를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 상기 주변부에 집적될 수 있다. 본 발명의 일 실시예에서, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 상기 주변부에 실장될 수 있다.

도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.

도 2는 도 1의 표시 패널(100)의 구동 주파수를 나타내는 개념도이다.

도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 가변 주파수로 구동될 수 있다. 제1 주파수를 갖는 제1 프레임(FR1)은 제1 액티브 구간(AC1) 및 제1 블랭크 구간(BL1)을 포함할 수 있다. 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 프레임(FR2)은 제2 액티브 구간(AC2) 및 제2 블랭크 구간(BL2)을 포함할 수 있다. 상기 제1 주파수 및 상기 제2 주파수와 다른 제3 주파수를 갖는 제3 프레임(FR3)은 제3 액티브 구간(AC3) 및 제3 블랭크 구간(BL3)을 포함할 수 있다.

상기 제1 액티브 구간(AC1)은 상기 제2 액티브 구간(AC2)과 동일한 길이를 갖고, 상기 제1 블랭크 구간(BL1)은 상기 제2 액티브 구간(BL2)과 상이한 길이를 가질 수 있다.

상기 제2 액티브 구간(AC2)은 상기 제3 액티브 구간(AC3)과 동일한 길이를 갖고, 상기 제2 블랭크 구간(BL2)은 상기 제3 액티브 구간(BL3)과 상이한 길이를 가질 수 있다.

가변 주파수를 지원하는 표시 장치는 픽셀에 데이터 전압이 라이팅되는 라이팅 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 홀딩 구간을 포함할 수 있다. 상기 라이팅 구간은 상기 액티브 구간(AC1, AC2, AC3) 내에 배치될 수 있다. 상기 홀딩 구간은 상기 블랭크 구간(BL1, BL2, BL3) 내에 배치될 수 있다.

도 3은 도 1의 표시 패널(100)의 픽셀을 나타내는 회로도이다.

도 1 내지 도 3을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1) 및 상기 구동 스위칭 소자(T1)에 바이어스 전압(VBIAS)을 인가하는 바이어스 스위칭 소자(T9)를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압(VBIAS)의 레벨이 증가한다.

상기 구동 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 제1 전극 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.

상기 바이어스 스위칭 소자(T9)는 바이어스 게이트 신호(EB)가 인가되는 제어 전극, 상기 바이어스 전압(VBIAS)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.

상기 픽셀은 제1 에미션 신호(EM1)가 인가되는 제어 전극, 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자(T8) 및 제2 에미션 신호(EM2)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 제1 전극 및 상기 발광 소자(EE)의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자(T6)를 더 포함할 수 있다.

예를 들어, 상기 픽셀의 상기 발광 시간은 상기 제1 에미션 신호(EM1) 및 상기 제2 에미션 신호(EM2)의 턴 온 시간에 의해 결정될 수 있다.

상기 픽셀은 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 제1 전극 및 제4 노드(N4)에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 제1 전극 및 상기 제3 노드(N3)에 연결되는 제2 전극을 포함하는 제1 보상 스위칭 소자(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VINT)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자(T4), 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 레퍼런스 전압(VREF)이 인가되는 제1 전극 및 상기 제4 노드(N4)에 연결되는 제2 전극을 포함하는 제2 보상 스위칭 소자(T5) 및 상기 바이어스 게이트 신호(EB)가 인가되는 제어 전극, 발광 소자 초기화 전압(AINT)이 인가되는 제1 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.

상기 픽셀은 상기 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제4 노드(N4)에 연결되는 제2 전극을 포함하는 제1 캐패시터(CST) 및 상기 제4 노드(N4)에 연결되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함하는 제2 캐패시터(CPR)를 더 포함할 수 있다. 상기 제1 캐패시터(CST) 및 상기 제2 캐패시터(CPR)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 인가되는 상기 데이터 전압(VDATA)의 레벨을 유지할 수 있다.

상기 발광 소자(EE)의 제2 전극에는 로우 전원 전압(ELVSS)이 인가될 수 있다.

예를 들어, 상기 구동 스위칭 소자(T1)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 데이터 기입 스위칭 소자(T2)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 데이터 기입 스위칭 소자(T2)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 제1 보상 스위칭 소자(T3)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 보상 스위칭 소자(T3)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 데이터 초기화 스위칭 소자(T4)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 데이터 초기화 스위칭 소자(T4)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 제2 보상 스위칭 소자(T5)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제2 보상 스위칭 소자(T5)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 제2 에미션 스위칭 소자(T6)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제2 에미션 스위칭 소자(T6)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 발광 소자 초기화 스위칭 소자(T7)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 발광 소자 초기화 스위칭 소자(T7)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 제1 에미션 스위칭 소자(T8)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 제1 에미션 스위칭 소자(T8)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

예를 들어, 상기 바이어스 스위칭 소자(T9)는 P형 트랜지스터일 수 있다. 예를 들어, 상기 바이어스 스위칭 소자(T9)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다.

도 4는 도 1의 표시 패널(100)의 구동 주파수에 따른 구동 시퀀스의 일례를 나타내는 개념도이다.

도 1 내지 도 4를 참조하면, 상기 표시 패널(100)은 저주파 구동될 수 있다. 상기 표시 패널(100)은 가변 주파수로 구동될 수 있다. 예를 들어, 상기 표시 패널(100)이 동영상을 표시할 때, 상기 표시 패널(100)은 상대적으로 높은 주파수로 구동될 수 있고, 상기 표시 패널(100)이 정지 영상을 표시할 때, 상기 표시 패널(100)은 상대적으로 낮은 주파수로 구동될 수 있다. 예를 들어, 상기 표시 패널(100)에 표시되는 영상의 플리커 발생 가능성이 높은 경우, 상기 표시 패널(100)은 상대적으로 높은 주파수로 구동될 수 있고, 상기 표시 패널(100)에 표시되는 영상의 플리커 발생 가능성이 낮은 경우, 상기 표시 패널(100)은 상대적으로 낮은 주파수로 구동될 수 있다.

도 4에서는 상기 표시 패널(100)의 최대 구동 주파수를 240Hz로 예시하였다. 그러나, 본 발명은 이에 한정되지 않는다.

상기 표시 패널(100)의 구동 시퀀스는 상기 구동 스위칭 소자(T1)의 상기 제1 전극에 상기 데이터 전압(VDATA)을 인가하고 상기 발광 소자(EE)가 발광하는 라이팅 구간(WR) 및 상기 구동 스위칭 소자(T1)의 상기 제1 전극에 상기 데이터 전압(VDATA)을 인가하지 않고 상기 발광 소자(EE)가 발광하는 홀딩 구간(HL)을 포함할 수 있다. 상기 라이팅 구간(WR)에서 상기 데이터 인가 스위칭 소자(T2)는 턴 온되어 상기 구동 스위칭 소자(T1)의 상기 제1 전극에 상기 데이터 전압(VDATA)이 인가될 수 있고, 상기 홀딩 구간(HL)에서 상기 데이터 인가 스위칭 소자(T2)는 턴 오프되어, 상기 구동 스위칭 소자(T1)의 상기 제1 전극에 상기 데이터 전압(VDATA)이 인가되지 않을 수 있다.

본 실시예에서는 최대 구동 주파수(예컨대, 240Hz)에서 하나의 프레임이 하나의 사이클을 포함하는 1 사이클 구동을 예시한다.

예를 들어, 상기 표시 패널(100)이 240Hz로 구동될 때, 제1 구간(P1) 내지 제8 구간(P8)은 라이팅 구간(WR)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 프레임일 수 있다.

예를 들어, 상기 표시 패널(100)이 120Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:1일 수 있다. 예를 들어, 상기 표시 패널(100)이 120Hz로 구동될 때, 상기 제1 구간(P1), 상기 제3 구간(P3), 상기 제5 구간(P5) 및 상기 제7 구간(P7)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제4 구간(P4), 상기 제6 구간(P6) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 및 제2 구간(P2)은 제1 프레임을 형성하고, 제3 구간(P3) 및 제4 구간(P4)은 제2 프레임을 형성하고, 제5 구간(P5) 및 제6 구간(P6)은 제3 프레임을 형성하고, 제7 구간(P7) 및 제8 구간(P8)은 제4 프레임을 형성할 수 있다.

예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:3일 수 있다. 예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 상기 제1 구간(P1) 및 상기 제5 구간(P5)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제4 구간(P4)은 제1 프레임을 형성하고, 제5 구간(P5) 내지 제8 구간(P8)은 제2 프레임을 형성할 수 있다.

예를 들어, 상기 표시 패널(100)이 30Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:7일 수 있다. 예를 들어, 상기 표시 패널(100)이 30Hz로 구동될 때, 상기 제1 구간(P1)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제5 구간(P5), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제8 구간(P8)은 제1 프레임을 형성할 수 있다.

도 5는 도 1의 표시 패널(100)의 구동 주파수에 따른 구동 시퀀스의 일례를 나타내는 개념도이다.

도 5에서는 최대 구동 주파수(예컨대, 240Hz)에서 하나의 프레임이 2개의 사이클을 포함하는 2 사이클 구동을 예시한다.

예를 들어, 상기 표시 패널(100)이 240Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:1일 수 있다. 예를 들어, 상기 표시 패널(100)이 240Hz로 구동될 때, 상기 제1 구간(P1), 상기 제3 구간(P3), 상기 제5 구간(P5) 및 상기 제7 구간(P7)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제4 구간(P4), 상기 제6 구간(P6) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 및 제2 구간(P2)은 제1 프레임을 형성하고, 제3 구간(P3) 및 제4 구간(P4)은 제2 프레임을 형성하고, 제5 구간(P5) 및 제6 구간(P6)은 제3 프레임을 형성하고, 제7 구간(P7) 및 제8 구간(P8)은 제4 프레임을 형성할 수 있다.

예를 들어, 상기 표시 패널(100)이 120Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:3일 수 있다. 예를 들어, 상기 표시 패널(100)이 120Hz로 구동될 때, 상기 제1 구간(P1) 및 상기 제5 구간(P5)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제4 구간(P4)은 제1 프레임을 형성하고, 제5 구간(P5) 내지 제8 구간(P8)은 제2 프레임을 형성할 수 있다.

예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:7일 수 있다. 예를 들어, 상기 표시 패널(100)이 60Hz로 구동될 때, 상기 제1 구간(P1)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제5 구간(P5), 상기 제6 구간(P6), 상기 제7 구간(P7) 및 상기 제8 구간(P8)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제8 구간(P8)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제8 구간(P8)은 제1 프레임을 형성할 수 있다.

예를 들어, 상기 표시 패널(100)이 48Hz로 구동될 때, 라이팅 구간(WR)과 홀딩 구간(HL)의 비율은 1:9일 수 있다. 예를 들어, 상기 표시 패널(100)이 48Hz로 구동될 때, 상기 제1 구간(P1)은 상기 라이팅 구간(WR)이고, 상기 제2 구간(P2), 상기 제3 구간(P3), 상기 제4 구간(P4), 상기 제5 구간(P5), 상기 제6 구간(P6), 상기 제7 구간(P7), 상기 제8 구간(P8), 제9 구간(P9) 및 제10 구간(P10)은 상기 홀딩 구간(HL)일 수 있다. 이 때, 제1 구간(P1) 내지 제10 구간(P10)은 각각 하나의 사이클일 수 있다. 또한, 제1 구간(P1) 내지 제10 구간(P10)은 제1 프레임을 형성할 수 있다.

도 6은 라이팅 구간(WR)에서 도 1의 표시 패널(100)에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다. 도 7은 홀딩 구간(HL)에서 도 1의 표시 패널(100)에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.

도 1 내지 도 7을 참조하면, 도 6의 상기 라이팅 구간(WR) 내에서 상기 데이터 초기화 게이트 신호(GI)는 활성화 펄스를 갖고, 상기 데이터 기입 게이트 신호(GW)는 활성화 펄스를 가지며, 상기 보상 게이트 신호(GC)는 활성화 펄스를 갖고, 상기 바이어스 게이트 신호(EB)는 활성화 펄스를 가질 수 있다. 여기서, 상기 활성화 펄스는 로우 레벨의 펄스일 수 있다.

상기 데이터 초기화 게이트 신호(GI)가 활성화 펄스를 가질 때, 상기 데이터 초기화 스위칭 소자(T4)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 상기 초기화 전압(VINT)이 인가될 수 있다.

상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 활성화 펄스를 가질 때, 상기 데이터 인가 스위칭 소자(T2) 및 상기 제1 보상 스위칭 소자(T3)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 쓰레스홀드 전압이 보상된 상기 데이터 전압(VDATA)이 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 기입될 수 있다.

상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 발광 소자 초기화 스위칭 소자(T7)가 턴 온되어, 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(AINT)이 인가될 수 있다. 또한, 상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 바이어스 스위칭 소자(T9)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 제1 전극(N2)에 상기 바이어스 전압(VBIAS)이 인가될 수 있다.

도 7의 상기 홀딩 구간(HL) 내에서 상기 데이터 초기화 게이트 신호(GI)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하고, 상기 데이터 기입 게이트 신호(GW)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하며, 상기 보상 게이트 신호(GC)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하고, 상기 바이어스 게이트 신호(EB)만이 활성화 펄스를 가질 수 있다. 여기서, 상기 비활성 레벨은 하이 레벨이고, 상기 활성화 펄스는 로우 레벨의 펄스일 수 있다.

상기 홀딩 구간(HL)에서는 상기 데이터 초기화 스위칭 소자(T4)에 의한 데이터 초기화 동작 및 상기 데이터 인가 스위칭 소자(T2) 및 상기 제1 보상 스위칭 소자(T3)에 의한 데이터 기입 동작은 수행되지 않을 수 있다. 반면, 상기 발광 소자 초기화 스위칭 소자(T7)에 의한 발광 소자 초기화 동작 및 상기 바이어스 스위칭 소자(T9)에 의한 바이어스 동작은 수행될 수 있다.

도 6의 상기 라이팅 구간에서, 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW), 상기 보상 게이트 신호(GC) 및 상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 제2 에미션 신호(EM2)는 비활성화 레벨을 가질 수 있다. 도 6의 상기 라이팅 구간에서, 상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 제1 에미션 신호(EM1)는 비활성화 레벨을 가질 수 있다. 상기 제2 에미션 신호(EM2)의 비활성화 구간은 상기 제1 에미션 신호(EM1)의 비활성화 구간을 포함할 수 있다.

도 7의 상기 홀딩 구간에서의 상기 제1 에미션 신호(EM1)의 파형은 도 6의 상기 라이팅 구간에서의 상기 제1 에미션 신호(EM1)의 파형과 같을 수 있다. 또한, 도 7의 상기 홀딩 구간에서의 상기 제2 에미션 신호(EM2)의 파형은 도 6의 상기 라이팅 구간에서의 상기 제2 에미션 신호(EM2)의 파형과 같을 수 있다.

도 8a는 발광 시간 조절 구동을 수행하지 않을 때의 도 1의 표시 패널(100)의 휘도를 나타내는 타이밍도이다.

도 8a에서, WR은 라이팅 구간을 의미하고, HL1 내지 HL7은 홀딩 구간을 의미한다. 저주파 구동에서는 도 8a와 같이 하나의 라이팅 구간과 복수의 홀딩 구간을 가질 수 있다.

저주파 구동에서, 홀딩 구간이 지속될 때, 표시 패널(100)의 휘도가 감소할 수 있다. 홀딩 구간이 지속될 때, 특히 고계조에서 표시 패널(100)의 휘도가 감소할 수 있다.

도 8a에서 제7 홀딩 구간(HL7)이 마지막 홀딩 구간이라고 할 때, 상기 제7 홀딩 구간(HL7)의 휘도와 다음 프레임의 라이팅 구간(WR)의 휘도 차이는 DF1로 표시될 수 있다. 이와 같은 휘도 차이는 사용자에게 플리커로 시인될 수 있다.

도 8b는 발광 시간 조절 구동을 수행할 때의 도 1의 표시 패널(100)의 휘도를 나타내는 타이밍도이다.

도 8a를 참조하여 설명한 바와 같이, 저주파 구동에서, 홀딩 구간이 지속될 때, 표시 패널(100)의 휘도가 감소할 수 있으며, 이러한 휘도 차이가 사용자에게 플리커로 시인될 수 있다.

이를 개선하기 위해, 도 8b에서 보는 바와 같이, 저주파 프레임의 후기(예컨대, HL5 내지 HL7)에 발광 시간을 증가시키는 발광 시간 조절 구동을 할 수 있다. 예를 들어, 저주파 프레임의 초기인 WR, HL1 내지 HL4에서는 각 사이클 내에서의 발광 시간이 제1 발광 시간(OT1)일 수 있다. 저주파 프레임의 후기인 HL5 내지 HL7에서는 각 사이클 내에서의 발광 시간이 상기 제1 발광 시간(OT1)보다 긴 제2 발광 시간(OT2)일 수 있다.

이와 같이, 상기 저주파 프레임의 후기(예컨대, HL5 내지 HL7)에 발광 시간을 증가시키면, 상기 저주파 프레임의 후기의 각 사이클(예컨대, HL5 내지 HL7)의 휘도가 증가하게 된다.

도 8b에서 제7 홀딩 구간(HL7)이 마지막 홀딩 구간이라고 할 때, 상기 제7 홀딩 구간(HL7)의 휘도와 다음 프레임의 라이팅 구간(WR)의 휘도 차이는 DF2로 표시될 수 있다. 즉, 상기 저주파 프레임의 후기(예컨대, HL5 내지 HL7)에 발광 시간을 증가시켜, 도 8a의 휘도 차이(DF1)에 비해 감소된 휘도 차이(DF2)를 가지며, 따라서, 플리커를 개선할 수 있다.

도 8b에서, 상기 제1 발광 시간(OT1)을 갖는 사이클(예컨대, WR, HL1, HL2, HL3, HL4)은 제1 지속 시간(t1)을 가질 수 있고, 상기 제2 발광 시간(OT2)을 갖는 사이클(예컨대, HL5, HL6, HL7)은 제2 지속 시간(t2)을 가질 수 있다. 예를 들어, 상기 라이팅 구간(WR)은 상기 제1 지속 시간(t1)을 가질 수 있고, 상기 제5 홀딩 구간(HL5)은 상기 제2 지속 시간(t2)을 가질 수 있다. 이 때, 상기 제2 지속 시간(t2)은 상기 제1 지속 시간(t1)보다 크거나 같을 수 있다.

또한, 상기 도 8b에서 상기 제2 발광 시간(OT2)을 갖는 사이클들(예컨대, HL5, HL6, HL7)은 각각 동일한 지속 시간(제2 시간(t2))을 가질 수 있다. 이와는 달리, 상기 제2 발광 시간(OT2)을 갖는 사이클들(예컨대, HL5, HL6, HL7)은 서로 다른 지속 시간을 가질 수도 있다. 상기 제5 홀딩 구간(HL5)의 지속 시간은 상기 제6 홀딩 구간(HL6)의 지속 시간과 다를 수 있다. 상기 제6 홀딩 구간(HL6)의 지속 시간은 상기 제7 홀딩 구간(HL7)의 지속 시간과 다를 수 있다.

도 9a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

상기 라이팅 구간(WR)과 상기 홀딩 구간(HL)에서 상기 픽셀의 구동 스위칭 소자(T1)의 히스테리시스 특성이 상이하므로 상기 표시 패널(100)의 주파수가 고주파수에서 저주파수로 변경될 때, 표시 패널(100)의 휘도의 편차가 발생할 수 있다. 이러한, 휘도 편차에 의해 플리커가 시인될 수 있다. 이러한 휘도의 편차는 특히 저계조에서 크게 나타날 수 있다.

도 9a를 보면, 상기 표시 패널(100)의 구동 주파수가 고주파수에서 저주파수로 변경될 때, 상기 저주파수를 갖는 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS)은 상기 고주파수를 갖는 고주파 프레임(FR1의 이전 구간)의 상기 바이어스 전압(VBIAS)보다 크거나 같게 설정될 수 있다. 예를 들어, 상기 첫 번째 저주파 프레임(FR1)에서 상기 바이어스 전압(VBIAS)의 타겟값은 TF1이며, 상기 첫 번째 저주파 프레임(FR1) 내에서 상기 바이어스 전압(VBIAS)은 상기 타겟값(TF1)을 향해 서서히 증가할 수 있다.

첫 번째 저주파 프레임(FR1)에서는 일반적으로 고주파 프레임보다 높은 휘도를 나타내게 된다. 따라서, 첫 번째 저주파 프레임(FR1)에서 상기 바이어스 전압(VBIAS)을 상기 고주파 프레임보다 크게 설정하면, 상기 첫 번째 저주파 프레임(FR1)에서 저계조의 휘도가 감소하는 효과를 나타낼 수 있다. 따라서, 첫 번째 저주파 프레임(FR1)에서 상기 고주파 프레임보다 상기 바이어스 전압(VBIAS)을 크게 설정하여 표시 패널(100)의 휘도의 편차를 감소시킬 수 있다. 실시예에 따라, 상기 첫 번째 저주파 프레임(FR1)에서 상기 바이어스 전압(VBIAS)을 상기 고주파 프레임과 같게 설정할 수도 있다.

또한, 상기 저주파수를 갖는 두 번째 저주파 프레임(FR2)의 상기 바이어스 전압(VBIAS)은 상기 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS)보다는 작게 설정할 수 있다.

상기 표시 패널(100)의 구동 주파수가 고주파수에서 저주파수로 변경될 때의 휘도 감소는 첫 번째 저주파 프레임(FR1)에서 더욱 심각하므로, 두 번째 저주파 프레임(FR2)에서는 상기 바이어스 전압(VBIAS)의 증가폭을 적게 설정할 수 있다.

반면, 상기 두 번째 저주파 프레임(FR2)의 상기 바이어스 전압(VBIAS)은 상기 고주파 프레임의 상기 바이어스 전압(VBIAS)보다는 클 수 있다. 예를 들어, 상기 두 번째 저주파 프레임(FR2)에서 상기 바이어스 전압(VBIAS)의 타겟값은 TF2이며, 상기 두 번째 저주파 프레임(FR2) 내에서 상기 바이어스 전압(VBIAS)은 상기 타겟값(TF2)을 향해 서서히 증가할 수 있다.

도 9b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

도 9b를 보면, 상기 표시 패널(100)의 구동 주파수가 고주파수에서 저주파수로 변경될 때, 상기 저주파수를 갖는 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS)은 상기 고주파수를 갖는 고주파 프레임(FR1의 이전 구간)의 상기 바이어스 전압(VBIAS)보다 크거나 같게 설정될 수 있다.

또한, 상기 첫 번째 저주파 프레임(FR1)은 제1 발광 시간(예컨대, 도 8b의 OT1)을 갖는 제1 구간(DR1) 및 상기 제1 발광 시간(예컨대, 도 8b의 OT1)보다 긴 제2 발광 시간(예컨대, 도 8b의 OT2)을 갖는 제2 구간(DR2)을 포함할 수 있다. 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)은 상기 제1 구간(DR1)의 상기 바이어스 전압(VBIAS)보다 클 수 있다.

상기한 바와 같이, 도 8b에서는 저주파 프레임의 후기(예컨대, HL5 내지 HL7)에 발광 시간을 증가시키는 발광 시간 조절 구동을 할 수 있다. 그러나, 저주파 프레임의 후기(예컨대, HL5 내지 HL7)에 발광 시간을 증가시키면 첫 번째 저주파 프레임(FR1)에서 고주파 프레임보다 높은 휘도를 나타내는 문제가 더욱 심각해질 수 있다.

따라서, 발광 시간이 긴 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)을 발광 시간이 짧은 상기 제1 구간(DR1)의 상기 바이어스 전압(VBIAS)보다 크게 설정하여, 표시 패널(100)의 저계조의 휘도 편차를 감소시킬 수 있다.

본 실시예에서, 상기 제1 구간(DR1) 내에서 상기 바이어스 전압(VBIAS)은 제1 타겟값(TF11)을 향해 서서히 증가할 수 있다. 상기 제2 구간(DR2) 내에서 상기 바이어스 전압(VBIAS)은 상기 제1 타겟값(TF11)보다 큰 제2 타겟값(TF12)을 향해 서서히 증가할 수 있다.

또한, 상기 표시 패널(100)의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때, 상기 저주파수를 갖는 두 번째 저주파 프레임의 상기 바이어스 전압(VBIAS)은 상기 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS)보다 작고 상기 고주파 프레임(FR1의 이전 구간)의 상기 바이어스 전압(VBIAS)보다 크거나 같게 설정될 수 있다

또한, 상기 두 번째 저주파 프레임(FR2)은 제1 발광 시간(예컨대, 도 8b의 OT1)을 갖는 제3 구간(DR1) 및 상기 제1 발광 시간(예컨대, 도 8b의 OT1)보다 긴 제2 발광 시간(예컨대, 도 8b의 OT2)을 갖는 제4 구간(DR2)을 포함할 수 있다. 상기 제4 구간(DR2)의 상기 바이어스 전압(VBIAS)은 상기 제3 구간(DR1)의 상기 바이어스 전압(VBIAS)보다 클 수 있다.

본 실시예에서, 상기 제3 구간(DR1) 내에서 상기 바이어스 전압(VBIAS)은 제3 타겟값(TF21)을 향해 서서히 증가할 수 있다. 상기 제4 구간(DR2) 내에서 상기 바이어스 전압(VBIAS)은 상기 제3 타겟값(TF21)보다 큰 제4 타겟값(TF22)을 향해 서서히 증가할 수 있다.

도 10a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다. 도 10b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

도 9a 및 도 9b는 표시 패널(100)의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때 고주파수와 저주파수의 차이가 상대적으로 큰 경우를 나타내고, 도 10a 및 도 10b는 표시 패널(100)의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때 고주파수와 저주파수의 차이가 상대적으로 작은 경우를 나타낸다. 예를 들어, 도 9a 및 도 9b는 상기 구동 주파수가 240Hz로부터 30Hz로 변경되는 경우일 수 있고, 도 10a 및 도 10b는 상기 구동 주파수가 120Hz로부터 30Hz로 변경되는 경우일 수 있다.

상기 고주파수 및 상기 저주파수의 차이가 크면, 상기 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS) 및 상기 고주파 프레임(FR1의 이전 구간)의 상기 바이어스 전압(VBIAS)의 차이가 클 수 있다. 따라서, 도 9a 및 도 9b의 바이어스 전압(VBIAS)의 레벨은 도 10a 및 도 10b의 바이어스 전압(VBIAS)의 레벨보다 전반적으로 클 수 있다.

도 11a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다. 도 11b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

도 11a는 바이어스 전압(VBIAS)의 파형이 프레임 내에서 서서히 증가하지 않고 일시에 증가하는 것을 제외하면, 도 9a의 바이어스 전압(VBIAS)의 파형과 동일하므로, 반복적인 설명은 생략한다.

도 11b는 바이어스 전압(VBIAS)의 파형이 프레임의 제1 구간 및 제2 구간 내에서 서서히 증가하지 않고 일시에 증가하는 것을 제외하면, 도 9b의 바이어스 전압(VBIAS)의 파형과 동일하므로, 반복적인 설명은 생략한다.

도 12a는 발광 시간 조절 구동을 수행하지 않을 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다. 도 12b는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

도 12a는 바이어스 전압(VBIAS)의 파형이 프레임 내에서 서서히 증가하지 않고 일시에 증가하는 것을 제외하면, 도 10a의 바이어스 전압(VBIAS)의 파형과 동일하므로, 반복적인 설명은 생략한다.

도 12b는 바이어스 전압(VBIAS)의 파형이 프레임의 제1 구간 및 제2 구간 내에서 서서히 증가하지 않고 일시에 증가하는 것을 제외하면, 도 10b의 바이어스 전압(VBIAS)의 파형과 동일하므로, 반복적인 설명은 생략한다.

도 13은 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다. 도 14는 발광 시간 조절 구동을 수행할 때의 도 3의 픽셀에 인가되는 바이어스 전압(VBIAS)의 파형의 일례를 나타내는 타이밍도이다.

도 13에서, 상기 첫 번째 저주파 프레임(FR1)은 제1 발광 시간(예컨대, 도 8b의 OT1)을 갖는 제1 구간(DR1), 상기 제1 발광 시간(예컨대, 도 8b의 OT1)보다 긴 제2 발광 시간을 갖는 제2 구간(DR2) 및 상기 제2 발광 시간(예컨대, 도 8b의 OT2)보다 긴 제3 발광 시간을 갖는 제3 구간(DR3)을 포함할 수 있다.

도 13에서, 상기 제3 구간(DR3)의 상기 바이어스 전압(VBIAS)은 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)보다 크고, 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)은 상기 제1 구간(DR1)의 상기 바이어스 전압(VBIAS)보다 크게 설정될 수 있다.

도 14에서, 상기 첫 번째 저주파 프레임(FR1)은 제1 발광 시간(예컨대, 도 8b의 OT1)을 갖는 제1 구간(DR1), 상기 제1 발광 시간(예컨대, 도 8b의 OT1)보다 긴 제2 발광 시간(예컨대, 도 8b의 OT2)을 갖는 제2 구간(DR2) 및 상기 제2 발광 시간(예컨대, 도 8b의 OT2)보다 긴 제3 발광 시간을 갖는 제3 구간(DR3)을 포함할 수 있다.

도 14에서, 상기 제3 구간(DR3)의 상기 바이어스 전압(VBIAS)은 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)보다 크고, 상기 제2 구간(DR2)의 상기 바이어스 전압(VBIAS)은 상기 제1 구간(DR1)의 상기 바이어스 전압(VBIAS)보다 크게 설정될 수 있다.

도 13은 표시 패널(100)의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때 고주파수와 저주파수의 차이가 상대적으로 큰 경우를 나타내고, 도 14는 표시 패널(100)의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때 고주파수와 저주파수의 차이가 상대적으로 작은 경우를 나타낸다.

상기 고주파수 및 상기 저주파수의 차이가 크면, 상기 첫 번째 저주파 프레임(FR1)의 상기 바이어스 전압(VBIAS) 및 상기 고주파 프레임(FR1의 이전 구간)의 상기 바이어스 전압(VBIAS)의 차이가 클 수 있다. 따라서, 도 13의 바이어스 전압(VBIAS)의 레벨은 도 14의 바이어스 전압(VBIAS)의 레벨보다 전반적으로 클 수 있다.

도 13 및 도 14에서는, 하나의 프레임은 발광 시간이 상이한 3개의 구간(DR1, DR2, DR3)을 갖고, 그에 따라 하나의 프레임 내에서 바이어스 전압(VBIAS)은 3개의 서로 다른 타겟값을 갖는 경우를 예시하였다. 본 발명은 이에 한정되지 않는다. 예를 들어, 하나의 프레임은 발광 시간이 상이한 4개 이상의 구간을 갖고, 그에 따라 하나의 프레임 내에서 바이어스 전압(VBIAS)은 4개 이상의 서로 다른 타겟값을 가질 수도 있다.

본 실시예에 따르면, 상기 구동 제어부(200)는 상기 픽셀의 발광 시간이 증가할 때 상기 바이어스 전압(VBIAS)의 레벨을 증가시켜, 표시 패널(100)의 주파수가 고주파수에서 저주파수로 변경될 때의 상기 표시 패널(100)의 휘도 편차를 감소시킬 수 있다. 따라서, 상기 휘도 편차에 의해 플리커가 시인되는 문제를 개선할 수 있다.

또한, 저주파 구동에서, 홀딩 구간(HL)이 지속될 때, 특히 고계조에서 표시 패널(100)의 휘도가 감소할 수 있으며, 이를 보완하기 위해 저주파 프레임의 후기에 발광 시간을 증가시키는 발광 시간 조절 구동을 할 수 있다. 상기 픽셀의 발광 시간이 증가할 때 상기 바이어스 전압(VBIAS)의 레벨을 증가시켜, 표시 패널(100)의 주파수가 고주파수에서 저주파수로 변경될 때, 저계조에서 표시 패널(100)의 휘도의 편차를 감소시킬 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 15는 본 발명의 일 실시예에 따른 표시 패널(100)의 픽셀을 나타내는 회로도이다.

본 실시예에 따른 표시 장치는 표시 패널(100)의 픽셀 회로를 제외하면, 도 1 내지 도 14의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 15에서, 상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1) 및 상기 구동 스위칭 소자(T1)의 제2 전극(N3)에 연결되는 제1 보상 스위칭 소자(T3-1, T3-2)를 포함할 수 있다.

본 실시예에서, 상기 제1 보상 스위칭 소자(T3-1, T3-2)는 직렬로 연결되는 2개의 트랜지스터(T3-1, T3-2)를 포함할 수 있다. 예를 들어, 상기 제1 보상 스위칭 소자는 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 연결되는 제1 전극 및 제1 중간 노드에 연결되는 제2 전극을 포함하는 제1 보상 트랜지스터(T3-1) 및 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 중간 노드에 연결되는 제1 전극 및 상기 구동 스위칭 소자(T1)의 상기 제2 전극(N3)에 연결되는 제2 전극을 포함하는 제2 보상 트랜지스터(T3-2)를 포함할 수 있다.

상기 제1 보상 스위칭 소자를 직렬로 연결되는 2개의 트랜지스터(T3-1, T3-2)로 구성하는 경우, 상기 구동 스위칭 소자(T1)의 제어 전극(N1)에 인가되어 스토리지 캐패시터(CST)에 저장되는 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소하는 것을 개선할 수 있다.

상기 픽셀은 상기 구동 스위칭 소자(T1)의 제어 전극(N1)에 연결되어, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4-1, T4-2)를 포함할 수 있다.

본 실시예에서, 상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터(T4-1, T4-2)를 포함할 수 있다. 예를 들어, 상기 데이터 초기화 스위칭 소자는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 중간 노드에 연결되는 제1 전극 및 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 연결되는 제2 전극을 포함하는 제1 데이터 초기화 트랜지스터(T4-1) 및 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 제1 전극 및 상기 제2 중간 노드에 연결되는 제2 전극을 포함하는 제2 데이터 초기화 트랜지스터(T4-2)를 포함할 수 있다.

상기 데이터 초기화 스위칭 소자를 직렬로 연결되는 2개의 트랜지스터(T4-1, T4-2)로 구성하는 경우, 상기 구동 스위칭 소자(T1)의 제어 전극(N1)에 인가되어 스토리지 캐패시터(CST)에 저장되는 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소하는 것을 개선할 수 있다.

도 16은 본 발명의 일 실시예에 따른 표시 패널(100)의 픽셀을 나타내는 회로도이다. 도 17은 라이팅 구간에서 도 16의 표시 패널(100)에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다. 도 18은 홀딩 구간에서 도 16의 표시 패널(100)에 인가되는 입력 신호들의 일례를 나타내는 타이밍도이다.

본 실시예에 따른 표시 장치는 표시 패널(100)의 픽셀 회로 및 입력 제어 신호를 제외하면, 도 1 내지 도 14의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 16 내지 도 18을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1) 및 상기 구동 스위칭 소자(T1)에 바이어스 전압(VBIAS)을 인가하는 바이어스 스위칭 소자(T8)를 포함한다. 상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압(VBIAS)의 레벨이 증가한다.

상기 픽셀은 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 제1 전극 및 제3 노드(N3)에 연결되는 제2 전극을 포함하는 상기 구동 스위칭 소자(T1), 바이어스 게이트 신호(EB)가 인가되는 제어 전극, 상기 바이어스 전압(VBIAS)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함하는 상기 바이어스 스위칭 소자(T8), 상기 에미션 신호(EM)가 인가되는 제어 전극, 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자(T5), 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 제1 전극 및 상기 발광 소자(EE)의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자(T6), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 제1 전극 및 상기 제2 노드(N2)에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자(T2), 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 제1 전극 및 상기 제3 노드(N3)에 연결되는 제2 전극을 포함하는 보상 스위칭 소자(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VINT)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자(T4) 및 상기 바이어스 게이트 신호(EB)가 인가되는 제어 전극, 발광 소자 초기화 전압(AINT)이 인가되는 제1 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.

상기 픽셀은 상기 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N4)에 연결되는 제2 전극을 포함하는 제1 캐패시터(CST)를 더 포함할 수 있다. 상기 제1 캐패시터(CST)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 인가되는 상기 데이터 전압(VDATA)의 레벨을 유지할 수 있다.

도 17의 상기 라이팅 구간(WR) 내에서 상기 데이터 초기화 게이트 신호(GI)는 활성화 펄스를 갖고, 상기 데이터 기입 게이트 신호(GW)는 활성화 펄스를 가지며, 상기 보상 게이트 신호(GC)는 활성화 펄스를 갖고, 상기 바이어스 게이트 신호(EB)는 활성화 펄스를 가질 수 있다. 여기서, 상기 활성화 펄스는 로우 레벨의 펄스일 수 있다.

상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 활성화 펄스를 가질 때, 상기 데이터 인가 스위칭 소자(T2) 및 상기 보상 스위칭 소자(T3)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 쓰레스홀드 전압이 보상된 상기 데이터 전압(VDATA)이 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 기입될 수 있다.

상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 발광 소자 초기화 스위칭 소자(T7)가 턴 온되어, 상기 발광 소자(EE)의 상기 제1 전극에 발광 소자 초기화 전압(AINT)이 인가될 수 있다. 또한, 상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 바이어스 스위칭 소자(T8)가 턴 온되어, 상기 구동 스위칭 소자(T1)의 제1 전극(N2)에 상기 바이어스 전압(VBIAS)이 인가될 수 있다.

도 18의 상기 홀딩 구간(HL) 내에서 상기 데이터 초기화 게이트 신호(GI)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하고, 상기 데이터 기입 게이트 신호(GW)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하며, 상기 보상 게이트 신호(GC)는 활성화 펄스를 갖지 않고 비활성 레벨을 유지하고, 상기 바이어스 게이트 신호(EB)만이 활성화 펄스를 가질 수 있다. 여기서, 상기 비활성 레벨은 하이 레벨이고, 상기 활성화 펄스는 로우 레벨의 펄스일 수 있다.

상기 홀딩 구간(HL)에서는 상기 데이터 초기화 스위칭 소자(T4)에 의한 데이터 초기화 동작 및 상기 데이터 인가 스위칭 소자(T2) 및 상기 보상 스위칭 소자(T3)에 의한 데이터 기입 동작은 수행되지 않을 수 있다. 반면, 상기 발광 소자 초기화 스위칭 소자(T7)에 의한 발광 소자 초기화 동작 및 상기 바이어스 스위칭 소자(T8)에 의한 바이어스 동작은 수행될 수 있다.

도 17의 상기 라이팅 구간에서, 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW), 상기 보상 게이트 신호(GC) 및 상기 바이어스 게이트 신호(EB)가 활성화 펄스를 가질 때, 상기 제 에미션 신호(EM)는 비활성화 레벨을 가질 수 있다.

도 18의 상기 홀딩 구간에서의 상기 에미션 신호(EM)의 파형은 도 17의 상기 라이팅 구간에서의 상기 에미션 신호(EM1)의 파형과 같을 수 있다.

도 19는 본 발명의 일 실시예에 따른 표시 패널(100)의 픽셀을 나타내는 회로도이다.

본 실시예에 따른 표시 장치는 표시 패널(100)의 픽셀 회로를 제외하면, 도 15 내지 도 18의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 19에서, 상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1) 및 상기 구동 스위칭 소자(T1)의 제2 전극(N3)에 연결되는 보상 스위칭 소자(T3-1, T3-2)를 포함할 수 있다.

본 실시예에서, 상기 보상 스위칭 소자(T3-1, T3-2)는 직렬로 연결되는 2개의 트랜지스터(T3-1, T3-2)를 포함할 수 있다. 예를 들어, 상기 보상 스위칭 소자는 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 연결되는 제1 전극 및 제1 중간 노드에 연결되는 제2 전극을 포함하는 제1 보상 트랜지스터(T3-1) 및 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 중간 노드에 연결되는 제1 전극 및 상기 구동 스위칭 소자(T1)의 상기 제2 전극(N3)에 연결되는 제2 전극을 포함하는 제2 보상 트랜지스터(T3-2)를 포함할 수 있다.

상기 보상 스위칭 소자를 직렬로 연결되는 2개의 트랜지스터(T3-1, T3-2)로 구성하는 경우, 상기 구동 스위칭 소자(T1)의 제어 전극(N1)에 인가되어 스토리지 캐패시터(CST)에 저장되는 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소하는 것을 개선할 수 있다.

도 20은 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이고, 도 21은 도 20의 전자 장치가 스마트폰으로 구현된 일례를 나타내는 도면이다.

도 20 및 도 21을 참조하면, 전자 장치(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 장치(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

일 실시예에 따르면, 도 21에 도시된 바와 같이, 전자 장치(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 장치(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 장치(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.

실시예에 따라, 프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

상기 프로세서(1010)는 도 1의 상기 구동 제어부(200)에 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 출력할 수 있다.

메모리 장치(1020)는 전자 장치(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 장치(1000)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부
1000: 전자 장치 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이
1060: 표시 장치

Claims

픽셀을 포함하는 표시 패널;
상기 픽셀에 게이트 신호를 제공하는 게이트 구동부;
상기 픽셀에 데이터 전압을 제공하는 데이터 구동부; 및
상기 픽셀에 에미션 신호를 제공하는 에미션 구동부를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자; 및
상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함하고,
상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 표시 패널의 구동 주파수가 고주파수에서 저주파수로 변경될 때, 상기 저주파수를 갖는 첫 번째 저주파 프레임의 상기 바이어스 전압은 상기 고주파수를 갖는 고주파 프레임의 상기 바이어스 전압보다 크거나 같은 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 첫 번째 저주파 프레임은 제1 발광 시간을 갖는 제1 구간 및 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제2 구간을 포함하고,
상기 제2 구간의 상기 바이어스 전압은 상기 제1 구간의 상기 바이어스 전압보다 큰 것을 특징으로 하는 표시 장치.
제3항에 있어서, 상기 제1 구간 내에서 상기 바이어스 전압은 제1 타겟값을 향해 서서히 증가하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 제2 구간 내에서 상기 바이어스 전압은 상기 제1 타겟값보다 큰 제2 타겟값을 향해 서서히 증가하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 표시 패널의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때, 상기 저주파수를 갖는 두 번째 저주파 프레임의 상기 바이어스 전압은 상기 첫 번째 저주파 프레임의 상기 바이어스 전압보다 작고 상기 고주파 프레임의 상기 바이어스 전압보다 크거나 같은 것을 특징으로 하는 표시 장치.
제6항에 있어서, 상기 두 번째 저주파 프레임은 제1 발광 시간을 갖는 제3 구간 및 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제4 구간을 포함하고,
상기 제4 구간의 상기 바이어스 전압은 상기 제3 구간의 상기 바이어스 전압보다 큰 것을 특징으로 하는 표시 장치.
제7항에 있어서, 상기 제3 구간 내에서 상기 바이어스 전압은 제3 타겟값을 향해 서서히 증가하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 제4 구간 내에서 상기 바이어스 전압은 상기 제3 타겟값보다 큰 제4 타겟값을 향해 서서히 증가하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 표시 패널의 상기 구동 주파수가 상기 고주파수에서 상기 저주파수로 변경될 때,
상기 고주파수 및 상기 저주파수의 차이가 크면, 상기 첫 번째 저주파 프레임의 상기 바이어스 전압 및 상기 고주파 프레임의 상기 바이어스 전압의 차이가 큰 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 첫 번째 저주파 프레임은 제1 발광 시간을 갖는 제1 구간, 상기 제1 발광 시간보다 긴 제2 발광 시간을 갖는 제2 구간 및 상기 제2 발광 시간보다 긴 제3 발광 시간을 갖는 제3 구간을 포함하고,
상기 제3 구간의 상기 바이어스 전압은 상기 제2 구간의 상기 바이어스 전압보다 크고, 상기 제2 구간의 상기 바이어스 전압은 상기 제1 구간의 상기 바이어스 전압보다 큰 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 구동 스위칭 소자는 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 제1 전극 및 제3 노드에 연결되는 제2 전극을 포함하고,
상기 바이어스 스위칭 소자는 바이어스 게이트 신호가 인가되는 제어 전극, 상기 바이어스 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 픽셀은
제1 에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자; 및
제2 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 제1 전극 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 픽셀의 상기 발광 시간은 상기 제1 에미션 신호 및 상기 제2 에미션 신호의 턴 온 시간에 의해 결정되는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 픽셀은
데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 제1 전극 및 제4 노드에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자;
보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 제1 보상 스위칭 소자;
데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자;
상기 보상 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 제1 전극 및 상기 제4 노드에 연결되는 제2 전극을 포함하는 제2 보상 스위칭 소자; 및
상기 바이어스 게이트 신호가 인가되는 제어 전극, 발광 소자 초기화 전압이 인가되는 제1 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
제15항에 있어서, 상기 제1 보상 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함하고,
상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 픽셀은
제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 제1 전극 및 제3 노드에 연결되는 제2 전극을 포함하는 상기 구동 스위칭 소자;
바이어스 게이트 신호가 인가되는 제어 전극, 상기 바이어스 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 상기 바이어스 스위칭 소자;
상기 에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제1 에미션 스위칭 소자;
상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 제1 전극 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하는 제2 에미션 스위칭 소자;
데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 데이터 기입 스위칭 소자;
보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 보상 스위칭 소자;
데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 데이터 초기화 스위칭 소자; 및
상기 바이어스 게이트 신호가 인가되는 제어 전극, 발광 소자 초기화 전압이 인가되는 제1 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 전극을 포함하는 발광 소자 초기화 스위칭 소자를 포함하는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 보상 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함하고,
상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 2개의 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
표시 패널의 픽셀에 게이트 신호를 제공하는 단계;
상기 픽셀에 데이터 전압을 제공하는 단계; 및
상기 픽셀에 에미션 신호를 제공하는 단계를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자; 및
상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함하고,
상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가하는 것을 특징으로 하는 표시 장치의 구동 방법.
제19항에 있어서, 상기 표시 패널의 구동 주파수가 고주파수에서 저주파수로 변경될 때, 상기 저주파수를 갖는 첫 번째 저주파 프레임의 상기 바이어스 전압은 상기 고주파수를 갖는 고주파 프레임의 상기 바이어스 전압보다 크거나 같은 것을 특징으로 하는 표시 장치의 구동 방법.
픽셀을 포함하는 표시 패널;
상기 픽셀에 게이트 신호를 제공하는 게이트 구동부;
상기 픽셀에 데이터 전압을 제공하는 데이터 구동부;
상기 픽셀에 에미션 신호를 제공하는 에미션 구동부;
상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부; 및
상기 구동 제어부에 입력 영상 데이터 및 입력 제어 신호를 출력하는 프로세서를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자; 및
상기 구동 스위칭 소자에 바이어스 전압을 인가하는 바이어스 스위칭 소자를 포함하고,
상기 픽셀의 발광 시간이 증가하면 상기 바이어스 전압의 레벨이 증가하는 것을 특징으로 하는 전자 장치.