KR20240058508A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20240058508A
KR20240058508A KR1020220139297A KR20220139297A KR20240058508A KR 20240058508 A KR20240058508 A KR 20240058508A KR 1020220139297 A KR1020220139297 A KR 1020220139297A KR 20220139297 A KR20220139297 A KR 20220139297A KR 20240058508 A KR20240058508 A KR 20240058508A
Authority
KR
South Korea
Prior art keywords
core
disposed
insulating layer
layer
build
Prior art date
Application number
KR1020220139297A
Other languages
English (en)
Inventor
이상윤
이승은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220139297A priority Critical patent/KR20240058508A/ko
Priority to JP2023034453A priority patent/JP2024063718A/ja
Priority to US18/118,217 priority patent/US20240147622A1/en
Priority to CN202310581301.7A priority patent/CN117939781A/zh
Publication of KR20240058508A publication Critical patent/KR20240058508A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 개시는 제1 수동부품이 내장된 제1 코어부, 제2 수동부품이 내장된 제2 코어부, 및 상기 제1 및 제2 코어부 사이에 배치되며 상기 제1 및 제2 수동부품과 전기적으로 연결되는 제1 도전성 입자를 포함하는 제1 접합층을 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판, 예를 들면, 복수의 수동부품이 기판에 내장된 인쇄회로기판에 관한 것이다.
반도체 패키지용 인쇄회로기판에는 PI(Power Integrity) 특성 확보를 위해 DSC(Die side Capacitor), LSC(Land Side Capacitor) 등이 기판의 표면에 실장되어 왔으며, 근래에는 EPS(Embedded Passive Substrate) 구조가 활발이 채용되고 있다.
본 개시의 여러 목적 중 하나는 보다 용이하게 EPS 구조를 구현할 수 있으며, 이를 통하여 PI 특성을 향상시킬 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 복수의 코어부에 각각 수동부품을 내장한 후 도전성 입자를 포함하는 접합층을 이용하여 복수의 코어부를 상하로 접합하여 상하 전기적 연결 경로를 제공하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 제1 수동부품이 내장된 제1 코어부; 제2 수동부품이 내장된 제2 코어부; 및 상기 제1 및 제2 코어부 사이에 배치되며, 상기 제1 및 제2 수동부품과 전기적으로 연결되는 제1 도전성 입자를 포함하는 제1 접합층; 을 포함하는 것일 수 있다.
보다 구체적으로, 일례에 따른 인쇄회로기판은 제1 관통홀을 갖는 제1 코어 절연층, 상기 제1 관통홀에 배치되며 제1 전극을 포함하는 제1 수동부품, 상기 제1 코어 절연층 및 상기 제1 수동부품 각각의 적어도 일부를 덮는 제1 봉합재, 상기 제1 봉합재의 상면 및 하면에 각각 배치된 제1 및 제2 코어 배선층, 상기 제1 수동부품의 상측 및 하측에서 상기 제1 봉합재의 적어도 일부를 각각 관통하여 상기 제1 전극을 상기 제1 및 제2 코어 배선층과 각각 전기적으로 연결하는 제1 및 제2 코어 비아, 및 상기 제1 코어 절연층 및 상기 제1 봉합재를 관통하여 상기 제1 및 제2 코어 배선층을 전기적으로 연결하는 제3 코어 비아를 포함하는 제1 코어 기판; 제2 관통홀을 갖는 제2 코어 절연층, 상기 제2 관통홀에 배치되며 제2 전극을 포함하는 제2 수동부품, 상기 제2 코어 절연층 및 상기 제2 수동부품 각각의 적어도 일부를 덮는 제2 봉합재, 상기 제2 봉합재의 상면 및 하면에 각각 배치된 제3 및 제4 코어 배선층, 및 상기 제2 수동부품의 상측 및 하측에서 상기 제2 봉합재의 적어도 일부를 각각 관통하여 상기 제2 전극을 상기 제3 및 제4 코어 배선층과 각각 전기적으로 연결하는 제4 및 제5 코어 비아, 및 상기 제2 코어 절연층 및 상기 제2 봉합재를 관통하여 상기 제3 및 제4 코어 배선층을 전기적으로 연결하는 제6 코어 비아를 포함하는 제2 코어 기판; 및 상기 제1 및 제2 코어 기판 사이에 배치되며, 상기 제1 및 제2 전극과 전기적으로 연결되는 제1 도전성 입자를 포함하는 제1 접합층; 을 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 보다 용이하게 EPS 구조를 구현할 수 있으며, 이를 통하여 PI 특성을 향상시킬 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 A 영역의 개략적인 부분 확대도다.
도 5는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 6은 도 5의 인쇄회로기판의 B 영역의 개략적인 부분 확대도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(700A)은 제1 수동부품(210)이 내장된 제1 코어부(110), 제2 수동부품(220)이 내장된 제2 코어부(120), 및 제1 및 제2 코어부(110, 120) 사이에 배치되는 제1 접합층(310)을 포함할 수 있다. 필요에 따라서는, 일례에 따른 인쇄회로기판(700A)은 제1 코어부(110) 상에 배치된 제1 빌드업부(410), 제2 코어부(120) 상에 배치된 제2 빌드업부(420), 제1 빌드업부(410) 상에 배치된 제1 솔더 레지스트층(510), 및/또는 제2 빌드업부(420) 상에 배치된 제2 솔더 레지스트층(520)을 더 포함할 수 있다.
한편, 박형의 EPS 구조의 경우는, 얇은 두께의 코어재에 유사 두께의 수동부품이 내장되는 구조를 용이하게 채용할 수 있으나, 대면적 기판의 경우에는 강성 확보를 위해서 수동부품보다 두꺼운 코어재가 도입되는바, 수동부품을 내장하는 것이 용이하지 않다. 이에, 수동부품이 각각 내장된 복수의 코어층을 별도로 제조한 후 이들을 상하로 접합하는 방식으로 EPS 구조를 제조하는 것을 고려해볼 수 있다. 이 경우, 수동부품을 기판의 내부에서 최단 경로로 연결할 수 있고, 우회 연결에 따른 로스가 제거되어 설계 자유도가 상승할 수 있으며, 또한 수동부품이 병렬로 인접 연결되어 PI 특성을 극대화할 수 있다. 다만, 수동부품이 각각 내장된 복수의 코어층을 별도로 제조한 후 접합하는 방식을 취하는 경우, 종래의 빌드업 프로세스를 통한 비아 연결의 도입 등이 용이하지 않을 수 있다.
반면, 일례에 따른 인쇄회로기판(700A)의 경우는 제1 및 제2 수동부품(210, 220)이 각각 내장된 제1 및 제2 코어부(110, 120)를 제1 및 제2 수동부품(210, 220)과 전기적으로 연결될 수 있는 제1 도전성 입자(312)를 포함하는 제1 접합층(310)을 이용하여 상하로 접합하는바, 보다 용이하게 EPS 구조를 구현할 수 있으며, 이를 통하여 PI 특성을 향상시킬 수 있다. 또한, 설계 자유도를 높일 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(700A)의 구성요소에 대하여 보다 자세히 설명한다.
제1 코어부(110)는 제1 관통홀(H1)을 갖는 제1 절연층(111), 제1 관통홀(H1)에 배치된 제1 수동부품(210), 제1 절연층(111) 상에 배치되며 제1 수동부품(210)의 적어도 일부를 덮으며 제1 관통홀(H1)의 적어도 일부를 채우는 제2 절연층(112), 제2 절연층(112)의 상면 및 하면에 각각 배치된 제1 및 제2 배선층(113, 114), 제2 절연층(112)의 적어도 일부를 각각 관통하며 제1 및 제2 배선층(113, 114)을 제1 수동부품(210)과 각각 전기적으로 연결하는 제1 및 제2 비아(115, 116), 및 제1 및 제2 절연층(111, 112)을 관통하며 제1 및 제2 배선층(113, 114)을 전기적으로 연결하는 제1 관통비아(117)를 포함하는 코어 기판일 수 있다.
제1 절연층(111)은 제1 코어 절연층일 수 있다. 제1 절연층(111)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, CCL(Copper Clad Laminate) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제1 절연층(111)으로 유리 기판 등의 다른 재질의 코어 절연층이 도입될 수도 있으며, 또는제1 절연층(111)으로 메탈 코어층이 이용될 수도 있다.
제2 절연층(112)은 제1 봉합재일 수 있다. 제2 절연층(112)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제2 절연층(112)은 복수의 절연층으로 구성될 수 있으며, 복수의 절연층은 서로 동일하거나 상이한 절연 물질을 포함할 수 있다.
제1 및 제2 배선층(113, 114)은 제1 및 제2 코어 배선층일 수 있다. 제1 및 제2 배선층(113, 114)은 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 배선층(113, 114)은 무전해 도금층 및 전해 도금층을 포함할 수 있으며, 필요에 따라서는 동박을 더 포함할 수 있다. 제1 및 제2 배선층(113, 114)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 트레이스(Trace), 플레인(Plane) 및/또는 패드(Pad)를 포함할 수 있다. 제1 및 제2 배선층(113, 114)은 제2 절연층(112)의 상면 및 하면 상에 각각 배치될 수 있으며, 필요에 따라서는 상측 및 하측에 각각 매립될 수 있다.
제1 및 제2 비아(114, 115)는 제1 및 제2 코어 비아일 수 있다. 제1 및 제2 비아(114, 115)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 비아(114, 115)는 각각 제1 및 제2 배선층(113, 114)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제1 및 제2 비아(114, 115)는 각각 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제1 및 제2 비아(114, 115)는 단면 상에서 서로 반대 방향으로 테이퍼진 형태를 가질 수 있다. 제1 및 제2 비아(114, 115)는 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제1 및 제2 비아(114, 115)의 수는 특별히 한정되지 않으며, 예를 들면, 후술하는 제1 수동부품(210)의 제1 전극(211)의 수에 맞게 형성될 수 있다.
제1 관통비아(117)는 제3 코어 비아일 수 있다. 제1 관통비아(117)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제1 관통비아(117)는 제1 및 제2 배선층(113, 114)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제1 관통비아(117)는 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제1 관통비아(117)는 단면 상에서 모래시계 형태를 가질 수 있으나, 이에 한정되는 것은 아니며, 직사각 형태를 가질 수도 있다. 제1 관통비아(117)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제1 관통비아(117)의 수는 특별히 한정되지 않는다.
제2 코어부(120)는 제2 관통홀(H2)을 갖는 제3 절연층(121), 제2 관통홀(H2)에 배치된 제2 수동부품(220), 제3 절연층(121) 상에 배치되며 제2 수동부품(220)의 적어도 일부를 덮으며 제2 관통홀(H2)의 적어도 일부를 채우는 제4 절연층(122), 제4 절연층(122)의 상면 및 하면에 각각 배치된 제3 및 제4 배선층(123, 124), 및 제4 절연층(122)의 적어도 일부를 각각 관통하며 제3 및 제4 배선층(123, 124)을 제2 수동부품(220)과 각각 전기적으로 연결하는 제3 및 제4 비아(125, 126), 및 제3 및 제4 절연층(121, 122)을 관통하며 제3 및 제4 배선층(123, 124)을 전기적으로 연결하는 제2 관통비아(127)를 포함하는 코어 기판일 수 있다.
제3 절연층(121)은 제2 코어 절연층일 수 있다. 제3 절연층(121)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, CCL(Copper Clad Laminate) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제3 절연층(121)으로 유리 기판 등의 다른 재질의 코어 절연층이 도입될 수도 있으며, 또는제3 절연층(121)으로 메탈 코어층이 이용될 수도 있다.
제4 절연층(122)은 제2 봉합재일 수 있다. 제4 절연층(122)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제4 절연층(122)은 복수의 절연층으로 구성될 수 있으며, 복수의 절연층은 서로 동일하거나 상이한 절연 물질을 포함할 수 있다.
제3 및 제4 배선층(123, 124)은 제3 및 제4 코어 배선층일 수 있다. 제3 및 제4 배선층(123, 124)은 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제3 및 제4 배선층(123, 124)은 무전해 도금층 및 전해 도금층을 포함할 수 있으며, 필요에 따라서는 동박을 더 포함할 수 있다. 제3 및 제4 배선층(123, 124)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 트레이스(Trace), 플레인(Plane) 및/또는 패드(Pad)를 포함할 수 있다. 제3 및 제4 배선층(123, 124)은 제4 절연층(122)의 상면 및 하면 상에 각각 배치될 수 있으며, 필요에 따라서는 상측 및 하측에 각각 매립될 수 있다.
제3 및 제4 비아(125, 126)는 제4 및 제5 코어 비아일 수 있다. 제3 및 제4 비아(125, 126)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제3 및 제4 비아(125, 126)는 각각 제3 및 제4 배선층(123, 124)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제3 및 제4 비아(125, 126)는 각각 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제3 및 제4 비아(125, 126)는 단면 상에서 서로 반대 방향으로 테이퍼진 형태를 가질 수 있다. 제3 및 제4 비아(125, 126)는 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제3 및 제4 비아(125, 126)의 수는 특별히 한정되지 않으며, 예를 들면, 후술하는 제2 수동부품(220)의 제2 전극(221)의 수에 맞게 형성될 수 있다.
제2 관통비아(127)는 제6 코어 비아일 수 있다. 제2 관통비아(127)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제2 관통비아(127)는 제3 및 제4 배선층(123, 124)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제2 관통비아(127)는 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제2 관통비아(127)는 단면 상에서 모래시계 형태를 가질 수 있으나, 이에 한정되는 것은 아니며, 직사각 형태를 가질 수도 있다. 제2 관통비아(127)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제2 관통비아(127)의 수는 특별히 한정되지 않는다.
제1 및 제2 수동부품(210, 220)은 인덕터, 캐패시터 등의 칩 타입의 부품일 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로는, 제1 및 제2 수동부품(210, 220)은 각각 적층 세라믹 캐패시터(MLCC: Multi Layer Ceramic Capacitor)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 수동부품(210, 220)은 각각 제1 및 제2 전극(211, 221)을 가질 수 있다. 제1 및 제2 전극(221, 221)은 제1 및 제2 수동부품(210, 220) 내부에 배치된 전극과 전기적으로 연결될 수 있으며, 또한 제1 내지 제4 비아(115, 116, 125, 126)를 통하여 제1 내지 제4 배선층(113, 114, 123, 124)와 전기적으로 연결될 수 있다.
제1 및 제2 관통홀(H1, H2)과 제1 및 제2 수동부품(210, 220)과 제1 내지 제4 비아(115, 116, 125, 126)는 각각 복수 개일 수 있다. 복수의 제1 수동부품(210)은 복수의 제1 관통홀(H1)에 각각 배치되어 복수의 제1 및 제2 비아(115, 116)와 각각 연결될 수 있다. 예컨대, 복수의 제1 수동부품(210) 각각의 제1 전극(211)은 복수의 제1 및 제2 비아(115, 116)와 각각 상측 및 하측에서 전기적으로 연결될 수 있다. 복수의 제2 수동부품(220)은 복수의 제2 관통홀(H2)에 각각 배치되어 복수의 제3 및 제4 비아(125, 126)와 각각 연결될 수 있다. 예컨대, 복수의 제2 수동부품(220) 각각의 제2 전극(221)은 복수의 제3 및 제4 비아(125, 126)와 각각 상측 및 하측에서 전기적으로 연결될 수 있다.
제1 접합층(310)은 제1 절연 수지(311) 내부에 복수의 제1 도전성 입자(312)가 분산된 필름 형태일 수 있다. 제1 절연 수지(311)는 에폭시 화합물 등의 열 중합성 화합물이나, 아크릴레이트 화합물 등의 광 중합성 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 도전성 입자(312)는 니켈(Ni), 코발트(Co), 은(Ag), 구리(Cu), 금(Au), 팔라듐(Pd) 등의 금속 입자, 땜납 등의 합금 입자, 및/또는 금속 피복 수지 입자 등을 포함할 수 있으며, 2종 이상을 병용할 수도 있으나, 이에 한정되는 것은 아니다. 제1 도전성 입자(312)의 표면에는 도통 특성에 지장을 초래하지 않는 절연 처리가 실시되어 있을 수 있다. 절연 처리로는, 예를 들면, 절연성 미립자가 부착되거나, 절연성 수지 코팅을 들 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로는, 제1 접합층(310)은 공지의 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 도전성 입자(312)는 제1 및 제2 수동부품(210, 220)과 전기적으로 연결될 수 있다. 제1 도전성 입자(312)의 직경 조절로 제1 접합층(310)의 두께를 조절할 수 있다. 제1 접합층(310)은 제1 및 제2 코어부(110, 120) 사이에 배치되어 고온 고압 조건에서 이들과 접합될 수 있다. 이 과정에서 제1 절연 수지(311)의 성형 및 경화가 진행될 수 있다.
제2 및 제3 배선층(114, 123)은 각각 제1 접합층(310)에 적어도 일부가 매립되어 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다. 보다 구체적으로는, 제1 내지 제4 배선층(113, 114, 123, 124)는 각각 제1 내지 제4 비아(115, 116, 125, 126)과 연결되는 제1 내지 제4 패드(P1, P2, P3, P4)를 포함할 수 있으며, 이때 제2 및 제3 패드(P2, P3)는 각각 제1 접합층(310)의 상측 및 하측에 매립되어 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다. 따라서, 제1 및 제2 전극(211, 221)은 제2 및 제4 비아(115, 126)와 제2 및 제3 패드(P2, P3)와 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다. 예컨대, 제1 및 제2 수동부품(210, 220)은 병렬로 연결될 수 있다. 또한, 제1 및 제4 배선층(113, 124)은 제1 및 제2 관통비아(117, 127)와 제2 및 제3 패드(P2, P3)와 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다.
제2 및 제3 패드(P2, P3) 각각의 단면 상에서의 최대 폭(W2, W3)은 제1 및 제4 패드(P1, P4) 각각의 단면 상에서의 최대 폭(W1, W4)보다 더 클 수 있다. 이 경우, 제1 및 제2 코어부(110, 120)의 미스얼라인(Misalign) 등의 리스크가 감소될 수 있다. 한편, 최대 폭은 인쇄회로기판(700A)의 연마 또는 절단 단면을 기준으로 주사 현미경 또는 광학 현미경을 이용하여 측정할 수 있다. 제2 및 제3 패드(P2, P3)는 각각 돌출형 패드일 수 있으며, 따라서 이들 사이의 압력 집중으로 제1 도전성 입자(312)를 통한 전기적 연결이 보다 용이할 수 있다.
제1 빌드업부(410)는 제1 코어부(110) 상에, 예컨대 제1 코어부(110)의 상부에 배치된 제6 절연층(411), 제6 절연층(411) 상에 또는 내에 배치된 제7 배선층(412), 및 제6 절연층(411)의 적어도 일부를 관통하며 제7 배선층(412)과 연결된 제5 비아(413)를 포함하는 빌드업 기판일 수 있다.
제6 절연층(411)은 제1 빌드업 절연층일 수 있다. 제6 절연층(411)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제6 절연층(411)은 PID(Photo Imageable Dielectric)을 포함할 수도 있다. 제6 절연층(411)은 복수의 절연층으로 구성될 수 있으며, 복수의 절연층은 서로 동일하거나 상이한 절연 물질을 포함할 수 있다.
제7 배선층(412)은 제1 빌드업 배선층일 수 있다. 제7 배선층(412)은 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제7 배선층(412)은 무전해 도금층 및 전해 도금층을 포함할 수 있으며, 필요에 따라서는 동박을 더 포함할 수 있다. 제7 배선층(412)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 트레이스(Trace), 플레인(Plane) 및/또는 패드(Pad)를 포함할 수 있다. 제7 배선층(412)은 복수의 배선층으로 구성될 수 있으며, 각각의 배선층은 제6 절연층(411) 각각의 절연층 상에 또는 내에 배치될 수 있다.
제5 비아(413)는 제1 빌드업 비아일 수 있다. 제5 비아(413)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제5 비아(413)는 제7 배선층(412)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제5 비아(413)는 각각 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제5 비아(413)는 단면 상에서 테이퍼진 형태를 가질 수 있다. 제5 비아(413)는 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제5 비아(413)는 복수 층으로 배치될 수 있으며, 예컨대 제6 절연층(411) 각각의 절연층을 관통할 수 있다. 제5 비아(413)는 서로 다른 층에 배치된 제7 배선층(412) 사이의 전기적 연결, 및/또는 제1 및 제7 배선층(113, 412) 사이의 전기적 연결 경로를 제공할 수 있다.
제2 빌드업부(420)는 제2 코어부(120) 상에, 예컨대 제2 코어부(120)의 하부에 배치된 제7 절연층(421), 제7 절연층(421) 상에 또는 내에 배치된 제8 배선층(422), 및 제7 절연층(421)의 적어도 일부를 관통하며 제8 배선층(422)과 연결된 제6 비아(423)를 포함하는 빌드업 기판일 수 있다.
제7 절연층(421)은 제2 빌드업 절연층일 수 있다. 제7 절연층(421)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제7 절연층(421)은 PID(Photo Imageable Dielectric)을 포함할 수도 있다. 제7 절연층(421)은 복수의 절연층으로 구성될 수 있으며, 복수의 절연층은 서로 동일하거나 상이한 절연 물질을 포함할 수 있다.
제8 배선층(422)은 제2 빌드업 배선층일 수 있다. 제8 배선층(422)은 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제8 배선층(422)은 무전해 도금층 및 전해 도금층을 포함할 수 있으며, 필요에 따라서는 동박을 더 포함할 수 있다. 제8 배선층(422)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 트레이스(Trace), 플레인(Plane) 및/또는 패드(Pad)를 포함할 수 있다. 제8 배선층(422)은 복수의 배선층으로 구성될 수 있으며, 각각의 배선층은 제7 절연층(421) 각각의 절연층 상에 또는 내에 배치될 수 있다.
제6 비아(423)는 제2 빌드업 비아일 수 있다. 제6 비아(423)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제6 비아(423)는 제8 배선층(422)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제6 비아(423)는 각각 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제6 비아(423)는 단면 상에서 테이퍼진 형태를 가질 수 있다. 제6 비아(423)는 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제6 비아(423)는 복수 층으로 배치될 수 있으며, 예컨대 제7 절연층(421) 각각의 절연층을 관통할 수 있다. 제6 비아(423)는 서로 다른 층에 배치된 제8 배선층(422) 사이의 전기적 연결, 및/또는 제4 및 제8 배선층(124, 422) 사이의 전기적 연결 경로를 제공할 수 있다.
제1 솔더 레지스트층(510)은 제1 빌드업부(410) 상에, 예컨대 제1 빌드업부(410)의 상부에 배치될 수 있으며, 제7 배선층(412), 예컨대 제7 배선층(412) 중 최상측에 배치된 제7 배선층(412)의 적어도 일부를 오픈시키는 제1 개구(h1)를 가질 수 있다. 제1 솔더 레지스트층(510)은 공지의 솔더 레지스트 재료를 포함할 수 있으며, 감광성 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제2 솔더 레지스트층(520)은 제2 빌드업부(420) 상에, 예컨대 제2 빌드업부(420)의 하부에 배치될 수 있으며, 제8 배선층(422), 예컨대 제8 배선층(422) 중 최하측에 배치된 제8 배선층(422)의 적어도 일부를 오픈시키는 제2 개구(h2)를 가질 수 있다. 제2 솔더 레지스트층(520)은 공지의 솔더 레지스트 재료를 포함할 수 있으며, 감광성 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 5는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 6은 도 5의 인쇄회로기판의 B 영역의 개략적인 부분 확대도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(700B)은 제1 수동부품(210)이 내장된 제1 코어부(110), 제2 수동부품(220)이 내장된 제2 코어부(120), 제3 코어부(130), 제1 및 제3 코어부(110, 130) 사이에 배치되는 제1 접합층(310), 및 제2 및 제3 코어부(120, 130) 사이에 배치되는 제2 접합층(320)을 포함할 수 있다. 필요에 따라서는, 다른 일례에 따른 인쇄회로기판(700B)은 제1 코어부(110) 상에 배치된 제1 빌드업부(410), 제2 코어부(120) 상에 배치된 제2 빌드업부(420), 제1 빌드업부(410) 상에 배치된 제1 솔더 레지스트층(510), 및/또는 제2 빌드업부(420) 상에 배치된 제2 솔더 레지스트층(520)을 더 포함할 수 있다.
다른 일례에 따른 인쇄회로기판(700B)의 경우도 제1 및 제2 수동부품(210, 220)이 각각 내장된 제1 및 제2 코어부(110, 120)와 이들 사이에 배치되는 제3 코어부(130)를 제1 및 제2 수동부품(210, 220)과 전기적으로 연결될 수 있는 제1 및 제2 도전성 입자(312, 322)를 포함하는 제1 및 제2 접합층(310, 320)을 이용하여 상하로 접합하는바, 보다 용이하게 EPS 구조를 구현할 수 있으며, 이를 통하여 PI 특성을 향상시킬 수 있다. 또한, 설계 자유도를 높일 수 있다.
이하에서는 도면을 참조하여 다른 일례에 따른 인쇄회로기판(700B)의 구성요소에 대하여 보다 자세히 설명한다.
제3 코어부(130)는 제5 절연층(131), 제5 절연층(131)의 상면 및 하면에 각각 배치된 제5 및 제6 배선층(133, 134), 및 제5 절연층(131)을 관통하며 제5 및 제6 배선층(133, 134)을 전기적으로 연결하는 제3 관통비아(137)를 포함하는 코어 기판일 수 있다. 제3 코어부(130)는 제1 및 제2 코어부(110, 120) 사이에 배치될 수 있으며, 이를 통하여 보다 두꺼운 멀티 코어가 구현될 수 있다.
제5 절연층(131)은 제3 코어 절연층일 수 있다. 제5 절연층(111)은 절연 물질을 포함할 수 있으며, 절연 물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지 등의 절연 수지, 또는 이들 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, CCL(Copper Clad Laminate) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제5 절연층(131)으로 유리 기판 등의 다른 재질의 코어 절연층이 도입될 수도 있으며, 또는제5 절연층(131)으로 메탈 코어층이 이용될 수도 있다.
제5 및 제6 배선층(133, 134)은 제5 및 제6 코어 배선층일 수 있다. 제5 및 제6 배선층(133, 134)은 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제5 및 제6 배선층(133, 134)은 무전해 도금층 및 전해 도금층을 포함할 수 있으며, 필요에 따라서는 동박을 더 포함할 수 있다. 제5 및 제6 배선층(133, 134)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 트레이스(Trace), 플레인(Plane) 및/또는 패드(Pad)를 포함할 수 있다. 제5 및 제6 배선층(133, 134)은 제5 절연층(131)의 상면 및 하면 상에 각각 배치될 수 있으며, 필요에 따라서는 상측 및 하측에 각각 매립될 수 있다.
제3 관통비아(137)는 제7 코어 비아일 수 있다. 제3 관통비아(137)는 금속 물질을 포함할 수 있으며, 금속 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 제3 관통비아(137)는 제5 및 제6 배선층(133, 134)과 함께 형성 될 수 있으며, 무전해 도금층 및 전해 도금층을 포함할 수 있다. 제3 관통비아(137)는 비아홀이 금속 물질로 채워진 필드 타입일 수 있으나, 이에 한정되는 것은 아니며, 비아홀의 벽면을 따라서 금속 물질이 배치된 컨포멀 타입일 수도 있다. 제3 관통비아(137)는 단면 상에서 모래시계 형태를 가질 수 있으나, 이에 한정되는 것은 아니며, 직사각 형태를 가질 수도 있다. 제3 관통비아(137)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다. 제3 관통비아(137)의 수는 특별히 한정되지 않는다.
제2 접합층(320)은 제2 절연 수지(321) 내부에 복수의 제2 도전성 입자(322)가 분산된 필름 형태일 수 있다. 제2 절연 수지(321)는 에폭시 화합물 등의 열 중합성 화합물이나, 아크릴레이트 화합물 등의 광 중합성 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제2 도전성 입자(322)는 니켈(Ni), 코발트(Co), 은(Ag), 구리(Cu), 금(Au), 팔라듐(Pd) 등의 금속 입자, 땜납 등의 합금 입자, 및/또는 금속 피복 수지 입자 등을 포함할 수 있으며, 2종 이상을 병용할 수도 있으나, 이에 한정되는 것은 아니다. 제1 도전성 입자(312)의 표면에는 도통 특성에 지장을 초래하지 않는 절연 처리가 실시되어 있을 수 있다. 절연 처리로는, 예를 들면, 절연성 미립자가 부착되거나, 절연성 수지 코팅을 들 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로는, 제2 접합층(320)은 공지의 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제2 도전성 입자(322)는 제1 및 제2 수동부품(210, 220)과 전기적으로 연결될 수 있다. 제2 도전성 입자(322)의 직경 조절로 제2 접합층(320)의 두께를 조절할 수 있다. 제2 접합층(320)은 제2 및 제3 코어부(120, 130) 사이에 배치되어 고온 고압 조건에서 이들과 접합될 수 있다. 이 과정에서 제2 절연 수지(321)의 성형 및 경화가 진행될 수 있다.
제2 및 제5 배선층(114, 133)은 각각 제1 접합층(310)에 적어도 일부가 매립되어 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다. 제3 및 제6 배선층(123, 134)은 각각 제2 접합층(320)에 적어도 일부가 매립되어 제2 도전성 입자(322)를 통하여 서로 전기적으로 연결될 수 있다. 보다 구체적으로는, 제1 내지 제6 배선층(113, 114, 123, 124, 133, 134)는 각각 제1 내지 제4 비아(115, 116, 125, 126) 및 제3 관통비아(137)와 연결되는 제1 내지 제6 패드(P1, P2, P3, P4, P5, P6)를 포함할 수 있다. 이때, 제2 및 제5 패드(P2, P5)는 각각 제1 접합층(310)의 상측 및 하측에 매립되어 제1 도전성 입자(312)를 통하여 서로 전기적으로 연결될 수 있다. 또한, 제3 및 제6 패드(P3, P6)는 각각 제2 접합층(320)의 상측 및 하측에 매립되어 제2 도전성 입자(322)를 통하여 서로 전기적으로 연결될 수 있다. 따라서, 제1 및 제2 전극(211, 221)은 제2 및 제4 비아(115, 126)와 제3 관통비아(137)와 제2, 제3, 제5, 및 제6 패드(P2, P3, P5, P6)와 제1 및 제2 도전성 입자(312, 322)를 통하여 서로 전기적으로 연결될 수 있다. 예컨대, 제1 및 제2 수동부품(210, 220)은 병렬로 연결될 수 있다. 또한, 제1 및 제4 배선층(113, 124)은 제1 내지 제3 관통비아(117, 127, 137)와 제2, 제3, 제5, 및 제6 패드(P2, P3, P5, P6)와 제1 및 제2 도전성 입자(312, 322)를 통하여 서로 전기적으로 연결될 수 있다.
제2, 제3, 제5 및 제6 패드(P2, P3, P5, P6) 각각의 단면 상에서의 최대 폭(W2, W3, W5, W6)은 제1 및 제4 패드(P1, P4) 각각의 단면 상에서의 최대 폭(W1, W4)보다 더 클 수 있다. 이 경우, 제1 내지 제3 코어부(110, 120, 130)의 미스얼라인(Misalign) 등의 리스크가 감소될 수 있다. 한편, 최대 폭은 인쇄회로기판(700B)의 연마 또는 절단 단면을 기준으로 주사 현미경 또는 광학 현미경을 이용하여 측정할 수 있다. 제2, 제3, 제5 및 제6 패드(P2, P3, P5, P6)는 각각 돌출형 패드일 수 있으며, 따라서 이들 사이의 압력 집중으로 제1 및 제2 도전성 입자(312, 322)를 통한 전기적 연결이 보다 용이할 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 인쇄회로기판(700A)에서 설명한 바와 실질적으로 동일한바, 중복되는 설명은 생략한다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기
1010: 메인보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 마더보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커
700A, 700B: 인쇄회로기판
110, 120, 130, 코어부
111, 112, 121, 122, 131: 절연층
113, 114, 123, 124, 133, 134: 배선층
115, 116, 125, 126: 비아
117, 127, 137: 관통비아
210, 220: 수동부품
211, 221: 전극
310, 320: 접합층
311, 321: 절연 수지
312, 322: 도전성 입자
410, 420: 빌드업부
411, 421: 절연층
412, 422: 배선층
413, 423: 비아
510, 520: 솔더 레지스트층

Claims (16)

  1. 제1 수동부품이 내장된 제1 코어부;
    제2 수동부품이 내장된 제2 코어부; 및
    상기 제1 및 제2 코어부 사이에 배치되며, 상기 제1 및 제2 수동부품과 전기적으로 연결되는 제1 도전성 입자를 포함하는 제1 접합층; 을 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제1 접합층은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함하는,
    인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 수동부품은 각각 적층 세라믹 캐패시터(MLCC: Multi Layer Ceramic Capacitor)를 포함하는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1 코어부는, 제1 관통홀을 갖는 제1 절연층, 상기 제1 관통홀에 배치된 상기 제1 수동부품, 상기 제1 절연층 상에 배치되며 상기 제1 수동부품의 적어도 일부를 덮으며 상기 제1 관통홀의 적어도 일부를 채우는 제2 절연층, 상기 제2 절연층의 상면 및 하면에 각각 배치된 제1 및 제2 배선층, 상기 제2 절연층의 적어도 일부를 각각 관통하며 상기 제1 및 제2 배선층을 상기 제1 수동부품과 각각 전기적으로 연결하는 제1 및 제2 비아, 및 상기 제1 및 제2 절연층을 관통하며 상기 제1 및 제2 배선층을 전기적으로 연결하는 제1 관통비아, 를 포함하는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 제2 코어부는, 제2 관통홀을 갖는 제3 절연층, 상기 제2 관통홀에 배치된 상기 제2 수동부품, 상기 제3 절연층 상에 배치되며 상기 제2 수동부품의 적어도 일부를 덮으며 상기 제2 관통홀의 적어도 일부를 채우는 제4 절연층, 상기 제4 절연층의 상면 및 하면에 각각 배치된 제3 및 제4 배선층, 및 상기 제4 절연층의 적어도 일부를 각각 관통하며 상기 제3 및 제4 배선층을 상기 제2 수동부품과 각각 전기적으로 연결하는 제3 및 제4 비아, 및 상기 제3 및 제4 절연층을 관통하며 상기 제3 및 제4 배선층을 전기적으로 연결하는 제2 관통비아, 를 포함하는,
    인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 관통홀과 상기 제1 및 제2 수동부품과 상기 제1 내지 제4 비아는 각각 복수 개이고,
    상기 복수의 제1 수동부품은 상기 복수의 제1 관통홀에 각각 배치되어 상기 복수의 제1 및 제2 비아와 각각 연결되며,
    상기 복수의 제2 수동부품은 상기 복수의 제2 관통홀에 각각 배치되어 상기 복수의 제3 및 제4 비아와 각각 연결되는,
    인쇄회로기판.
  7. 제 5 항에 있어서,
    상기 제2 및 제3 배선층은 각각 상기 제1 접합층에 적어도 일부가 매립되어 상기 제1 도전성 입자를 통하여 서로 전기적으로 연결되는,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 제1 내지 제4 배선층은 각각 상기 제1 내지 제4 비아와 연결되는 제1 내지 제4 패드를 포함하며,
    상기 제2 및 제3 패드 각각의 단면 상에서의 최대 폭은 상기 제1 및 제4 패드 각각의 단면 상에서의 최대 폭보다 더 큰,
    인쇄회로기판.
  9. 제 5 항에 있어서,
    제5 절연층, 상기 제5 절연층의 상면 및 하면에 각각 배치된 제5 및 제6 배선층, 및 상기 제5 절연층을 관통하며 상기 제5 및 제6 배선층을 전기적으로 연결하는 제3 관통비아를 포함하는 제3 코어부; 및
    상기 제1 및 제2 코어부 사이에 배치되며, 상기 제1 및 제2 수동부품과 전기적으로 연결되는 제2 도전성 입자를 포함하는 제2 접합층; 을 더 포함하며,
    상기 제1 접합층은 상기 제1 및 제3 코어부 사이에 배치되며,
    상기 제2 접합층은 상기 제2 및 제3 코어부 사이에 배치되는,
    인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 접합층은 각각 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함하는,
    인쇄회로기판.
  11. 제 9 항에 있어서,
    상기 제2 및 제5 배선층은 각각 상기 제1 접합층에 적어도 일부가 매립되어 상기 제1 도전성 입자를 통하여 서로 전기적으로 연결되며,
    상기 제3 및 제6 배선층은 각각 상기 제2 접합층에 적어도 일부가 매립되어 상기 제2 도전성 입자를 통하여 서로 전기적으로 연결되는,
    인쇄회로기판.
  12. 제 11 항에 있어서,
    상기 제1 내지 제6 배선층은 각각 상기 제1 내지 제4 비아 및 상기 제3 관통비아와 연결되는 제1 내지 제6 패드를 포함하며,
    상기 제2, 제3, 제5 및 제6 패드 각각의 단면 상에서의 최대 폭은 상기 제1 및 제4 패드 각각의 단면 상에서의 최대 폭보다 더 큰,
    인쇄회로기판.
  13. 제 5 항에 있어서,
    상기 제1 코어부 상에 배치된 제6 절연층, 상기 제6 절연층 상에 또는 내에 배치된 제7 배선층, 및 상기 제6 절연층의 적어도 일부를 관통하며 상기 제7 배선층과 연결된 제5 비아를 포함하는 제1 빌드업부;
    상기 제2 코어부 상에 배치된 제7 절연층, 상기 제7 절연층 상에 또는 내에 배치된 제8 배선층, 및 상기 제7 절연층의 적어도 일부를 관통하며 상기 제8 배선층과 연결된 제6 비아를 포함하는 제2 빌드업부;
    상기 제1 빌드업부 상에 배치되며, 상기 제7 배선층 중 적어도 일부를 오픈시키는 제1 개구를 갖는 제1 솔더 레지스트층; 및
    상기 제2 빌드업부 상에 배치되며, 상기 제8 배선층 중 적어도 일부를 오픈시키는 제2 개구를 갖는 제2 솔더 레지스트층; 을 더 포함하는,
    인쇄회로기판.
  14. 제1 관통홀을 갖는 제1 코어 절연층, 상기 제1 관통홀에 배치되며 제1 전극을 포함하는 제1 수동부품, 상기 제1 코어 절연층 및 상기 제1 수동부품 각각의 적어도 일부를 덮는 제1 봉합재, 상기 제1 봉합재의 상면 및 하면에 각각 배치된 제1 및 제2 코어 배선층, 상기 제1 수동부품의 상측 및 하측에서 상기 제1 봉합재의 적어도 일부를 각각 관통하여 상기 제1 전극을 상기 제1 및 제2 코어 배선층과 각각 전기적으로 연결하는 제1 및 제2 코어 비아, 및 상기 제1 코어 절연층 및 상기 제1 봉합재를 관통하여 상기 제1 및 제2 코어 배선층을 전기적으로 연결하는 제3 코어 비아를 포함하는 제1 코어 기판;
    제2 관통홀을 갖는 제2 코어 절연층, 상기 제2 관통홀에 배치되며 제2 전극을 포함하는 제2 수동부품, 상기 제2 코어 절연층 및 상기 제2 수동부품 각각의 적어도 일부를 덮는 제2 봉합재, 상기 제2 봉합재의 상면 및 하면에 각각 배치된 제3 및 제4 코어 배선층, 및 상기 제2 수동부품의 상측 및 하측에서 상기 제2 봉합재의 적어도 일부를 각각 관통하여 상기 제2 전극을 상기 제3 및 제4 코어 배선층과 각각 전기적으로 연결하는 제4 및 제5 코어 비아, 및 상기 제2 코어 절연층 및 상기 제2 봉합재를 관통하여 상기 제3 및 제4 코어 배선층을 전기적으로 연결하는 제6 코어 비아를 포함하는 제2 코어 기판; 및
    상기 제1 및 제2 코어 기판 사이에 배치되며, 상기 제1 및 제2 전극과 전기적으로 연결되는 제1 도전성 입자를 포함하는 제1 접합층; 을 포함하는,
    인쇄회로기판.
  15. 제 14 항에 있어서,
    제3 코어 절연층, 상기 제3 코어 절연층의 상면 및 하면에 각각 배치된 제5 및 제6 코어 배선층, 및 상기 제3 코어 절연층을 관통하며 상기 제5 및 제6 코어 배선층을 연결하는 제7 코어 비아를 포함하는 제3 코어 기판; 및
    상기 제1 및 제2 코어 기판 사이에 배치되며, 상기 제1 및 제2 전극과 전기적으로 연결되는 제2 도전성 입자를 포함하는 제2 접합층; 을 더 포함하며,
    상기 제1 접합층은 상기 제1 및 제3 코어 기판 사이에 배치되며,
    상기 제2 접합층은 상기 제2 및 제3 코어 기판 사이에 배치되는,
    인쇄회로기판.
  16. 제 15 항에 있어서,
    상기 제1 코어 기판의 상부에 배치된 복수의 제1 빌드업 절연층, 상기 복수의 제1 빌드업 절연층 상에 또는 내에 각각 배치된 복수의 제1 빌드업 배선층, 및 상기 복수의 제1 빌드업 절연층을 각각 관통하는 복수의 제1 빌드업 비아를 포함하는 제1 빌드업 기판;
    상기 제2 코어 기판의 하부에 배치된 복수의 제2 빌드업 절연층, 상기 복수의 제2 빌드업 절연층 상에 또는 내에 각각 배치된 복수의 제2 빌드업 배선층, 및 상기 복수의 제2 빌드업 절연층을 각각 관통하는 복수의 제2 빌드업 비아를 포함하는 제2 빌드업 기판;
    상기 제1 빌드업 기판의 상부에 배치되며, 상기 복수의 제1 빌드업 배선층 중 최상측에 배치된 제1 빌드업 배선층의 적어도 일부를 오픈시키는 제1 개구를 갖는 제1 솔더 레지스트층; 및
    상기 제1 빌드업 기판의 하부에 배치되며, 상기 복수의 제2 빌드업 배선층 중 최하측에 배치된 제2 빌드업 배선층의 적어도 일부를 오픈시키는 제2 개구를 갖는 제2 솔더 레지스트층; 을 더 포함하는,
    인쇄회로기판.
KR1020220139297A 2022-10-26 2022-10-26 인쇄회로기판 KR20240058508A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220139297A KR20240058508A (ko) 2022-10-26 2022-10-26 인쇄회로기판
JP2023034453A JP2024063718A (ja) 2022-10-26 2023-03-07 プリント回路基板
US18/118,217 US20240147622A1 (en) 2022-10-26 2023-03-07 Printed circuit board
CN202310581301.7A CN117939781A (zh) 2022-10-26 2023-05-22 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220139297A KR20240058508A (ko) 2022-10-26 2022-10-26 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20240058508A true KR20240058508A (ko) 2024-05-03

Family

ID=90767294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139297A KR20240058508A (ko) 2022-10-26 2022-10-26 인쇄회로기판

Country Status (4)

Country Link
US (1) US20240147622A1 (ko)
JP (1) JP2024063718A (ko)
KR (1) KR20240058508A (ko)
CN (1) CN117939781A (ko)

Also Published As

Publication number Publication date
JP2024063718A (ja) 2024-05-13
CN117939781A (zh) 2024-04-26
US20240147622A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US10998247B2 (en) Board with embedded passive component
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR20240076408A (ko) 인쇄회로기판
KR102597149B1 (ko) 패키지 기판
JP2022095515A (ja) 連結構造体内蔵基板
KR20220005236A (ko) 전자부품 내장기판
KR102164793B1 (ko) 수동부품 내장기판
US20220256710A1 (en) Substrate structure and electronic device including the same
KR20210065530A (ko) 인쇄회로기판
KR20240058508A (ko) 인쇄회로기판
KR20220062913A (ko) 브리지 내장기판
KR20220001634A (ko) 인쇄회로기판
US20240147620A1 (en) Printed circuit board
US20240196533A1 (en) Printed circuit board
JP7478782B2 (ja) プリント回路基板及びその製造方法
KR102671975B1 (ko) 전자부품 내장기판
KR20240065894A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20240076060A (ko) 인쇄회로기판
KR20220042603A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20230168426A (ko) 인쇄회로기판
KR20230172910A (ko) 인쇄회로기판
KR20230026101A (ko) 인쇄회로기판
KR20230068133A (ko) 인쇄회로기판
KR20230047812A (ko) 전자부품 내장기판
KR20240021481A (ko) 인쇄회로기판 및 그 제조방법