KR20240057762A - 반도체 소자의 전극 형성 방법 - Google Patents

반도체 소자의 전극 형성 방법 Download PDF

Info

Publication number
KR20240057762A
KR20240057762A KR1020220138373A KR20220138373A KR20240057762A KR 20240057762 A KR20240057762 A KR 20240057762A KR 1020220138373 A KR1020220138373 A KR 1020220138373A KR 20220138373 A KR20220138373 A KR 20220138373A KR 20240057762 A KR20240057762 A KR 20240057762A
Authority
KR
South Korea
Prior art keywords
thin film
spraying
treatment
film layer
metal thin
Prior art date
Application number
KR1020220138373A
Other languages
English (en)
Inventor
김영운
김수빈
박석진
이윤주
황철주
여승민
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020220138373A priority Critical patent/KR20240057762A/ko
Priority to PCT/KR2023/016538 priority patent/WO2024090945A1/ko
Publication of KR20240057762A publication Critical patent/KR20240057762A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예에 따른 전극 형성 방법은 기판을 준비하는 단계, 기판 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 금속 박막층을 형성하는 단계, 기판 상에 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 제1트리트먼트 단계, 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계 및 기판 상에 수소(H2), 아르곤(Ar) 및 헬륨(H2) 중 적어도 하나를 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층을 어닐링하는 제2트리트먼트 단계를 포함할 수 있다.
따라서, 본 발명의 실시예들에 의하면 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 형성할 수 있다. 따라서 저항이 낮은 전극을 마련할 수 있다.
또한, 트렌치가 있는 기판 상에 전극을 형성하는데 있어서, 트렌치를 형성하는 내벽면에 형성되는 박막의 두께와 기판의 상부면에 형성된 박막의 두께 차이를 줄여 스텝 커버리지를 향상시킬 수 있다.

Description

반도체 소자의 전극 형성 방법{ELECTRODE FORMING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 전극 형성 방법에 관한 것으로, 보다 상세하게는 전기적 특성이 향상된 반도체 소자의 전극 형성 방법에 관한 것이다.
낸드 플래시(Nand flash) 등과 같은 반도체 소자의 전기적 특성을 향상시키기 위해서는, 전극의 저항을 낮출 필요가 있다.
반도체 소자의 전극을 형성하는데 있어서, 금속을 포함하는 전구체(precursor)를 분사하고 이를 기판에 증착시키는 방법으로 형성한다.
한편, 전극 형성을 위해 사용되는 전구체는 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드(ligand)를 포함하고 있다. 그런데 이러한 리간드들은 전극의 저항을 증가시키는 불순물로 작용하며, 이에 따라 반도체 소자의 전기적 특성이 저하되는 문제가 있다.
한국등록특허 10-0942958
본 발명은 전극의 저항을 낮출 수 있는 반도체 소자의 전극 형성 방법에 관한 것이다.
본 발명은 불순물을 제거할 수 있는 반도체 소자의 전극 형성 방법에 관한 것이다.
본 발명의 실시예에 따른 전극 형성 방법은 기판을 준비하는 단계; 상기 기판 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 금속 박막층을 형성하는 단계; 상기 기판 상에 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 제1트리트먼트 단계; 상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및 상기 기판 상에 수소(H2), 아르곤(Ar) 및 헬륨(H2) 중 적어도 하나를 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층을 어닐링하는 제2트리트먼트 단계;를 포함할 수 있다.
상기 제1트리트먼트 단계 이후에 실시되며, 상기 기판 상에 산소(O2) 플라즈마를 형성하는 제1플라즈마 트리트먼트 단계를 포함할 수 있다.
상기 제1트리트먼트 단계 이전에 실시되며, 상기 기판 상에 산소(O2) 플라즈마를 형성하는 제1플라즈마 트리트먼트 단계를 포함할 수 있다.
상기 금속 박막층을 형성하는 단계, 제1트리트먼트 단계, 퍼지 단계 및 제2트리트먼트 단계를 복수회 반복하여 실시할 수 있다.
상기 제2트리트먼트 단계는 상기 제1트리트먼트 단계보다 공정 온도가 더 높게 조절될 수 있다.
상기 제2트리트먼트 단계의 압력은 5 Torr 내지 7 Torr일 수 있다.
본 발명의 실시예에 따른 기판은 상부면으로부터 하측으로 함몰된 트렌치(trench)를 포함하고, 본 발명의 실시예에 따른 전극 형성 방법은 상기 금속 박막층이 형성된 기판을 산소 플라즈마에 노출시켜, 금속 박막층의 일부를 기상의 금속 산화물로 변환시켜, 상기 금속 박막층을 에칭하는 프리 트리트먼트 단계;를 포함하고, 상기 프리 트리트먼트 단계는, 상기 제1트리트먼트 단계와 퍼지 단계 사이에 실시하거나, 상기 금속 박막층 형성 단계와 상기 제1트리트먼트 단계 사이에 실시할 수 있다.
상기 프리 트리트먼트 단계에서 금속 박막층의 일부를 기상의 금속 산화물로 변환시킬 때, 금속 박막층의 다른 일부를 고상의 금속 산화물로 변환시키며, 상기 제2트리트먼트 단계에서 분사되는 상기 제2트리트먼트 가스는 수소(H2)를 포함하고,수소(H2)를 포함하는 제2트리트먼트 가스를 분사하는 상기 제2트리트먼트 단계는, 상기 제2트리트먼트 가스에 포함된 수소(H2)와 상기 금속 박막층에 포함된 고상의 금속 산화물을 반응시켜, 상기 고상의 금속 산화물을 금속으로 환원시키는 단계를 포함할 수 있다.
상기 제2트리트먼트 단계는, 수소(H2)를 포함하는 제2트리트먼트 가스를 이용하여 수소 플라즈마를 발생시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 전극 형성 방법은 일면에 IGZO(Indium Gallium Zinc Oxide) 박막층이 형성된 기판을 준비하는 단계; 상기 IGZO 박막층 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 금속 박막층을 형성하는 단계;상기 기판으로 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하여 상기 금속 박막층에 포함된 불순물을 제거하는 제1트리트먼트 단계; 상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및 상기 기판 상에 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층을 어닐링하는 제2트리트먼트 단계;를 포함할 수 있다.
상기 제2트리트먼트 단계 이후에 실시되며, 상기 기판 상에 수소(H2)를 포함하는 포스트 트리트먼트 가스를 분사하는 포스트 트리트먼트 단계를 포함할 수 있다.
본 발명의 실시예에 따른 전극 형성 방법은 기판을 준비하는 단계; 상기 기판 상에 제1금속 박막층을 형성하는 단계를 포함하는 제1공정 사이클 단계; 및 상기 제1금속 박막층 상에 제2금속 박막층을 형성하는 단계를 포함하는 제2공정 사이클 단계;를 포함하며, 상기 제1공정 사이클은, 상기 기판 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 제1금속 박막층을 형성하는 단계; 상기 기판 상에 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 제1트리트먼트 단계; 상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및 상기 기판 상에 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하는 제2트리트먼트 단계;를 포함하고,
상기 제2공정 사이클은, 상기 제1금속 박막층 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 제2금속 박막층을 형성하는 단계; 상기 제1금속 박막층 상에 산소(O2)를 포함하는 제3트리트먼트 가스를 분사하는 제3트리트먼트 단계; 상기 제3트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및 상기 제1금속 박막층 상에 수소(H2)를 포함하는 제4트리트먼트 가스를 분사하는 제4트리트먼트 단계;를 포함할 수 있다.
상기 제4트리트먼트 단계는, 제4트리트먼트 가스를 분사하기 전에 아르곤(Ar)을 포함하는 가스를 포함하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 형성할 수 있다. 따라서 저항이 낮은 전극을 마련할 수 있다.
또한, 트렌치가 있는 기판 상에 전극을 형성하는데 있어서, 트렌치를 형성하는 내벽면에 형성되는 박막의 두께와 기판의 상부면에 형성된 박막의 두께 차이를 줄여 스텝 커버리지를 향상시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 2는 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 4는 실시예의 제2실시예에 따른 방법으로 기판 상에 금속 박막층을 형성하는 방법을 나타낸 개념도이다.
도 5는 본 발명의 제3실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 6은 본 발명의 제3실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 7은 본 발명의 제4실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 구성요소를 지칭한다.
본 발명의 실시예들은 반도체 소자의 전극 형성 방법에 관한 것으로, 보다 상세하게는 전기적 특성이 향상된 반도체 소자의 전극 형성 방법에 관한 것이다. 더 구체적으로, 본 발명의 실시예들은 저 저항의 금속 박막층 형성 방법을 포함하는 반도체 소자의 전극 형성 방법에 관한 것이다.
구체적인 예로, 반도체 소자는 낸드 플래시(Nand flash)일 수 있고, 전극은 상기 낸드 플래시의 게이트 전극일 수 있다. 물론, 실시예들에 따른 방법으로 형성되는 전극은 게이트 전극에 한정되지 않으며 도전성이 필요한 다양한 구성 예를 들어 낸드 플래시의 워드라인(word line)일 수 있다. 그리고 실시예들에 따른 방법으로 형성되는 전극은 낸드 플래시에 한정되지 않으며, 다양한 반도체 소자에서 도전성이 필요한 박막에 적용될 수 있다.
[제1실시예]
도 1은 본 발명의 제1실시예에 따른 전극이 기판 상에 형성된 상태를 도시한 도면이다.
도 1을 참조하면, 전극(100)은 기판(S) 상에 형성될 수 있다. 여기서 기판(S)은 웨이퍼(wafer)일 수 있고, Si 웨이퍼(Silicon wafer), GaAs 웨이퍼(Gallium Aresenide wafer) 및 SiGe 웨이퍼(Silicon Germanium wafer) 중 어느 하나 일 수 있다.
전극(100)은 복수의 금속 박막층(110)이 적층되어 형성된 적층체일 수 있다. 그리고 복수의 금속 박막층(110) 각각은 저 저항의 금속인 루테늄(Ru)을 포함하는 전구체(precursor) 원료를 이용하여 형성된 것일 수 있다. 이에, 전극(100)은 루테늄(Ru)을 포함하는 전극이거나, 루테늄(Ru)으로 이루어진 전극일 수 있다.
또한, 금속 박막층()은 몰리브덴(Mo)을 포함하는 전구체 원료를 이용하여 형성된 것일 수 있다. 이에 전극(100)은 몰리브덴(Mo)을 포함하는 전극일 수 있다.
그리고, 금속 박막층()은 루테늄(Ru) 및 몰리브덴(Mo)을 포함하는 전구체 원료를 이용하여 형성될 수 있고, 이에 전극()은 루테늄(Ru) 및 몰리브덴(Mo)을 포함하는 전극일 수 있다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1실시예에 따른 방법으로 기판 상에 전극을 형성하는 방법을 설명한다.
도 2는 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다. 도 3은 본 발명의 제1실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 2에서 'on'은 공정을 위한 원료를 분사한다는 의미일 수 있고, 'off'는 원료 분사를 중단 또는 종료한다는 의미일 수 있다.
도 2 및 도 3을 참조하면, 전극(100)을 형성하는 방법은, 기판(S)을 향해 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 어느 하나를 포함하는 전구체를 분사하여 금속 박막층(110)을 형성하는 단계(전구체 분사 단계(Ppr)), 산소(O2)를 포함하는 가스(이하, 제1트리트먼트 가스)를 분사하여 금속 박막층(110)으로부터 불순물을 제거하는 단계(제1트리트먼트 단계(Pt1)) 및 수소(H2), 아르곤(Ar) 및 헬륨(He) 중 적어도 하나를 포함하는 가스(이하, 제2트리트먼트 가스)를 분사하여 공정이 실시되는 챔버 내부의 온도를 상승시켜 금속 박막층(110)의 공극을 감소시키는 어닐링 단계(제2트리트먼트 단계(Pt2))을 포함한다.
또한, 전극(100)을 형성하는 방법은, 퍼지가스를 분사하는 단계를 포함할 수 있다. 즉, 전구체 분사 단계(Ppr)과 불순물 제거 단계(제1트리트먼트 단계(Pt1)) 사이에서 퍼지가스를 분사하는 제1퍼지 단계(Ppu1), 불순물 제거 단계(제1트리트먼트 단계(Pt1))과 어닐링 단계(제2트리트먼트 단계(Pt2)) 사이에서 퍼지가스를 분사하는 제2퍼지 단계(pu2), 어닐링 단계(제2트리트먼트 단계(Pt2))가 종료된 후에 퍼지가스를 분사하는 제3퍼지 단계(Ppu3)를 포함할 수 있다.
정리하면, 상술한 전극(100) 형성 방법은, 전구체 분사 단계(Ppr), 제1퍼지 단계(Ppu1), 불순물 제거 단계(제1트리트먼트 단계(Pt1)), 제2퍼지 단계(Ppu2), 어닐링 단계(제2트리트먼트 단계(Pt2)), 제3퍼지 단계(Ppu3)을 포함할 수 있다.
또한, 상술한 바와 같은 '전구체 분사 단계(Ppr) - 제1퍼지 단계(Ppu1) - 불순물 제거 단계(제1트리트먼트 단계(Pt1)) - 제2퍼지 단계(Ppu2) - 어닐링 단계(제2트리트먼트 단계(Pt2)) - 제3퍼지 단계(Ppu3)'를 금속 박막층(110)을 형성하기 위한 하나의 공정 사이클(cycle)(CY)로 할 수 있다. 그리고, 상술한 공정 사이클(CY)을 복수 번 반복하여 도 1과 같이 복수의 금속 박막층(110)을 증착 또는 적층한다. 이에, 복수의 금속 박막층(110)이 적층된 전극 또는 복수의 금속 박막층(110)을 포함하는 반도체 소자의 전극(100)이 형성된다. 이때, 공정 사이클(CY)의 반복 횟수는 형성하고자 하는 전극(100)의 목표 두께에 따라 조절될 수 있다.
상기에서는 하나의 공정 사이클(CY)이 제1 내지 제3퍼지 단계(Ppu1, Ppu2, Ppu3)을 모두 포함하는 것을 설명하였다. 그러나, 이에 한정되지 않고 제1 내지 제3퍼지 단계(Ppu1, Ppu2, Ppu3) 중 일부만을 실시하고 다른 일부를 생략할 수 있다. 이때, 제2퍼지 단계(Ppu2)을 실시하고, 제1 및 제3퍼지 단계(Ppu1, Ppu3) 중 적어도 하나를 생략하는 것이 바람직하다.
도 1에서는 복수의 공정 사이클(CY)에 의해 형성된 금속 박막층을 구분하기 위하여 각 금속 박막층(110)을 구분하여 나타내었지만, 적층된 복수의 금속 박막층(110)은 일체형일 수 있다.
그리고, 하나의 공정 사이클(CY)에 포함된 각 '단계'는 '과정'으로 표현될 수 있다. 즉, 공정 사이클(CY)이 '전구체 분사 과정(Ppr) - 제1퍼지 과정(Ppu1) - 불순물 제거 과정(제1트리트먼트 과정(Pt1)) - 제2퍼지 과정(Ppu2) - 어닐링 과정(제2트리트먼트 과정- 제3퍼지 과정(Ppu3)'을 포함하는 것으로 설명될 수 있다.
이하, 공정 사이클(CY)에 포함된 각 단계를 구체적으로 설명한다. 이때, 설명의 편의를 위하여, 산소(O2)를 포함하는 제1트리트먼트 가스를 분사여 불순물을 제거하는 단계(Pt1)를 '제1트리트먼트 단계(Pt1)'로 명명하여 설명한다. 또한, H2, Ar 및 He 중 적어도 하나를 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층(110)을 어닐링 하는 단계(Pt2)를 '제2트리트먼트 단계(Pt2)'로 명명하여 설명한다.
전구체(precursor)를 분사하는 단계(Ppr)에서는, Ru(루테늄) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체(precursor) 원료를 기판(S)이 장입되어 있는 챔버 내부로 분사한다.
Ru(루테늄)을 포함하는 전구체 원료는 예를 들어 에틸사이클로펜타디에닐 루테늄((EtCp)2Ru)(Bis(ethylcyclopentadienyl)ruthenium)를 포함하는 원료를 사용할 수 있다. 그리고, 몰리브덴(Mo)을 포함하는 전구체 원료는 예를 들어 몰리브덴 헥사카보닐(Molybdenum Hexacarbonyl), 몰리브덴펜타클로라이드(Molybdenum Pentachloride) 중 적어도 하나를 포함하는 원료를 사용할 수 있다. 여기서, 루테늄(Ru)을 포함하는 전구체 원료는 'Ru(루테늄)을 포함하는 소스'로 명명될 수 있고, 몰리브덴(Mo)을 포함하는 전구체 원료는 '몰리브덴(Mo)을 포함하는 소스'로 명명될 수 있다.
Ru(루테늄) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체 원료는 유기물일 수 있다. 그리고 이러한 전구체 원료는 고체상 또는 액상일 수 있다. 이에, 분사 전에 고체상 또는 액상 상태의 전구체를 가열하여 가스로 변환시킨 후, 가스 상태의 전구체를 기판(S)으로 분사시킨다. 전구체를 기판(S)을 향해 분사하면, 상기 전구체 또는 전구체에 포함된 금속 원소 즉, Ru(루테늄) 및 몰리브덴(Mo) 중 적어도 하나가 기판(S)으로 흡착된다. 이에, 도 3의 (a)와 같이 기판(S) 상에 금속 박막층(110)이 형성된다. 즉, 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속 박막층(110)이 형성된다.
전구체 분사 단계(Ppr)가 종료되면, 챔버 내부로 퍼지가스를 분사하여 퍼지한다(제1퍼지 단계(Ppu1)). 이때 퍼지가스로 예를 들어 Ar 가스를 사용할 수 있다.
한편, 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체 원료에는 그 재료의 종류에 따라 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드(ligand)가 포함될 수 있다. 이에, 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체 원료를 분사하여 증착된 금속 박막층(110)에는 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드(ligand)가 포함될 수 있다. 그리고 금속 박막층(110)에 포함된 C(탄소), H(수소) 및 O(산소)와 같은 리간드들은 저항을 증가시키는 불순물로 작용한다.
따라서 실시예에서는 전구체를 분사하여 금속 박막층(110)을 형성한 후에, 상기 금속 박막층(110)으로부터 불순물인 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드인 불순물을 제거하는 단계 즉, 제1트리트먼트 단계(Pt1)를 실시한다.
이하, 제1트리트먼트 단계(Pt1)에 대해 설명한다.
제1트리트먼트 단계(Pt1)는 금속 박막층(110)으로부터 불순물을 제거하는 단계이다. 이러한 제1트리트먼트 단계(Pt1)는 챔버 내부로 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 단계를 포함한다. 여기서 산소(O2)를 포함하는 제1트리트먼트 가스는 예를 들어 순수 산소(O2) 가스이거나, 공기(air)일 수 있다. 물론, 이에 한정되지 않고 산소(O2)를 포함하는 다양한 가스가 제1트리트먼트 가스로 사용될 수 있다.
제1트리트먼트 단계(Pt1)는 전구체를 분사하는 단계(Ppr) 및 퍼지가스를 분사하는 단계(제1퍼지 단계(Ppu1))가 종료된 후에 실시될 수 있다. 다른 말로 설명하면, 전구체를 분사하는 단계(Ppr) 및 퍼지가스를 분사하는 단계(제1퍼지 단계(Ppu1))를 순차적으로 진행한 후, 제1트리트먼트 가스를 분사하여 제1트리트먼트 단계(Pt1)를 실시할 수 있다
기판(S)이 장입되어 있는 또는 공정이 실시되는 챔버의 내부는 소정 온도 이상으로 가열된 상태이다. 즉, 챔버의 내부는 금속 박막층(110)을 형성하기 위한 공정 온도를 유지하고 있는 상태일 수 있고, 예를 들어 200℃ 내지 400℃ 일 수 있다. 더 구체적으로는 챔버의 내부는 그 온도가 250℃ 내지 300℃로 유지되게 조절될 수 있다. 챔버의 내부로 제1트리트먼트 가스를 분사하면, 금속 박막층(110)에 포함되어 있는 리간드 예를 들어 C(탄소) 리간드와 산소(O2)가 반응한다. 즉, 제1트리트먼트 가스에 포함된 산소(O2)와 C(탄소) 리간드 간의 연소 반응이 일어나, 금속 박막층(110)으로부터 C(탄소)가 떨어져 나간다. 다른 말로 설명하면, 금속 박막층(110)의 전구체에 포함되어 있는 C(탄소) 리간드 결합이 깨지면서 금속 박막층(110) 밖으로 떨어져 나간다. 이에 따라, 금속 박막층(110)에 포함된 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드 불순물의 함량이 감소하거나, 금속 박막층(110)으로부터 리간드 불순물이 제거될 수 있다.
상술한 바와 같이 제1트리트먼트 단계에서 챔버 내부의 온도는 200℃ 내지 400℃, 바람직하게는 250℃ 내지 300℃로 유지된다. 이에, 분사된 제1트리트먼트 가스에 포함된 산소(O2)와 리간드 간의 연소 반응이 원활이 일어날 수 있다. 즉, 챔버 내부의 열에 의해 제1트리트먼트 가스에 포함된 산소(O2)와 금속 박막층(110)에 포함된 리간드 간의 연소 반응이 원활이 일어날 수 있다. 따라서, 제1트리트먼트 가스에 포함된 산소(O2)와 금속 박막층(110) 또는 전구체에 포함된 리간드 간의 연소 반응은 열(Thermal)에 의한 반응인 것으로 설명될 수 있다.
제1트리트먼트 단계(Pt1)가 종료되면, 챔버 내부로 퍼지가스를 분사하여 퍼지한다(제2퍼지 단계(Ppu2)). 이때 퍼지가스는 제1퍼지 단계(Ppu1)에서 사용하는 가스와 동일한 가스를 사용할 수 있으며, 예를 들어 Ar 가스를 사용할 수 있다.
제2트리트먼트 단계(Pt2)는, 금속 박막층(110)을 어닐링하여 공극을 감소시키는 공정일 수 있다. 이러한 제2트리트먼트 단계(Pt2)는, 도 2 및 도 3의 (c)와 같이 챔버의 내부로 제2트리트먼트 가스를 분사하는 단계를 포함한다. 이때, 제2트리트먼트 가스는 수소(H2), 아르곤(Ar) 및 헬륨(He) 중 적어도 어느 하나의 가스를 분사하는 단계를 포함할 수 있다.
챔버의 내부로 제2트리트먼트 가스를 분사하는데 있어서, 제2트리트먼트 가스를 분사하기 전에 비해 챔버 내부의 압력이 상승되도록 분사한다. 이때, 챔버 내부의 압력이 5 torr 내지 7 torr가 되도록 상승하며, 제2트리트먼트 가스를 분사하는 시간은 10초 이상 유지되는 것이 바람직하다.
제2트리트먼트 가스를 분사하여 챔버 내부의 압력을 5 torr 내지 7 torr로 상승시키는 이유는, 챔버 내부의 온도를 상승시키기 위함이다. 예를 들어 설명하면, 제2트리트먼트 가스 분사 전 또는 제1트리트먼트 단계에서 챔버 내부의 온도는 250℃ 내지 300℃ 일 수 있다. 이후, 챔버 내부의 압력이 5 torr 내지 7 torr가 되도록 제2트리트먼트 가스를 분사하면, 챔버 내부의 온도는 350℃ 내지 400℃로 상승될 수 있다. 다시 말해 제2트리트먼트 가스 분사에 의한 압력 상승으로 챔버 내부의 온도가 상승될 수 있다. 그리고 이렇게 압력이 5 torr 내지 7 torr로 상승됨에 따라, 제2트리트먼트 단계에서의 챔버 내부의 온도는 제1트리트먼트 단계일 때에 비해 높게 조절될 수 있다.
챔버 내부의 온도가 상승됨에 따라 기판(S) 또는 상기 기판(S) 상에 증착된 금속 박막층(110)이 어닐링(annealing)될 수 있다. 이에, 금속 박막층(110)에 포함된 그레인(grain)이 팽창되며, 이로 인해 그레인(grain) 사이의 공극이 감소 또는 작아질 수 있다. 이러한 어닐링에 의해 공극이 감소함에 따라 금속 박막층(110) 또는 전극(100)의 저항이 감소될 수 있다. 즉, 저항이 낮은 금속 박막층(110) 또는 전극(100)을 형성할 수 있다.
한편, 제2트리트먼트 가스를 분사하는데 있어서 챔버 내부의 압력이 5 torr 미만으로 분사되는 경우, 챔버 내부의 온도가 낮아 금속 박막층(110)의 그레인(grain)이 팽창이 되지 않거나 팽창이 부족할 수 있다. 예를 들어, 챔버 내부의 온도가 350℃ 미만으로 낮아 금속 박막층(110)의 그레인(grain)이 팽창이 되지 않거나 팽창이 부족할 수 있다. 그리고, 금속 박막층(110)의 그레인(grain)을 팽창시키기 위해 챔버 내부의 온도를 350℃ 내지 400℃로 조절하는데, 이를 위한 챔버의 압력은 7 torr 이하이면 충분하다.
따라서, 제2트리트먼트 가스를 분사하는데 있어서 챔버 내부의 압력을 5 torr 내지 7 torr가 되도록 조절한다.
앞에서 설명한 바와 같이, 제2트리트먼트 단계에서 사용하는 제2트리트먼트 가스는 수소(H2), 아르곤(Ar) 및 헬륨(He) 중 적어도 어느 하나를 포함한다. 이때, 제2트리트먼트 가스로 수소(H2)를 포함하는 가스를 사용하는 경우, 제2트리트먼트 단계에서 금속 박막층(110)에 잔류하고 있는 불순물을 추가로 더 제거할 있다. 즉, 금속 박막층(110)에는 제1트리트먼트 단계에서 제거되지 못한 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드 불순물이 잔류하고 있을 수 있다. 이러한 리간드 불순물은 제2트리트먼트 가스에 포함된 수소(H2)에 의해 추가로 제거될 수 있다. 다시 말해, 제2트리트먼트 가스에 포함된 수소(H2)에 의해 금속 박막층(110)에 포함되어 있는 C(탄소), H(수소) 및 O(산소)의 중 적어도 하나의 리간드 결합이 깨지면서 제거될 수 있다. 이에 따라, 금속 박막층(110)에 함유된 C(탄소), H(수소) 및 O(산소) 중 적어도 하나의 리간드 불순물의 함량이 감소하거나, 제거될 수 있다.
제2트리트먼트 단계(Pt2)는 플라즈마를 발생시키는 단계를 포함할 수 있다. 즉, 제2트리트먼트 단계(Pt2)는 제2트리트먼트 가스를 분사하면서 제2트리트먼트 가스를 이용한 플라즈마를 발생시키는 단계를 포함할 수 있다. 보다 구체적으로 설명하면, 챔버 내부 또는 기판(S)을 향해 제2트리트먼트 가스를 분사하고, 플라즈마 발생을 위한 전원을 공급한다. 이때 예를 들어 챔버, 챔버 내부에서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 제2트리트먼트 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 이에, 챔버의 내부에 수소(H2), 아르곤(Ar) 및 헬륨(He) 중 적어도 하나를 포함하는 플라즈마가 생성될 수 있다.
플라즈마는 금속 박막층(110)의 어닐링을 촉진시킬 수 있다. 다시 말해 플라즈마를 발생시키지 않고 제2트리트먼트 가스를 분사하는 경우에 비해, 제2트리트먼트 가스를 분사하면서 플라즈마를 발생시키는 경우, 어닐링 반응이 보다 빨리 일어나 어닐링을 위한 시간을 단축시킬 수 있다.
제2트리트먼트 단계(Pt2)가 종료되면, 챔버 내부로 퍼지가스를 분사하여 퍼지한다(제3퍼지 단계(Ppu3)). 이때 퍼지가스는 제1 및 제2퍼지 단계(Ppu1, Ppu2)에서 사용하는 가스와 동일한 가스를 사용할 수 있으며, 예를 들어 Ar 가스를 사용할 수 있다.
이후, 상술한 바와 같은 '전구체 분사 단계(Ppr) - 제1퍼지 단계(Ppu1) - 제1트리트먼트 단계(Pt1) - 제2퍼지 단계(Ppu2) - 제2트리트먼트 단계(Pt2) - 제3퍼지 단계(Ppu3)'를 포함하는 공정 사이클(CY)을 복수회 반복하여 실시한다. 이에, 도 1과 같이 기판(S) 상에 복수의 금속 박막층(110)이 적층되어 형성되며, 이에 따라 소정 두께의 전극(100)이 형성된다.
[제2실시]
도 4는 실시예의 제2실시예에 따른 방법으로 기판 상에 금속 박막층을 형성하는 방법을 나타낸 개념도이다.
도 4에서 'on'은 공정을 위한 원료를 분사하거나, 플라즈마를 발생시킨다는 의미일 수 있다. 그리고 'off'는 원료 분사 또는 플라즈마 발생을 중단 또는 종료한다는 의미일 수 있다.
제2실시예에 따른 방법은 제1실시예와 전구체 분사 단계(Ppr), 제1 내지 제3퍼지 단계(Ppu1 내지 Ppu3), 제2트리트먼트 단계(Pt2)가 동일하고, 제1트리트먼트 단계(Pt1)와 상이할 수 있다.
제2실시예에 따른 제1트리트먼트 단계(Pt1)는 플라즈마를 발생시키는 단계를 포함할 수 있다. 즉, 제1트리트먼트 단계(Pt1)는 도 4에 도시된 바와 같이 제1트리트먼트 가스를 분사하는 단계 및 분사 되는 제1트리트먼트 가스를 이용하여 산소 플라즈마를 발생시키는 단계를 포함할 수 있다. 보다 구체적으로 설명하면, 챔버 내부 또는 기판(S)을 향해 제1트리트먼트 가스를 분사하고, 플라즈마 발생을 위한 전원을 공급한다. 이때 예를 들어 챔버, 챔버 내부에서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 이때 플라즈마 발생을 위해 인가되는 전력은 500 W 내지 1000 W(500 와트 내지 1000 와트)로 조절되는 것이 바람직하다. 이에 챔버의 내부에 플라즈마가 발생된다. 이때, 제1트리트먼트 가스는 산소(O2)를 포함하므로, 제1트리트먼트 단계에서 발생되는 플라즈마는 '산소 플라즈마'일 수 있다.
제1트리트먼트 단계(Pt1)에서 산소 플라즈마가 발생되면, 금속 박막층(110)에 포함된 리간드 불순물과 산소(O2) 간의 연소 반응이 촉진될 수 있다. 즉, 챔버 내부의 온도가 250℃ 내지 300℃로 유지됨에 따라 챔버 내부의 열에 의해 리간드 불순물과 산소(O2) 간의 연소 반응이 일어나는데, 여기에 더해 산소 플라즈마를 발생시킴에 따라 리간드 불순물과 산소(O2) 간의 연소 반응이 촉진될 수 있다. 따라서, 제1트리트먼트 가스만을 분사하는 경우에 비해 제1트리트먼트 가스를 분사하면서 플라즈마를 발생시키는 경우, 불순물 제거량 및 제거 속도 중 적어도 하나를 증가시킬 수 있다. 이에 전구체로부터 기인한 리간드 불순물을 보다 효과적으로 제거할 수 있다.
한편, 제1트리트먼트 단계(Ppr)에서 인가되는 전력이 500 W 미만인 경우, 산소 플라즈마에 의한 연소 반응 촉진 효과가 미미할 수 있다. 그리고 제1트리트먼트 단계(Ppr)에서 인가되는 전력이 1000 W를 초과하는 경우, 산소 플라즈마에 의해 금속 박막층(110)이 기상 또는 가스 상인 금속 산화물 예를 들어 RuO4(gas)로 변환되는 양이 많아, 금속 박막층(110)이 다량 에칭될 수 있다. 이에, 공정 사이클(CY)을 복수회 실시하여 복수의 금속 박막층(110)을 적층하여 전극(100)을 형성하는데 있어서, 목표 두께로 전극(100)을 형성을 위한 시간이 장시간 소요되는 문제가 발생할 수 있다. 따라서, 제1트리트먼트 단계(Ppr)에서 산소 플라즈마를 발생시키는데 있어서 500 W 내지 1000 W의 전력을 인가한다.
[제3실시예]
도 5는 본 발명의 제3실시예에 따른 방법으로 전극을 형성하는 방법을 개념적으로 도시한 공정도이다. 도 6은 본 발명의 제3실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 6에서 'on'은 공정을 위한 원료를 분사하거나, 플라즈마를 발생시킨다는 의미일 수 있다. 그리고 'off'는 원료 분사 또는 플라즈마 발생을 중단 또는 종료한다는 의미일 수 있다.
상술한 제1 및 제2실시예에서는 평면의 기판(S) 상에 금속 박막층(110)을 증착하여 전극(100)을 형성하는 것을 설명하였다. 하지만 이에 한정되지 않고, 도 5와 같이 트렌치(TR)가 마련된 기판(S)에 금속 박막층(110)을 증착하여 전극(100)을 형성할 수 있다.
한편, 트렌치(TR)를 가지는 기판(S) 상에 금속 박막층(110)을 형성하는 경우, 도 5의 (a)와 같이 트렌치(TR)를 형성하는 내벽면에 증착된 금속 박막층(110)의 두께(T2, T3)에 비해 기판(S)의 상부면 상에 증착된 금속 박막층(110)의 두께(T1)가 두꺼운 오버행(over-hang)이 발생되는 문제가 있다. 다시 말해, 전구체를 분사하는 단계(Ppr) 및 제1처리 공정(Pt1)이 종료된 상태일 때, 기판(S) 상에 증착된 금속 박막층(110)의 두께가 위치별로 다를 수 있다. 이때, 도 5의 (a)와 같이 기판(S)의 상부면에 증착된 두께(T1)와 트렌치(TR)를 형성하는 내벽면에 증착된 두께(T2, T3)가 다를 수 있다. 이에, 트렌치(TR)가 있는 기판(S) 상에 금속 박막층(110)을 증착하여 전극(100)을 형성하는데 있어서, 오버행을 줄이거나 오버행 발생을 방지할 필요가 있다.
제3실시예에 따른 방법으로 금속 박막층(110)을 증착하는 경우, 오버행을 감소시키거나 오버행 발생을 방지할 수 있다. 즉, 트렌치(TR)를 형성하는 내벽면에 증착된 금속 박막층(110)의 두께(T2, T3)와 기판(S)의 상부면 상에 증착된 금속 박막층(110)의 두께(T1) 차이를 줄여, 스텝커버리지(step coverage)를 향상시킬 수 있다.
이하, 도 5 및 도 6을 참조하여 제3실시예에 따른 방법으로 전극을 형성하는 방법을 설명한다.
도 6을 참조하면, 제3실시예에 따른 전극 형성 방법은, 기판(S)을 향해 루테늄(Ru) 및 몰리브덴(Mo)을 포함하는 전구체를 분사하여 금속 박막층(110)을 형성하는 전구체 분사 단계(Ppr), 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하여 금속 박막층(110)으로부터 불순물을 제거하는 제1트리트먼트 단계(Pt1), 제1트리트먼트 가스를 분사하면서 산소 플라즈마를 발생시켜 기판(S)의 상부면 상에 증착된 금속 박막층의 일부를 에칭시키는 단계(Pplasma-1), 수소(H2)를 포함하는 제2트리트먼트 가스를 분사하여 에칭 단계(Pplasma-1)에서 생성된 금속 산화물(solid)를 금속으로 환원시키는 단계(Pt2)을 포함할 수 있다.
여기서, 금속 산화물(solid)를 금속으로 환원시키는 단계는, 상술한 제1 및 제2실시예와 같이 수소(H2)를 포함하는 제2트리트먼트 가스를 분사하므로, '제2트리트먼트 단계(Pt2)'으로 명명한다. 그리고, 이하에서는 설명의 편의를 위하여 제1트리트먼트 가스를 분사하면서 플라즈마를 발생시켜 기판(S)의 상부면 상에 증착된 금속 박막층(110)의 일부를 에칭시키는 단계(Pplasma-1)를 '제1플라즈마 트리트먼트 단계(Pplasma-1)'로 명명한다(도 5의 b)).
따라서, 제3실시예에 따른 전극 형성 방법은 전구체 분사 단계(Ppr), 제1퍼지 단계(Ppu1), 제1트리트먼트 단계(Pt1), 제1플라즈마 트리트먼트 단계(Pplasma-1), 제2퍼지 단계(Ppu2), 제2트리트먼트 단계(Pt2), 제3퍼지 단계(Ppu3)를 포함할 수 있다.
또한, 제3실시예에 따른 전극 형성 방법에 있어서 하나의 공정 사이클(CY)은 '전구체 분사 단계(Ppr) - 제1퍼지 단계(Ppu1) - 제1트리트먼트 단계(Pt1) - 제1플라즈마 트리트먼트 단계(Pplasma-1) - 제2퍼지 단계(Ppu2) - 제2트리트먼트 단계(Pt2) - 제3퍼지 단계(Ppu3)'를 포함할 수 있고, 이 공정 사이클(CY)을 복수회 반복하여 실시할 수 있다.
전구체 분사 단계(Ppr), 제1 내지 제3퍼지 단계(Ppu1 내지 Ppu3)은 제1 및 제2실시예와 유사하므로, 이에 대한 설명은 생략한다.
앞서 설명한 제2실시예에 따른 제1트리트먼트 단계(Pt1)는 제1트리트먼트 가스 분사 단계 및 산소 플라즈마 발생 단계를 포함한다. 즉, 도 4에 도시된 바와 같이 제2실시예에 따른 제1트리트먼트 단계(Pt1)는 제1트리트먼트 가스를 분사하는 동안 산소 플라즈마를 계속 발생시킨다. 다시 말해, 제1트리트먼트 가스를 분사하는 동안 플라즈마 발생을 위한 전력을 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 제1트리트먼트 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 따라서 제1트리트먼트 가스를 분사하는 동안 챔버 내부에 산소(O2) 플라즈마가 발생된다.
그러나 제3실시예에 따른 제1트리트먼트 단계(Pt1)는 제1트리트먼트 가스를 분사하는 단계를 포함하고, 플라즈마를 발생시키는 단계는 포함하지 않는다. 그리고, 제1트리트먼트 단계(Pt1) 후에 실시되는 제1플라즈마 트리트먼트 단계(Pplasma-1)는 제1트리트먼트 분사 단계 및 제1트리트먼트 가스를 이용한 플라즈마 발생 단계를 포함한다. 다시 말해, 제1트리트먼트 가스의 분사가 시작된 후 제1설정 시간 동안은 플라즈마를 발생시키지 않다가(제1트리트먼트 단계(Pt1)), 상기 제1설정 시간이 경과되는 시점부터 제2설정 시간 동안은 제1트리트먼트 가스를 분사하면서 산소 플라즈마를 동시에 발생시킨다(제1플라즈마 트리트먼트 단계(Pplasma-1)). 이를 다른 말로 설명하면, 제1트리트먼트 가스의 분사가 시작된 후 제1설정 시간 동안은 플라즈마 발생을 위한 전력을 인가하지 않다가(제1트리트먼트 단계(Pt1)), 상기 제1설정 시간이 경과되는 시점부터 제2설정 시간 동안은 제1트리트먼트 가스를 분사하면서 플라즈마 발생을 위한 전력을 인가하여 산소 플라즈마를 발생시킨다(제1플라즈마 트리트먼트 단계(Pplasma-1)). 이렇게 제1트리트먼트 가스를 분사하면서 플라즈마를 동시에 발생시키는 단계를 제3실시예에서는 제1플라즈마 트리트먼트 단계(Pplasma-1)로 정의하였다.
이하, 도 5를 참조하여 제3실시예에 따른 방법을 보다 구체적으로 설명한다.
기판(S) 상에 전구체를 분사한 후 산소(O2)를 포함하는 제1트리트먼트 가스가 분사되었을 때, 기판(S) 상에 형성된 금속 박막층(110)은 예를 들어 도 5의 (a)와 같을 수 있다. 즉, 트렌치(TR)를 형성하는 내벽면에 증착된 금속 박막층(110)의 두께(T2, T3)에 비해 기판(S)의 상부면 상에 증착된 금속 박막층의 두께(T1)가 두꺼운 상태일 수 있다.
제1트리트먼트 가스를 분사하여 불순물을 제거하는 제1트리트먼트 단계(Pt1)가 종료되면, 제1플라즈마 트리트먼트 단계(Pplasma-1)를 실시한다. 즉, 제1트리트먼트 가스를 분사하면서 상기 제1트리트먼트 가스를 이용한 플라즈마를 발생시키는 제1플라즈마 트리트먼트 단계(Pplasma-1)를 실시한다. 이를 위해, 챔버 내부로 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하면서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 이에 챔버 내부에 도 5의 (b)와 같이 산소 플라즈마가 발생된다.
챔버 내부에 산소 플라즈마가 발생되면 금속 박막층(110)에 포함된 금속과 산소(O2) 간의 반응이 일어난다. 그리고 이 반응에 의해 고상(solid) 상태의 금속 산화물과 가스(gas) 상태의 금속 산화물이 생성된다. 예를 들어, 챔버 내부에 산소 플라즈마가 발생되면 금속 박막층(110)에 포함된 Ru(루테늄)과 산소(O2) 간의 반응이 일어난다. 이에, 고상인 RuO2(solid)와 기상인 RuO4(gas)가 생성된다(도 5의 (b) 참고). 이 중 고상인 RuO2(solid)은 금속 박막층(110)에 남아있게 되고, RuO4(gas)가 가스 상태로 금속 박막층(110)으로부터 제거된다. 즉, 금속 박막층(110)의 일부가 가스 상태의 금속 산화물 예컨대 RuO4로 변환되어 제거되는 에칭(etching) 반응이 일어난다.
이러한 에칭(etching)은 주로 기판(S)의 상부면에 증착된 금속 박막층(110)에서 일어난다. 이는 기판(S)의 상측에서 산소 플라즈마가 발생됨에 따라, 트렌치(TR)를 형성하는 내벽면에 형성된 금속 박막층(110)에 비해 기판(S)의 상부면에 형성된 금속 박막층(110)이 상기 산소 플라즈마와 더 가깝기 때문이다. 이에, 산소 플라즈마가 발생되면 트렌치(TR)를 형성하는 내벽면에 형성된 금속 박막층(110)이 에칭되는 속도 및 에칭되는 두께에 비해 기판의 상부면에 형성된 금속 박막층(110)이 에칭되는 속도 및 에칭 두께가 크다. 따라서, 산소 플라즈마를 발생시키는 제1플라즈마 트리트먼트 단계(Pplasma-1)를 실시하면 도 5의 (c)와 같이 트렌치(TR)를 형성하는 내벽면에 형성된 금속 박막층(110)의 두께(T2, T3)와 기판(S)의 상부면에 형성된 금속 박막층(110)의 두께(T1) 차이가 감소한다.
제2트리트먼트 단계(Pt2)는 제1플라즈마 트리트먼트 단계(Pplasma-1) 이후에 실시되는 공정으로서, 제1플라즈마 트리트먼트 단계(Pplasma-1)에서 생성된 금속 산화물을 금속으로 환원시키는 공정이다. 이러한 제2트리트먼트 단계(Pt2)는 수소(H2)를 포함하는 제2트리트먼트 가스를 분사하는 단계를 포함한다. 수소(H2)를 포함하는 제2트리트먼트 가스가 분사되면, 금속 박막층에 있는 금속 산화물이 수소와 반응하여 다시 금속으로 환원 된다. 예를 들어 설명하면 제1플라즈마 트리트먼트 단계(Pplasma-1) 시에 생성된 금속 산화물인 RuO2(Solid)가 수소(H2)와 반응하여 금속인 Ru(루테늄)으로 환원된다.
그리고 제2트리트먼트 단계(Pt2)을 실시하는데 있어서 플라즈마를 발생시킬 수 있다. 즉, 제2트리트먼트 단계(Pt2)는 제2트리트먼트 가스를 분사하는 단계 및 상기 제2트리트먼트 가스를 이용하여 플라즈마를 발생시키는 단계를 포함할 수 있다. 이때 제2트리트먼트 가스는 수소(H2)를 포함하므로, 제2트리트먼트 단계(Pt2)에서 발생되는 플라즈마는 수소 플라즈마인 것으로 설명될 수 있다. 그리고 수소 플라즈마는 금속 산화물을 금속으로 환원시키는 반응을 촉진시킬 수 있다. 이에, 금속 산화물을 금속으로 환원 시간을 단축시킬 수 있다.
상술한 바와 같이 금속 산화물을 생성시키는 제1플라즈마 트리트먼트 단계(Pplasma-1)는 제2트리트먼트 단계(Pt2) 이전에 실시된다. 따라서, 제1플라즈마 트리트먼트 단계(Pplasma-1)는 제2트리트먼트 단계(Pt2) 이전에 실시되는 '프리 트리트먼트 단계(Pplasma-1)'로 명명될 수 있다.
[제4실시예]
도 7은 본 발명의 제4실시예에 따른 방법으로 전극을 형성하는 방법을 설명하기 위한 개념도이다.
도 7에서 'on'은 공정을 위한 원료를 분사하거나, 플라즈마를 발생시킨다는 의미일 수 있다. 그리고 'off'는 원료 분사 또는 플라즈마 발생을 중단 또는 종료한다는 의미일 수 있다.
제4실시예는 상술한 제3실시예와 유사하다. 다만, 제4실시예는 도 7에 도시된 바와 같이 제1플라즈마 트리트먼트 단계(Pplasma-1)를 실시한 후에 제1트리트먼트 단계(Pt1)를 실시한다. 즉, 제4실시예에 따른 공정 사이클(CY)은 '전구체 분사 단계(Ppr) - 제1퍼지 단계(Ppu1) - 제1플라즈마 트리트먼트 단계(Pplasma-1) - 제1트리트먼트 단계(Pt1) - 제2퍼지 단계(Ppu2) - 제2트리트먼트 단계(Pt2) - 제3퍼지 단계(Ppu3)' 순서로 실시된다.
이처럼 산소 플라즈마를 형성하는 제3트리트먼트 단계(Pt3)를 실시한 후에 산소(O2)를 포함하는 가스를 분사하는 제1트리트먼트 단계(Pt1)를 실시하는 경우, 제1트리트먼트 단계(Pt1)에서 리간드 불순물을 제거하는 시간을 단축시킬 수 있다. 즉, 제1트리트먼트 단계(Pt1)를 먼저 실시한 후 제1플라즈마 트리트먼트 단계(Pplasma-1)를 실시하는 제3실시예에 비해, 제1플라즈마 트리트먼트 단계(Pplasma-1)를 먼저 실시한 후에 제1트리트먼트 단계(Pt1)를 실시하는 제4실시예가 리간드 불순물을 제거하는 속도가 향상된다.
상기에서는 제3 및 제4실시예를 트렌치(TR)가 마련된 기판(S) 상에 금속 박막층(110)을 형성하는데 사용하는 것을 설명하였다. 하지만 이에 한정되지 않고 트렌치(TR)가 없는 즉, 평면 상에 기판(S) 상에 금속 박막층(110)을 형성하는데 있어서 상술한 제3 및 제4실시예 중 어느 하나를 적용하여 형성할 수 있다.
그리고, 상기에서는 기판(S)의 상면에 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속 박막층(110)을 형성하는 것을 설명하였다. 하지만, 이에 한정되지 않고 기판(S) 상면에 소정의 박막(이하, 하지층)이 형성되고, 상기 하지층의 상부에 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속 박막층(110)을 형성할 수 있다. 이때 하지층은 예를 들어 반도체 소자의 활성층(Active layer)일 수 있다.
하지층이 IGZO(Indium Gallium Zinc Oxide)인 경우, 제2트리트먼트 단계(Pt2)에서 분사되는 제2트리트먼트 가스는 수소(H2)를 포함하지 않는 가스를 사용하는 것이 바람직하다. 이는, IGZO가 수소(H2)에 노출되는 경우 상기 하지층의 전기적 특성이 저하될 수 있기 때문이다. 따라서, 하지층이 IGZO인 경우 수소(H2)를 포함하지 않는 가스 예를 들어 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 사용하여 제2트리트먼트 단계(Pt2)를 실시하는 것이 바람직하다.
또한, 하지층이 IGZO(Indium Gallium Zinc Oxide)인 경우, 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하는 제2트리트먼트 단계(Pt2)를 종료한 후에, 수소(H2)를 포함하는 가스(이하, 포스트 트리트먼트 가스)를 분사하는 포스트 트리트먼트 단계를 실시할 수 있다.
정리하면, 하지층이 IGZO(Indium Gallium Zinc Oxide)인 경우, 공정 사이클(CY)은 '전구체 분사 단계(Ppr) - 제1퍼지 단계(Ppu1) - 제1트리트먼트 단계(Pt1) - 제2퍼지 단계(Ppu2) - 제2트리트먼트 단계(Pt2) - 포스트 트리트먼트 단계 - 제3퍼지 단계(Ppu3)' 순서로 실시될 수 있다. 여기서 제2트리트먼트 단계(Pt2)는 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하는 단계이며, 포스트 트리트먼트 단계는 수소(H2)를 포함하는 가스인 포스트 트리트먼트 가스를 분사하는 단계이다. 이처럼 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사한 후에 수소(H2)를 포스트 트리트먼트 가스를 분사(포스트 트리트먼트 단계)를 실시하므로, 수소(H2)에 의한 하지막 손상을 억제할 수 있다.
상술한 실시예에서는 동일한 단계를 포함하는 공정 사이클(CY)을 복수회 반복하는 것을 설명하였다. 하지만, 이에 한정되지 않고 서로 다른 가스를 사용하는 복수의 공정 사이클을 교대로 실시할 있다.
보다 구체적으로 설명하면, 전극()을 형성하는 방법은 제1공정 사이클(CY1) 및 제2공정 사이클(CY2)을 포함할 수 있다. 여기서, 제1공정 사이클(CY1)은 기판(S)을 향해 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 어느 하나를 포함하는 전구체를 분사하여 제1금속 박막층을 형성하는 전구체 분사 단계(Ppr), 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하여 제1금속 박막층으로부터 불순물을 제거하는 제1트리트먼트 단계(Pt1), 제1트리트먼트 가스의 분사를 중단한 후 퍼지가스를 분사하는 퍼지 단계(Ppu2), 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하는 제2트리트먼트 단계(Pt2))를 포함할 수 있다. 그리고 제2공정 사이클(CY2)은 제1금속 박막층 상에 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 어느 하나를 포함하는 전구체를 분사하여 제2금속 박막층을 형성하는 전구체 분사 단계(Ppr), 산소(O2)를 포함하는 가스(이하, 제3트리트먼트 가스)를 분사하여 제2금속 박막층으로부터 불순물을 제거하는 제3트리트먼트 단계(Pt3), 제3트리트먼트 가스의 분사를 중단한 후 퍼지가스를 분사하는 퍼지 단계(Ppu2), 제2금속 박막층 상에 수소(H2)를 포함하는 제4트리트먼트 가스를 분사하는 제4트리트먼트 단계(Pt4))를 포함한다.
제2공정 사이클(CY2)에서 사용하는 제3트리트먼트 가스는 상술한 바와 같이 산소(O2)를 포함하는 가스로서, 제1공정 사이클(CY1)에서 사용하는 제1트리트먼트 가스와 동일한 가스일 수 있다.
그리고, 제2공정 사이클(CY2)은 퍼지 단계(Ppu2)와 제4트리트먼트 단계(Pt4) 사이에 아르곤(Ar)을 포함하는 가스를 분사하는 단계를 더 포함할 수 있다.
이와 같이 실시예들에 의하면 루테늄(Ru) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 전구체로부터 기인한 리간드 불순물을 제거한 전극을 형성할 수 있다. 따라서 저항이 낮은 전극(100)을 마련할 수 있다.
또한, 트렌치(TR)가 있는 기판(S) 상에 전극(100)을 형성하는데 있어서, 트렌치(TR)를 형성하는 내벽면에 형성되는 금속 박막층(110)의 두께와 기판(S)의 상부면에 형성된 금속 박막층(110)의 두께 차이를 줄여 스텝 커버리지를 향상시킬 수 있다.
S : 기판 100: 전극
110: 금속 박막층

Claims (13)

  1. 기판을 준비하는 단계;
    상기 기판 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 금속 박막층을 형성하는 단계;
    상기 기판 상에 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 제1트리트먼트 단계;
    상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및
    상기 기판 상에 수소(H2), 아르곤(Ar) 및 헬륨(H2) 중 적어도 하나를 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층을 어닐링하는 제2트리트먼트 단계;를 포함하는 전극 형성 방법.
  2. 청구항 1에 있어서,
    상기 제1트리트먼트 단계 이후에 실시되며, 상기 기판 상에 산소(O2) 플라즈마를 형성하는 제1플라즈마 트리트먼트 단계를 포함하는 전극 형성 방법.
  3. 청구항 1에 있어서,
    상기 제1트리트먼트 단계 이전에 실시되며, 상기 기판 상에 산소(O2) 플라즈마를 형성하는 제1플라즈마 트리트먼트 단계를 포함하는 전극 형성 방법.
  4. 청구항 1에 있어서,
    상기 금속 박막층을 형성하는 단계, 제1트리트먼트 단계, 퍼지 단계 및 제2트리트먼트 단계를 복수회 반복하는 전극 형성 방법.
  5. 청구항 1에 있어서,
    상기 제2트리트먼트 단계는 상기 제1트리트먼트 단계보다 공정 온도가 더 높은 전극 형성 방법.
  6. 청구항 1에 있어서,
    상기 제2트리트먼트 단계의 압력은 5 Torr 내지 7 Torr인 전극 형성 방법.
  7. 청구항 1에 있어서,
    상기 기판은 상부면으로부터 하측으로 함몰된 트렌치(trench)를 포함하고,
    상기 금속 박막층이 형성된 기판을 산소 플라즈마에 노출시켜, 금속 박막층의 일부를 기상의 금속 산화물로 변환시켜, 상기 금속 박막층을 에칭하는 프리 트리트먼트 단계;를 포함하고,
    상기 프리 트리트먼트 단계는, 상기 제1트리트먼트 단계와 퍼지 단계 사이에 실시하거나, 상기 금속 박막층 형성 단계와 상기 제1트리트먼트 단계 사이에 실시하는 전극 형성 방법.
  8. 청구항 7에 있어서,
    상기 프리 트리트먼트 단계에서 금속 박막층의 일부를 기상의 금속 산화물로 변환시킬 때, 금속 박막층의 다른 일부를 고상의 금속 산화물로 변환시키며,
    상기 제2트리트먼트 단계에서 분사되는 상기 제2트리트먼트 가스는 수소(H2)를 포함하고,
    수소(H2)를 포함하는 제2트리트먼트 가스를 분사하는 상기 제2트리트먼트 단계는, 상기 제2트리트먼트 가스에 포함된 수소(H2)와 상기 금속 박막층에 포함된 고상의 금속 산화물을 반응시켜, 상기 고상의 금속 산화물을 금속으로 환원시키는 단계를 포함하는 전극 형성 방법.
  9. 청구항 8에 있어서,
    상기 제2트리트먼트 단계는, 수소(H2)를 포함하는 제2트리트먼트 가스를 이용하여 수소 플라즈마를 발생시키는 단계를 포함하는 전극 형성 방법.
  10. 일면에 IGZO(Indium Gallium Zinc Oxide) 박막층이 형성된 기판을 준비하는 단계;
    상기 IGZO 박막층 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 금속 박막층을 형성하는 단계;
    상기 기판으로 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하여 상기 금속 박막층에 포함된 불순물을 제거하는 제1트리트먼트 단계;
    상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및
    상기 기판 상에 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하여 금속 박막층을 어닐링하는 제2트리트먼트 단계;를 포함하는 전극 형성 방법.
  11. 청구항 10에 있어서,
    상기 제2트리트먼트 단계 이후에 실시되며, 상기 기판 상에 수소(H2)를 포함하는 포스트 트리트먼트 가스를 분사하는 포스트 트리트먼트 단계를 포함하는 전극 형성 방법.
  12. 기판을 준비하는 단계;
    상기 기판 상에 제1금속 박막층을 형성하는 단계를 포함하는 제1공정 사이클 단계; 및
    상기 제1금속 박막층 상에 제2금속 박막층을 형성하는 단계를 포함하는 제2공정 사이클 단계;를 포함하며,
    상기 제1공정 사이클은,
    상기 기판 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 제1금속 박막층을 형성하는 단계;
    상기 기판 상에 산소(O2)를 포함하는 제1트리트먼트 가스를 분사하는 제1트리트먼트 단계;
    상기 제1트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및
    상기 기판 상에 아르곤(Ar)을 포함하는 제2트리트먼트 가스를 분사하는 제2트리트먼트 단계;를 포함하고,
    상기 제2공정 사이클은,
    상기 제1금속 박막층 상에 루테늄(Ru)을 포함하는 전구체(precursor)를 분사하여 제2금속 박막층을 형성하는 단계;
    상기 제1금속 박막층 상에 산소(O2)를 포함하는 제3트리트먼트 가스를 분사하는 제3트리트먼트 단계;
    상기 제3트리트먼트 가스의 분사를 중단한 한 후 퍼지가스를 분사하는 퍼지 단계; 및
    상기 제1금속 박막층 상에 수소(H2)를 포함하는 제4트리트먼트 가스를 분사하는 제4트리트먼트 단계;를 포함하는 전극 형성 방법.
  13. 청구항 12에 있어서,
    상기 제4트리트먼트 단계는, 제4트리트먼트 가스를 분사하기 전에 아르곤(Ar)을 포함하는 가스를 포함하는 단계를 포함하는 전극 형성 방법.
KR1020220138373A 2022-10-25 2022-10-25 반도체 소자의 전극 형성 방법 KR20240057762A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220138373A KR20240057762A (ko) 2022-10-25 2022-10-25 반도체 소자의 전극 형성 방법
PCT/KR2023/016538 WO2024090945A1 (ko) 2022-10-25 2023-10-24 반도체 소자의 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220138373A KR20240057762A (ko) 2022-10-25 2022-10-25 반도체 소자의 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR20240057762A true KR20240057762A (ko) 2024-05-03

Family

ID=90831236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138373A KR20240057762A (ko) 2022-10-25 2022-10-25 반도체 소자의 전극 형성 방법

Country Status (2)

Country Link
KR (1) KR20240057762A (ko)
WO (1) WO2024090945A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942958B1 (ko) 2006-09-29 2010-02-17 주식회사 하이닉스반도체 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958332B1 (ko) * 2008-01-28 2010-05-18 (주)디엔에프 신규 루테늄 화합물 및 이를 이용한 박막 증착 방법
KR101973549B1 (ko) * 2017-04-19 2019-04-29 영남대학교 산학협력단 루테늄 박막 형성 방법
KR102374140B1 (ko) * 2017-11-01 2022-03-17 (주)디엔에프 루테늄함유 박막의 제조방법 및 이로부터 제조된 루테늄함유 박막
US20200157680A1 (en) * 2018-11-15 2020-05-21 Entegris, Inc. Peald processes using ruthenium precursor
TWI789848B (zh) * 2020-08-04 2023-01-11 嶺南大學校產學協力團 釕薄膜之形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942958B1 (ko) 2006-09-29 2010-02-17 주식회사 하이닉스반도체 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법

Also Published As

Publication number Publication date
WO2024090945A1 (ko) 2024-05-02

Similar Documents

Publication Publication Date Title
US20180102259A1 (en) Cobalt-containing material removal
JP4324753B2 (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
JP2021511671A (ja) 高圧アニールを用いたシーム修復
KR20060055751A (ko) 반도체 장치의 게이트 형성 방법
KR100656214B1 (ko) 플라즈마 처리 방법
US11152260B2 (en) Embedding method and processing system
JP2006057162A (ja) バリア膜の形成方法
TW201921596A (zh) 製造自對準通孔的方法
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
JP2013207086A (ja) 半導体装置及びその製造方法
US10170359B2 (en) Diffusion barrier layer formation
TW201921594A (zh) 產生自對準生長通孔的方法
JPH08330256A (ja) 高温に対する耐性を改善するための窒化チタンの処理
JP2019080000A (ja) 半導体装置の製造方法及び基板処理装置
JP6011620B2 (ja) トランジスタの製造方法
US20220251707A1 (en) Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same
KR101759769B1 (ko) Ｔｉ막의 성막 방법
TW200524669A (en) Method of cleaning semiconductor substrate conductive layer surface
KR20240057762A (ko) 반도체 소자의 전극 형성 방법
JP3038953B2 (ja) 配線形成方法
US7312150B2 (en) Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
US20230323543A1 (en) Integrated cleaning and selective molybdenum deposition processes
US20240105445A1 (en) Film forming method and substrate processing system