KR20240056887A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20240056887A
KR20240056887A KR1020220136676A KR20220136676A KR20240056887A KR 20240056887 A KR20240056887 A KR 20240056887A KR 1020220136676 A KR1020220136676 A KR 1020220136676A KR 20220136676 A KR20220136676 A KR 20220136676A KR 20240056887 A KR20240056887 A KR 20240056887A
Authority
KR
South Korea
Prior art keywords
light
color
area
layer
areas
Prior art date
Application number
KR1020220136676A
Other languages
English (en)
Inventor
배광수
김기범
송보광
최민오
홍수영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220136676A priority Critical patent/KR20240056887A/ko
Priority to US18/468,578 priority patent/US20240138227A1/en
Priority to CN202311356566.3A priority patent/CN117917930A/zh
Publication of KR20240056887A publication Critical patent/KR20240056887A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 표시장치는, 제1 내지 제3 색 발광영역들, 수광영역, 및 비발광영역을 포함하는 베이스층, 상기 제1 내지 제3 색 발광영역들에 각각 대응되는 제1 내지 제3 발광소자들 및 상기 수광영역에 대응되는 수광소자를 포함하는 표시소자층, 및 상기 제1 내지 제3 색 컬러필터들을 포함하는 컬러필터층을 포함한다. 상기 컬러필터층은, 각각이 상기 제1 내지 제3 색 컬러필터들 중 대응하는 한 개의 컬러필터가 배치되고, 상기 제1 내지 제3 색 발광영역들 및 상기 수광영역에 각각 중첩하는 제1 영역들, 상기 제1 내지 제3 색 컬러필터들 중 두 개의 컬러필터들이 적층되는 제2 영역, 및 상기 제1 내지 제3 색 컬러필터들 모두가 적층되는 제3 영역을 포함하고, 평면 상에서 상기 제3 영역은 상기 수광영역을 에워싼다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 생체 정보 인식이 가능한 표시 장치에 관한 것이다.
표시장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시장치들은 사용자의 생체 정보를 감지하기 위한 기능을 함께 포함하고 있다. 생체 정보 인식 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다. 한편, 광 방식의 센서를 포함하는 경우 외부광 등에 의한 노이즈를 차단하여 생체 정보 인식 성능을 향상시키는 것이 필요하다.
본 발명은 공정 단순화된 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 생체 정보 인식을 위한 센서의 센싱 성능이 개선된 표시장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은 시인성 불량이 저감된 표시장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 표시장치는, 제1 내지 제3 색 발광영역들, 수광영역, 및 상기 제1 내지 제3 색 발광영역들과 상기 수광영역을 에워싸는 비발광영역을 포함하는 베이스층; 상기 제1 내지 제3 색 발광영역들에 각각 대응되는 제1 내지 제3 발광소자들 및 상기 수광영역에 대응되는 수광소자를 포함하고, 상기 베이스층 상에 배치되는 표시소자층; 및 상기 제1 내지 제3 색 컬러필터들을 포함하고, 상기 표시소자층 상에 배치되는 컬러필터층을 포함하고, 상기 컬러필터층은, 각각이 상기 제1 내지 제3 색 컬러필터들 중 대응하는 한 개의 컬러필터가 배치되고, 상기 제1 내지 제3 색 발광영역들 및 상기 수광영역에 각각 중첩하는 제1 영역들; 상기 제1 내지 제3 색 컬러필터들 중 두 개의 컬러필터들이 적층되는 제2 영역; 및 상기 제1 내지 제3 색 컬러필터들 모두가 적층되는 제3 영역을 포함하고, 평면 상에서 상기 제3 영역은 상기 수광영역을 에워싼다.
상기 수광영역 및 상기 제1 내지 제3 색 발광영역들 중 상기 수광영역과 인접한 발광영역 사이에서 상기 비발광영역과 중첩하는 상기 컬러필터층의 두께는, 상기 제1 내지 제3 색 발광영역들 중 서로 인접한 발광영역들 사이에서 상기 비발광영역과 중첩하는 상기 컬러필터층의 두께보다 두꺼운 것을 특징으로 할 수 있다.
상기 제2 영역은 상기 제1 및 제2 발광영역들 사이에 배치된 상기 비발광영역, 상기 제1 및 제3 색 발광영역들 사이에 배치된 상기 비발광영역, 및 상기 제2 및 제3 색 발광영역들 사이에 배치된 상기 비발광영역 각각에 중첩하는 것을 특징으로 할 수 있다.
상기 제2 영역에서, 상기 제1 내지 제3 색 컬러필터들 중 상기 두 개의 컬러필터들은 상기 제2 및 제3 색 컬러필터들인 것을 특징으로 할 수 있다.
상기 제3 영역에서, 상기 제2 및 제3 색 컬러필터들은 상기 제1 색 컬러필터 상에 적층된 것을 특징으로 할 수 있다.
상기 제2 및 제3 영역들 각각에서, 상기 제3 색 컬러필터는 상기 제2 색 컬러필터 상에 배치되고, 상기 베이스층의 두께 방향에서, 상기 베이스층으로부터 상기 제3 영역 내의 상기 제3 컬러필터까지의 거리는, 상기 베이스층으로부터 상기 제2 영역 내의 상기 제3 컬러필터까지의 거리보다 큰 것을 특징으로 할 수 있다.
상기 제1 컬러필터는, 상기 수광영역과 중첩하는 제1 부분; 및 상기 제1 발광영역과 중첩하는 제2 부분을 포함하는 것을 특징으로 할 수 있다.
상기 비발광영역에 중첩하는 감지 전극 및 상기 감지 전극을 커버하는 적어도 하나의 절연층을 포함하고, 상기 표시소자층 및 상기 컬러필터층 사이에 배치되는 입력감지층을 더 포함하고, 상기 감지 전극은 상기 제2 및 제3 컬러필터들 각각에 중첩하는 것을 특징으로 할 수 있다.
상기 수광영역 및 상기 제1 색 발광영역 사이, 상기 수광영역 및 상기 제2 색 발광영역 사이, 및 상기 수광영역 및 상기 제3 색 발광영역 사이 각각에서, 상기 비발광영역과 중첩하는 상기 감지 전극은 상기 제1 부분에 중첩하는 것을 특징으로 할 수 있다.
상기 제1 및 제2 발광영역들 사이, 상기 제1 및 제3 발광영역들 사이, 및 상기 제2 및 제3 발광영역들 사이 각각에서, 상기 비발광영역과 중첩하는 상기 감지 전극은 상기 제2 부분과 비-중첩하는 것을 특징으로 할 수 있다.
상기 비발광영역과 중첩하는 상기 컬러필터층은 모두 상기 적어도 하나의 절연층 중 최상측에 배치된 절연층과 접촉하는 것을 특징으로 할 수 있다.
상기 제1 내지 제3 색 발광영역들 각각은 복수 개이며, 상기 제2 및 제3 색 발광영역들은 제1 방향 및 상기 제1 방향과 수직하는 제2 방향 각각에서 교번하여 배열되는 것을 특징으로 할 수 있다. 상기 제1 색 발광영역들은 제1 서브 발광영역 및 제2 서브 발광영역을 포함하고, 상기 제1 및 제2 서브 발광영역들은 상기 제1 및 제2 방향들 각각에서 서로 교번하여 배열되고, 상기 제1 및 제2 서브 발광영역들 각각은 상기 제2 방향에서 이격된 상기 제2 및 제3 색 발광영역들 사이에 배치된 것을 특징으로 할 수 있다.
한 개의 상기 제1 서브 발광영역, 한 개의 상기 제2 서브 발광영역, 한 개의 상기 제2 색 발광영역, 및 한 개의 상기 제3 색 발광영역은 유닛 발광영역을 정의할 수 있다. 상기 유닛 발광영역 내에 한 개의 상기 수광영역이 배치되며, 상기 수광영역은 상기 제1 방향에서 서로 이격된 상기 제1 및 제2 서브 발광영역들 사이에 배치되는 것을 특징으로 할 수 있다.
상기 제2 부분은 상기 제1 부분을 사이에 두고 상기 제1 방향에서 서로 이격되며 상기 제1 서브 발광영역과 중첩하는 제1 서브 부분 및 상기 제2 서브 발광영역과 중첩하는 제2 서브 부분을 포함하고, 상기 제1 및 제2 서브 부분들은 상기 제1 부분과 일체의 형상을 이루는 것을 특징으로 할 수 있다.
상기 제2 색 컬러필터에는 상기 수광영역과 중첩하는 제1 개구부, 상기 제1 색 발광영역과 중첩하는 제2 개구부, 및 상기 제3 색 발광영역과 중첩하는 제3 개구부가 정의된 것을 특징으로 할 수 있다.
상기 제3 색 컬러필터에는 상기 수광영역과 중첩하고 상기 제1 개구부에 대응되는 제4 개구부, 상기 제1 색 발광영역과 중첩하고 상기 제2 개구부에 대응되는 제5 개구부, 및 상기 제2 색 발광영역과 중첩하는 제6 개구부가 정의된 것을 특징으로 할 수 있다.
상기 표시소자층 및 상기 컬러필터층 사이에 배치되고 상기 비발광영역에 중첩하는 감지 전극을 더 포함하고, 상기 감지 전극에는 상기 제1 내지 제3 색 발광영역들과 각각 대응되는 제1 내지 제3 메쉬 개구부들이 정의되며, 단면 상에서, 상기 제1 메쉬 개구부의 폭은 상기 제2 및 제5 개구부들 각각의 폭보다 크고, 상기 제2 메쉬 개구부의 폭은 상기 제6 개구부의 폭보다 크며, 상기 제3 메쉬 개구부의 폭은 상기 제3 개구부의 폭보다 큰 것을 특징으로 할 수 있다.
상기 감지 전극에는 상기 수광영역과 대응되는 제4 메쉬 개구부가 정의되고, 단면 상에서, 상기 제4 메쉬 개구부의 폭은 상기 제1 및 제4 개구부들 각각의 폭보다 큰 것을 특징으로 할 수 있다.
평면 상에서 상기 제1 색 발광영역의 면적은 상기 제2 및 제3 색 발광영역들 각각의 면적보다 작은 것을 특징으로 할 수 있다.
상기 컬러필터층 상에 배치되어 상기 컬러필터들을 커버하는 평탄화층; 및 상기 평탄화층 상에 배치된 윈도우를 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 별도의 차광패턴의 마스크 공정을 생략함으로써, 공정이 단순화된 표시장치를 제공할 수 있다. 본 발명에 따르면, 별도의 차광패턴을 생략하더라도, 서로 다른 광을 투과시키는 컬러필터들을 다층으로 적층시킴으로써, 기존의 차광패턴의 기능을 유지할 수 있다. 이를 통해, 공정을 단순화하더라도 외부광 반사에 의하여 시인성이 저감되지 않을 수 있다.
본 발명에 따르면, 광전 변환층으로 입사된 광량 중 내부 적층 구조에 의해 반사된 노이즈광에 의한 광량이 최소화될 수 있다. 즉, 광전 변환층으로 입사된 광량 중 지문에서 반사된 유효 광량이 증가할 수 있다. 따라서, 신호대잡음비가 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 일부 영역을 확대한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소 및 센서의 등가 회로도이다.
도 6은 도 4의 I-I'을 따라 절단한 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 표시 장치의 일부 구성들을 도시한 평면도들이다.
도 8a는 도 7a의 II-II'을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 8b는 도 7a의 III-III'을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 8c는 도 7a의 IV-IV'을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 9b는 도 9a의 일부 영역을 확대한 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 10b는 비교 실시예에 따른 표시장치의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다.
또한, "아래에", "하측에", "상에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다.
도 1 및 도 2를 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 표시장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.
표시장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다. 이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다. 즉, 평면은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면과 나란할 수 있다.
표시면(IS)은 투과영역(TA) 및 베젤영역(BZA)으로 구분될 수 있다. 투과영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤영역(BZA)은 투과영역(TA)에 인접한다. 베젤영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤영역(BZA)은 투과영역(TA)을 에워쌀 수 있다. 이에 따라, 투과영역(TA)의 형상은 실질적으로 베젤영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤영역(BZA)은 투과영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다. 외부 입력은 별도의 장치, 예를 들어, 액티브 펜 또는 디지타이저 펜에 의해 제공될 수도 있다.
표시장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지영역이 제공될 수 있다. 생체 정보 감지영역은 투과영역(TA)의 전체 영역에 제공되거나, 투과영역(TA)의 일부 영역에 제공될 수 있다. 도 1에서는 투과영역(TA)의 전체가 생체 정보 감지영역으로 활용되는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 생체 정보 감지영역이 투과영역(TA)의 일부분에 제공될 수도 있다.
표시장치(DD)의 외관은 윈도우(WM)와 하우징(EDC)에 의해 구성될 수 있다. 예를 들어, 윈도우(WM)와 하우징(EDC)은 서로 결합될 수 있고, 그 내부에 표시장치(DD)의 다른 구성 요소들, 예를 들어, 표시모듈(DM)이 수용될 수 있다.
윈도우(WM)의 전면은 표시장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시모듈(DM)과 하우징(EDC) 사이에는 표시장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
표시모듈(DM)은 표시패널(DP), 입력감지층(ISL), 및 반사방지층(RFL)을 포함할 수 있다.
표시패널(DP)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시패널(DP)은 발광형 표시패널일 수 있으며, 예를 들어, 표시패널(DP)은 유기발광 표시패널, 무기발광 표시패널, 유기-무기발광 표시패널, 퀀텀닷 표시패널, 마이크로 엘이디 표시패널, 또는 나노 엘이디 표시패널일 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
표시패널(DP)은 베이스층(BL), 화소층(PXL) 및 봉지층(TFE)을 포함한다. 본 발명에 따른 표시패널(DP)은 플렉서블(flexible) 표시패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시패널 또는 리지드(rigid) 표시패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
화소층(PXL)은 베이스층(BL) 상에 배치된다. 화소층(PXL)은 회로층(DP_CL) 및 소자층(DP_ED)을 포함할 수 있다. 회로층(DP_CL)은 베이스층(BL)과 소자층(DP_ED) 사이에 배치된다.
회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동회로 및 외부 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동회로 등을 포함할 수 있다. 외부 정보는 생체 정보일 수 있다. 본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서 등일 수 있다. 또한, 센서는 광학 방식으로 생체 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동회로 및/또는 센서 구동회로에 연결된 신호 라인들을 더 포함할 수 있다.
소자층(DP_ED)은 화소들 각각에 포함된 발광소자 및 센서들 각각에 포함된 수광소자를 포함할 수 있다. 본 발명의 일 예로, 수광소자는 포토 다이오드일 수 있다. 수광소자는 사용자의 지문에 의해 반사된 광을 감지 또는 광에 반응하는 센서일 수 있다. 회로층(DP_CL) 및 소자층(DP_ED)에 대해서는 이후 도 6을 참조하여 구체적으로 설명하기로 한다.
봉지층(TFE)은 소자층(DP_ED)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 소자층(DP_ED)을 보호할 수 있다.
표시패널(DP) 상에 입력감지층(ISL)이 형성될 수 있다. 입력감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력감지층(ISL)은 연속 공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력감지층(ISL)이 표시패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다. 대안적으로 입력감지층(ISL)과 표시패널(DP) 사이에 접착필름이 배치될 수 있다. 이 경우, 입력감지층(ISL)은 표시패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시패널(DP)의 상면에 고정될 수 있다.
입력감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시패널(DP)에 제공할 수 있다. 입력감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시패널(DP)은 입력감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
반사방지층(RFL)은 입력감지층(ISL) 상에 배치될 수 있다. 반사방지층(RFL)은 표시장치(DD)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사방지층(RFL)은 연속된 공정을 통해 입력감지층(ISL) 상에 형성될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 반사방지층(RFL)은 표시패널(DP)과 입력감지층(ISL) 사이에 배치될 수도 있다. 반사방지층(RFL)은 컬러필터층(CFL, 도 8a 참조)을 포함할 수 있으며, 컬러필터층(CFL, 도 8a 참조)은 컬러필터들을 포함할 수 있다. 컬러필터들에 대한 자세한 설명은 후술한다.
본 발명의 일 실시예에 따른 표시장치(DD)는 접착층(AL)을 더 포함할 수 있다. 윈도우(WM)는 접착층(AL)에 의해 반사방지층(RFL)에 부착될 수 있다. 접착층(AL)은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시장치(DD)의 블럭도이다.
도 3을 참조하면, 표시장치(DD)는 표시패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400), 및 리드 아웃 회로(500)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS) 및 제4 제어 신호(RCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2), 및 리셋 전압(Vrst)을 발생한다.
표시패널(DP)은 투과영역(TA, 도 1 참조)에 대응하는 표시영역(DA) 및 베젤영역(BZA, 도 1 참조)에 대응하는 비표시영역(NDA)을 포함할 수 있다. 표시패널(DP)은 표시영역(DA)에 배치되는 복수의 화소들(PX) 및 표시영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다.
표시패널(DP)은 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm) 및 리드아웃라인들(RL1-RLh)을 더 포함한다.
초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn) 및 발광 제어 라인들(EML1-EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm) 및 리드아웃라인들(RL1-RLh)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn), 발광 제어 라인들(EML1-EMLn), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 예를 들어, 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 그러나, 각 화소(PX)에 연결되는 스캔 라인의 개수는 이에 한정되지 않으며, 변경될 수 있다.
복수의 센서들(FX)은 기입 스캔 라인들(SWL1-SWLn) 및 리드아웃라인들(RL1-RLh)에 각각 전기적으로 연결된다. 하나의 센서(FX)는 하나의 스캔 라인에 전기적으로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 각 센서(FX)에 연결되는 스캔 라인의 개수는 가변될 수 있다. 본 발명의 일 예로, 리드아웃라인들(RL1-RLh)의 개수는 데이터 라인들(DL1-DLm)의 개수의 1/2에 해당할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 리드아웃라인들(RL1-RLh)의 개수는 데이터 라인들(DL1-DLm)의 개수의 1/4 또는 1/8 등에 해당할 수 있다.
스캔 드라이버(300)는 표시패널(DP)의 비표시영역(NDA)에 배치될 수 있다. 다만 이에 특별히 제한되지 않는다. 예를 들어, 스캔 드라이버(300)의 적어도 일부는 표시영역(DA)에 배치될 수도 있다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1-SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1-SCLn)로 보상 스캔 신호들을 출력한다. 또한, 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 기입 스캔 라인들(SWL1-SWLn)로 기입 스캔 신호들을 출력하고, 블랙 스캔 라인들(SBL1-SBLn)로 블랙 스캔 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)는 제1 및 제2 스캔 드라이버를 포함할 수 있다. 제1 스캔 드라이버는 초기화 스캔 신호들 및 보상 스캔 신호들을 출력할 수 있고, 제2 스캔 드라이버는 기입 스캔 신호들 및 블랙 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시패널(DP)의 비표시영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1-EMLn)에 연결될 수 있다. 이 경우, 발광 드라이버(350)는 생략되고, 스캔 드라이버(300)가 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다.
리드 아웃 회로(500)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신한다. 리드 아웃 회로(500)는 제4 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1-RLh)로부터 감지 신호들을 수신할 수 있다. 리드 아웃 회로(500)는 리드아웃라인들(RL1-RLh)로부터 수신된 감지 신호들을 가공하고, 가공된 감지 신호들(S_FS)을 구동 컨트롤러(100)로 제공할 수 있다. 구동 컨트롤러(100)는 감지 신호들(S_FS)에 근거하여 생체 정보를 인식할 수 있다.
도 4는 본 발명의 실시예들에 따른 표시패널(DP)의 일부 영역을 확대한 평면도이다. 도 4에는 발광소자와 화소 구동회로의 연결 관계 및 수광소자와 센서 구동회로의 연결 관계를 나타내었다.
도 4를 참조하면, 표시패널(DP)은 복수의 화소들(PXR, PXG1, PXG2, PXB) 및 복수의 센서들(FX)을 포함한다.
도 4에는 표시영역(DA)에 반복되는 유닛 영역들(RPU)이 구분 도시되었다. 유닛 영역들(RPU) 각각에는 유닛 화소와 적어도 하나의 센서(FX)가 배치된다. 유닛 화소는 도 3에 도시된 복수의 화소들(PX) 중 반복되는 화소의 그룹으로 정의될 수 있다. 본 실시예에서, 유닛 영역들(RPU) 각각에 1개의 센서(FX)가 배치될 수 있다.
유닛 화소는 2개의 제1 색 화소들(PXG1, PXG2)(이하, 제1-1 색 화소(PXG1) 및 제1-2 색 화소(PXG2)), 제2 색 화소(PXR), 및 제3 색 화소(PXB)를 포함할 수 있다. 제1-1 및 제1-2 색 화소들(PXG1, PXG2)은 각각 제1 발광소자들(ED_G1, ED_G2)(이하, 제1-1 발광소자(ED_G1) 및 제1-2 발광소자(ED_G2))를 포함하고, 제2 색 화소(PXR)는 제2 발광소자(ED_R)를 포함하고, 제3 색 화소(PXB)는 제3 발광소자(ED_B)를 포함한다.
제1-1 및 제1-2 발광소자들(ED_G1, ED_G2) 각각은 제1 컬러광(예를 들면, 그린광)을 출력하고, 제2 발광소자(ED_R)는 제1 컬러광과 다른 제2 컬러광(예를 들면, 레드광)을 출력하며, 제3 발광소자(ED_B)는 제1 및 제2 컬러광과 다른 제3 컬러광(예를 들면, 블루광)을 출력한다. 제1-1 발광소자(ED_G1)로부터 출력된 그린광은 제1-2 발광소자(ED_G2)로부터 출력된 그린광과 동일한 파장대를 가질 수 있다.
제2 발광소자들(ED_R) 및 제3 발광소자들(ED_B)은 제1 및 제2 방향들(DR1, DR2) 각각에서 서로 교번하여 배열될 수 있다. 제1-1 및 제1-2 발광소자들(ED_G1, ED_G2)은 제1 및 제2 방향들(DR1, DR2) 각각에서 서로 교번하여 배열될 수 있다. 제1-1 및 제1-2 발광소자들(ED_G1, ED_G2) 각각은 서로 제2 방향(DR2)에서 이격된 제2 및 제3 발광소자들(ED_R, ED_B) 사이에 배치될 수 있다.
제2 방향(DR2)을 따라 나열된 유닛 영역들(RPU)은 동일한 화소 배치를 가질 수 있고, 제1 방향(DR1)을 따라 나열된 유닛 영역들(RPU)은 제2 색 화소(PXR)와 제3 색 화소(PXB)의 위치가 다르며, 제1-1 색 화소(PXG1) 및 제1-2 색 화소(PXG2)의 위치가 다를 수 있다. 유닛 영역들(RPU) 중 제1 타입의 유닛 영역들과 제2 타입의 유닛 영역들이 제1 방향(DR1)을 따라 교번하게 배치될 수 있다.
제1 타입의 유닛 영역들 각각에는 제2 발광소자(ED_R), 제1-1 발광소자(ED-G1), 제3 발광소자(ED_B), 및 제1-2 발광소자(ED_G2)가 제2 방향(DR2)에서 순차적으로 배열될 수 있다. 제2 타입의 유닛 영역들 각각에는 제3 발광소자(ED_B), 제1-2 발광소자(ED_G2), 제2 발광소자(ED_R), 및 제1-1 발광소자(ED_G1)가 제2 방향(DR2)에서 순차적으로 배열될 수 있다.
제1-1 발광소자(ED_G1)는 제1-1 애노드(G1_AE) 및 제1-1 발광층(G1_EL)을 포함하고, 제1-2 발광소자(ED_G2)는 제1-2 애노드(G2_AE) 및 제1-2 발광층(G2_EL)을 포함할 수 있다. 제2 발광소자(ED_R)는 제2 애노드(R_AE) 및 제2 발광층(R_EL)을 포함하고, 제3 발광소자(ED_B)는 제3 애노드(B_AE) 및 제3 발광층(B_EL)을 포함할 수 있다.
제1-1 발광층(G1_EL)은 도 7a에서 후술할 제1 색 발광영역들(PXA-G) 중 제1-1 색 발광영역(PXA-G1)(또는, 제1 서브 발광영역)에 대응되고, 제1-2 발광층(G2_EL)은 제1 색 발광영역들(PXA-G) 중 제1-2 색 발광영역(PXA-G2)에 대응될 수 있다. 제2 발광층(R_EL)은 도 7a에서 후술할 제2 색 발광영역(PXA-R)에 대응되고, 제3 발광층(B_EL)은 도 7a에서 후술할 제3 색 발광영역(PXA-B)에 대응될 수 있다.
이에 따라, 상술한 제1-1, 제1-2, 제2, 및 제3 발광소자들(ED_G1, ED_G2, ED_R, ED_B)의 배열에 관한 설명은 제1-1, 제1-2, 제2, 및 제3 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B)에도 동일하게 적용될 수 있다. 또한, 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)의 크기는 제1-1, 제1-2, 제2, 및 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B)의 크기에 각각 대응될 수 있다.
본 발명의 일 예로, 제2 색 발광영역(PXA-R)은 제1-1 및 제1-2 색 발광영역들(PXA-G1, PXA-G2)보다 큰 크기를 가질 수 있다. 또한, 제3 색 발광영역(PXA-B)은 재2 색 발광영역(PXA-R)보다 큰 크기를 가질 수 있다. 제1 내지 제3 색 발광영역들(PXA-G, PXA-R, PXA-B) 각각의 크기는 이에 한정되지 않으며, 다양하게 변형하여 적용될 수 있다. 예컨대, 본 발명의 다른 실시예에서, 제2 및 제3 색 발광영역들(PXA-R, PXA-B)은 서로 동일한 크기를 가지며, 제1 색 발광영역들(PXA-G)보다 클 수도 있고, 또는, 제1 내지 제3 색 발광영역들(PXA-G, PXA-R, PXA-B)은 서로 동일한 크기를 가질 수도 있다.
유닛 영역(RPU) 내에는 제1-1 색 화소(PXG1)의 제1-1 화소 구동회로(G1_PD), 제1-2 색 화소(PXG2)의 제1-2 화소 구동회로(G2_PD), 제2 색 화소(PXR)의 제2 화소 구동회로(R_PD), 및 제3 색 화소(PXB)의 제3 화소 구동회로(B_PD)가 배치된다.
제1-1 발광소자(ED_G1)는 제1-1 화소 구동회로(G1_PD)에 전기적으로 연결된다. 제1-1 애노드(G1_AE)가 제1-1 화소 구동회로(G1_PD)와 컨택홀을 통해 접속된다. 제1-2 발광소자(ED_G2)는 제1-2 화소 구동회로(G2_PD)에 전기적으로 연결된다. 제1-2 애노드(G2_AE)가 제1-2 화소 구동회로(G2_PD)와 컨택홀을 통해 접속된다. 제2 발광소자(ED_R)는 제2 화소 구동회로(R_PD)에 전기적으로 연결된다. 제2 애노드(R_AE)가 제2 화소 구동회로(R_PD)와 컨택홀을 통해 접속된다. 제3 발광소자(ED_B)는 제3 화소 구동회로(B_PD)에 전기적으로 연결된다. 제3 애노드(B_AE)가 제3 화소 구동회로(B_PD)와 컨택홀을 통해 접속된다.
센서들(FX) 각각은 광감지부(LSU) 및 센서 구동회로(O_SD)를 포함한다. 광감지부(LSU)는 하나의 수광소자를 포함할 수 있다. 본 발명의 일 예로, 하나의 수광소자가 하나의 유닛 영역(RPU)에 대응하여 배치될 수 있다. 그러나, 광감지부(LSU)는 둘 이상의 수광소자들을 포함하고, 수광소자들 중 어느 하나가 센서 구동회로에 접속될 수도 있다. 이때, 일 유닛 영역(PRU)에 대응하여 배치되는 수광소자의 개수는 둘 이상일 수 있다.
본 실시예에서, 수광소자는 제1 수광수자(OPD1) 및 제2 수광소자(OPD2)를 포함할 수 있다. 제1 타입의 유닛 영역들 각각에는 하나의 제1 수광소자(OPD1)를 포함하고, 제2 타입의 유닛 영역들 각각에는 하나의 제2 수광소자(OPD2)를 포함할 수 있다. 유닛 영역들(RPU) 중 대응되는 유닛 영역 내에서, 제1 및 제2 수광소자들(OPD1, OPD2) 각각은 제1 방향(DR1)에서 제1-2 발광소자(ED_G2)와 이격되고 제2 방향(DR2)에서 제3 발광소자(ED_B)와 이격될 수 있다.
제1 및 제2 수광소자들(OPD1, OPD2) 각각은 제1 방향(DR1)에서 서로 이격된 제1-1 및 제1-2 발광소자들(ED_G1, ED_G2) 사이에 배치될 수 있다. 제1 및 제2 수광소자들(OPD1, OPD2) 각각은 제1 및 제2 방향들(DR1, DR2)의 사선 방향으로 정의되는 제4 방향(DR4)에서 이격된 제2 발광소자들(ED_R) 사이에 배치되고, 제4 방향(DR4)과 교차하는 방향으로 정의되는 제5 방향(DR5)에서 이격된 제3 발광소자들(ED_B) 사이에 배치될 수 있다. 제1 수광소자들(OPD1)은 제2 방향(DR2)으로 배열되고, 제2 수광소자들(OPD2)은 제2 방향(DR2)으로 배열될 수 있다. 제1 및 제2 수광소자들(OPD1, OPD2)은 서로 제4 및 제5 방향들(DR4, DR5) 각각으로 배열될 수 있다.
제1 수광소자(OPD1)는 제4-1 애노드(O_AE1) 및 제1 광전 변환층(O_RL1)을 포함하고, 제2 수광소자(OPD2)는 제4-2 애노드(O_AE2) 및 제2 광전 변환층(O_RL2)을 포함할 수 있다.
센서 구동회로(O_SD)는 제1 센서 구동회로(O_SD1) 및 제2 센서 구동회로(O_SD2)를 포함할 수 있다. 제1 타입의 유닛 영역들 각각에는 제1 센서 구동회로(O_SD1)가 더 배치되고, 제2 타입의 유닛 영역들 각각에는 제2 센서 구동회로(O_SD2)가 더 배치될 수 있다. 제1 및 제2 센서 구동회로(O_SD1, O_SD2)는 제1 방향(DR1)으로 교차 배열되고, 복수의 제1 센서 구동회로(O_SD1) 및 복수의 제2 센서 구동회로(O_SD2) 각각은 제2 방향(DR2)으로 배열될 수 있다.
제1 수광소자(OPD1)는 제1 센서 구동회로(O_SD1)에 전기적으로 연결된다. 제4-1 애노드(O_AE1)가 제1 센서 구동회로(O_SD1)와 컨택홀을 통해 접속된다. 제2 수광소자(OPD2)는 제2 센서 구동회로(O_SD2)에 전기적으로 연결된다. 제4-2 애노드(O_AE2)가 제2 센서 구동회로(O_SD2)와 컨택홀을 통해 접속된다.
일 실시예에서, 제1 수광소자(OPD1)는 제4-1 애노드(O_AE1)로부터 제2 방향(DR2)으로 연장되는 연장 배선(CW)을 더 포함할 수 있다. 제4-1 애노드(O_AE1)와 연장 배선(CW)은 일체로 형성될 수 있다. 제4-1 애노드(O_AE1)는 연장 배선(CW)의 끝단 부분에 정의된 콘택홀을 통해 제1 센서 구동회로(O_SD1)와 접속될 수 있다. 연장 배선(CW)의 콘택홀과 제4-2 애노드(O_AE2)의 콘택홀은 제1 방향(DR1)으로 이격될 수 있다.
제4-1 애노드(O_AE1), 제4-2 애노드(O_AE2), 및 연장 배선(CW)은 제1-1, 제1-2, 제2, 및 제3 애노드들(R_AE, G1_AE, G2_AE, B_AE)과 동일층 상에 배치될 수 있다. 이 경우, 제4-1 애노드(O_AE1), 제4-2 애노드(O_AE2), 및 연장 배선(CW)은 제1-1, 제1-2, 제2, 및 제3 애노드들(R_AE, G1_AE, G2_AE, B_AE)과 동일 물질을 포함하고, 동일 공정을 통해 제공될 수 있다.
도 5은 본 발명의 일 실시예에 따른 화소(PXR) 및 센서(FX)의 등가 회로도이다.
도 5에는 도 3에 도시된 복수의 화소들(PX) 중 하나의 화소(예를 들어, 제2 색 화소(PXR))의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX, 도 3 참조) 각각은 동일한 회로 구조를 가지므로, 제2 색 화소(PXR)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 또한, 도 5에는 도 3에 도시된 복수의 센서들(FX) 중 하나의 센서(예를 들어, 제2 수광소자(OPD2) 및 제2 센서 구동회로(O_SD2)를 포함하는 센서(FX))의 등가 회로도가 예시적으로 도시된다. 복수의 센서들(FX) 각각은 동일한 회로 구조를 가지므로, 상기 센서(FX)에 대한 회로 구조의 설명으로 나머지 센서들에 대한 구체적인 설명은 생략한다.
도 3 및 도 5을 참조하면, 제2 색 화소(PXR)는 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 초기화 스캔 라인들(SIL1-SILn) 중 j번째 초기화 스캔 라인(SILj), 보상 스캔 라인들(SCL1-SCLn) 중 j번째 보상 스캔 라인(SCLj), 기입 스캔 라인들(SWL1-SWLn) 중 j번째 기입 스캔 라인(SWLj), 블랙 스캔 라인들(SBL1-SBLn) 중 j번째 블랙 스캔 라인(SBLj), 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된다.
제2 색 화소(PXR)는 제2 발광소자(ED_R) 및 제2 화소 구동회로(R_PD)를 포함한다. 제2 발광소자(ED_R)는 발광 다이오드일 수 있다. 본 발명의 일 예로, 제2 발광소자(ED_R)는 유기 발광층을 포함하는 유기발광 다이오드일 수 있다.
제2 화소 구동회로(R_PD)는 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2), 그리고 하나의 커패시터(Cst)를 포함한다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon, LTPS) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 예를 들어, 제3 및 제4 트랜지스터들(T3, T4)은 산화물 반도체 트랜지스터이고, 제1, 제2, 제5 트랜지스터들(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2)은 LTPS 트랜지스터일 수 있다.
구체적으로, 표시장치(DD, 도 1 참조)의 밝기에 직접적으로 영향을 미치는 제1 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 디스플레이 장치를 구현할 수 있다. 한편, 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1 트랜지스터(T1)의 구동 게이트 전극과 연결되는 제3 트랜지스터(T3), 제4 트랜지스터(T4) 중 적어도 하나를 산화물 반도체로 채용하여 구동 게이트 전극으로 흘러갈 수 있는 누설전류를 방지하는 동시에 소비전력을 줄일 수 있다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 P-타입 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 N-타입 트랜지스터일 수 있다.
본 발명에 따른 제2 화소 구동회로(R_PD)의 구성은 도 5에 도시된 실시예에 제한되지 않는다. 도 5에 도시된 제2 화소 구동회로(R_PD)는 하나의 예시에 불과하고 제2 화소 구동회로(R_PD)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
j번째 초기화 스캔 라인(SILj), j번째 보상 스캔 라인(SCLj), j번째 기입 스캔 라인(SWLj), j번째 블랙 스캔 라인(SBLj) 및 j번째 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj), j번째 보상 스캔 신호(SCj), j번째 기입 스캔 신호(SWj), j번째 블랙 스캔 신호(SBj) 및 j번째 발광 제어 신호(EMj)를 제2 색 화소(PXR)로 전달할 수 있다. i번째 데이터 라인(DLi)은 i번째 데이터 신호(Di)를 제2 색 화소(PXR)로 전달한다. i번째 데이터 신호(Di)는 표시장치(DD, 도 3 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다.
제1 및 제2 구동 전압 라인들(VL1, VL2)은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 제2 색 화소(PXR)로 각각 전달할 수 있다. 또한, 제1 및 제2 초기화 전압 라인들(VL3, VL4)은 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 제2 색 화소(PXR)로 각각 전달할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)과 제2 발광소자(ED_R) 사이에 접속된다. 제1 트랜지스터(T1)는 제1 발광 제어 트랜지스터(ET1)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)를 경유하여 제2 발광소자(ED_R)의 제2 애노드(R_AE, 도 4 참조)와 연결된 제2 전극, 커패시터(Cst)의 일단(예를 들어, 제1 노드(N1))과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 i번째 데이터 라인(DLi)이 전달하는 i번째 데이터 신호(Di)를 전달받아 제2 발광소자(ED_R)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j번째 기입 스캔 라인(SWLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 트랜지스터(T2)는 j번째 기입 스캔 라인(SWLj)을 통해 전달받은 기입 스캔 신호(SWj)에 따라 턴 온되어 i번째 데이터 라인(DLi)으로부터 전달된 i번째 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제3 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 및 j번째 보상 스캔 라인(SCLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제3 트랜지스터(T3)는 j번째 보상 스캔 라인(SCLj)을 통해 전달받은 j번째 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제3 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 인가되는 제1 초기화 전압 라인(VL3)과 제1 노드(N1) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 전달되는 제1 초기화 전압 라인(VL3)과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극, 및 j번째 초기화 스캔 라인(SILj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제4 트랜지스터(T4)는 j번째 초기화 스캔 라인(SILj)을 통해 전달받은 j번째 초기화 스캔 신호(SIj)에 따라 턴 온된다. 턴 온된 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)을 제1 노드(N1)에 전달하여 제1 트랜지스터(T1)의 제3 전극의 전위(즉, 제1 노드(N1)의 전위)를 초기화시킨다.
제1 발광 제어 트랜지스터(ET1)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제2 발광소자(ED_R)의 제2 애노드(R_AE, 도 4 참조)에 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제1 및 제2 발광 제어 트랜지스터들(ET1, ET2)은 j번째 발광 제어 라인(EMLj)을 통해 전달받은 j번째 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제1 발광 제어 트랜지스터(ET1)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 제2 발광소자(ED_R)에 전달될 수 있다.
제5 트랜지스터(T5)는 제2 초기화 전압(VINT2)이 전달되는 제2 초기화 전압 라인(VL4)에 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)의 제2 전극과 연결된 제2 전극 및 블랙 스캔 라인(SBLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮거나 같은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제1 및 제2 초기화 전압(VINT1, VINT2) 각각은 -3.5V의 전압을 가질 수 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 제3 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 제2 발광소자(ED_R)의 캐소드는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제1 구동 전압(ELVDD)은 4.6V, 제2 구동 전압(ELVSS)은 -2.5V일 수 있다.
센서(FX)는 리드아웃라인들(RL1-RLh) 중 d번째 리드아웃라인(RLd), j번째 기입 스캔 라인(SWLj), 및 리셋 제어 라인(RCL)에 접속된다.
센서(FX)는 광감지부(LSU) 및 센서 구동회로(O_SD)를 포함한다. 본 실시예에서, 광감지부(LSU)는 제1 및 제2 수광소자들(OPD1, OPD2) 중 대응되는 한 개의 수광소자를 포함할 수 있다. 다만, 이에 한정되지 않고, 광감지부(LSU)는 서로 병렬 연결된 2개 이상의 수광소자들을 포함할 수 있다. 이하, 제2 수광소자(OPD2)에 대한 회로 구조의 설명으로 제1 수광소자(OPD1)에 대한 구체적인 설명은 생략한다.
제2 수광소자(OPD2)는 포토 다이오드일 수 있다. 본 발명의 일 예로, 제2 수광소자(OPD2)는 광전 변환층으로 유기 물질을 포함하는 유기 포토 다이오드일 수 있다. 제2 수광소자(OPD2)의 제4-1 애노드(O_AE1)는 제1 센싱 노드(SN1)에 연결되고 제2 수광소자(OPD2)의 캐소드는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
제2 센서 구동회로(O_SD2)는 3개의 트랜지스터들(ST1, ST2, ST3)을 포함한다. 3개의 트랜지스터들(ST1, ST2, ST3)은 각각 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3) 중 적어도 하나는 산화물 반도체 트랜지스터일 수 있다. 본 발명의 일 예로, 리셋 트랜지스터(ST1)는 산화물 반도체 트랜지스터이고, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 LTPS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 적어도 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)가 산화물 반도체 트랜지스터일 수 있고, 증폭 트랜지스터(ST2)가 LTPS 트랜지스터일 수 있다.
또한, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3) 중 일부는 P-타입 트랜지스터일 수 있고, 일부는 N-타입 트랜지스터일 수 있다. 본 발명의 일 예로, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 P-타입 트랜지스터일 수 있고, 리셋 트랜지스터(ST1)는 N-타입 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2), 및 출력 트랜지스터(ST3)가 모두 N-타입 트랜지스터이거나, 모두 P-타입 트랜지스터일 수도 있다.
본 발명에 따른 제2 센서 구동회로(O_SD2)의 회로 구성은 도 5에 제한되지 않는다. 도 5에 도시된 제2 센서 구동회로(O_SD2)는 하나의 예시에 불과하고 제2 센서 구동회로(O_SD2)의 구성은 변형되어 실시될 수 있다.
리셋 트랜지스터(ST1)는 제3 초기화 전압 라인(VL5)에 연결되어 리셋 전압(Vrst)을 수신하는 제1 전극, 제1 센싱 노드(SN1)와 연결된 제2 전극, 및 리셋 제어 신호(RST)를 수신하는 제3 전극을 포함한다. 리셋 트랜지스터(ST1)는 리셋 제어 신호(RST)에 응답해서 제1 센싱 노드(SN1)의 전위를 리셋 전압(Vrst)으로 리셋시킬 수 있다. 리셋 제어 신호(RST)는 리셋 제어 라인(RCL)을 통해 제공되는 신호일 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 대안적으로, 리셋 제어 신호(RST)는 j번째 보상 스캔 라인(SCLj)을 통해 공급되는 j번째 보상 스캔 신호(SCj)일 수 있다. 즉, 리셋 트랜지스터(ST1)는 j번째 보상 스캔 라인(SCLj)으로부터 공급된 j번째 보상 스캔 신호(SCj)를 리셋 제어 신호(RST)로써 수신할 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 적어도 리셋 제어 신호(RST)의 활성화 구간 동안 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다. 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨로 유지되는 DC 전압일 수 있다. 예를 들어, 리셋 전압(Vrst)은 -4.5V일 수 있다.
증폭 트랜지스터(ST2)는 센싱 구동 전압(Vcom)을 수신하는 제1 전극, 제2 센싱 노드(SN2)와 연결된 제2 전극 및 제1 센싱 노드(SN1)와 연결된 제3 전극을 포함한다. 증폭 트랜지스터(ST2)는 제1 센싱 노드(SN1)의 전위에 따라 턴 온되어 제2 센싱 노드(SN2)로 센싱 구동 전압(Vcom)을 인가할 수 있다. 본 발명의 일 예로, 센싱 구동 전압(Vcom)은 제1 구동 전압(ELVDD), 제1 및 제2 초기화 전압(VINT1, VINT2) 중 하나일 수 있다. 센싱 구동 전압(Vcom)이 제1 구동 전압(ELVDD)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 구동 전압 라인(VL1)에 전기적으로 연결될 수 있다. 센싱 구동 전압(Vcom)이 제1 초기화 전압(VINT1)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 초기화 전압 라인(VL3)에 전기적으로 연결될 수 있고, 센싱 구동 전압(Vcom)이 제2 초기화 전압(VINT2)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제2 초기화 전압 라인(VL4)에 전기적으로 연결될 수 있다.
출력 트랜지스터(ST3)는 제2 센싱 노드(SN2)와 연결된 제1 전극, d번째 리드아웃라인(RLd)과 연결된 제2 전극 및 출력 제어 신호를 수신하는 제3 전극을 포함한다. 출력 트랜지스터(ST3)는 출력 제어 신호에 응답해서 감지 신호(FSd)를 d번째 리드아웃라인(RLd)으로 전달할 수 있다. 출력 제어 신호는 j번째 기입 스캔 라인(SWLj)을 통해 공급되는 j번째 기입 스캔 신호(SWj)일 수 있다. 즉, 출력 트랜지스터(ST3)는 기입 스캔 라인(SWLj)으로부터 공급된 j번째 기입 스캔 신호(SWj)를 출력 제어 신호로써 수신할 수 있다.
센서(FX)의 광감지부(LSU)는 발광소자들(ED_G1, ED_G2, ED_R, ED_B)의 발광 구간동안 광에 노출될 수 있다. 상기 광은 발광소자들(ED_G1, ED_G2, ED_R, ED_B) 중 어느 하나로부터 출력된 광일 수 있다.
만일 사용자의 손(US_F, 도 1 참조)이 표시면(IS, 도 1 참조)을 터치하면, 제2 수광소자(OPD2)는 지문의 융선(ridge) 또는 융선 사이의 골(valley)에 의해 반사된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다.
증폭 트랜지스터(ST2)는 제3 전극으로 입력되는 제1 센싱 노드(SN1)의 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 증폭기(source follower amplifier)일 수 있다.
출력 트랜지스터(ST3)에는 j번째 기입 스캔 라인(SWLj)을 통해 로우 레벨의 j번째 기입 스캔 신호(SWj)가 공급된다. 로우 레벨의 j번째 기입 스캔 신호(SWj)에 대응하여 출력 트랜지스터(ST3)가 턴 온 되면, 증폭 트랜지스터(ST2)를 통해 흐르는 전류에 대응하는 감지 신호(FSd)가 d번째 리드아웃라인(RLd)으로 출력될 수 있다.
리셋 제어 라인(RCL)을 통해 하이 레벨의 리셋 제어 신호(RST)가 공급되면 리셋 트랜지스터(ST1)가 턴 온 된다. 리셋 구간은 리셋 제어 라인(RCL)의 활성화 구간(즉, 하이 레벨 구간)으로 정의될 수 있다. 대안적으로, 리셋 트랜지스터(ST1)가 PMOS 트랜지스터로 이루어질 경우, 리셋 구간동안 로우 레벨의 리셋 제어 신호(RST)가 리셋 제어 라인(RCL)으로 공급될 수 있다. 리셋 구간동안 제1 센싱 노드(SN1)는 리셋 전압(Vrst)에 대응하는 전위로 리셋될 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가지 가질 수 있다.
다음, 리셋 구간이 종료되면, 광감지부(LSU)는 수신된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 예를 들어, 도 6에 도시된 단면은 도 4에 도시된 I-I'을 따라 절단한 단면에 대응될 수 있다.
도 4 및 도 6을 참조하면, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로층(DP_CL), 소자층(DP_ED), 및 봉지층(TFE)을 포함할 수 있다.
베이스층(BL)은 합성 수지층을 포함할 수 있다. 합성 수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성 수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 후술하는 배리어층들(BR1, BR2) 및/또는 버퍼층(BFL)을 구성할 수 있다. 배리어층들(BR1, BR2)과 버퍼층(BFL)은 선택적으로 배치될 수 있다.
배리어층들(BR1, BR2)은 외부로부터 이물질이 유입되는 것을 방지한다. 배리어층들(BR1, BR2)은 실리콘 옥사이드층 및 실리콘 나이트라이드층을 포함할 수 있다. 이들 각각은 복수 개 제공될 수 있고, 실리콘 옥사이드층들과 실리콘 나이트라이드층들은 교번하게 적층될 수 있다.
배리어층들(BR1, BR2)은 제1 배리어층(BR1) 및 제2 배리어층(BR2)을 포함할 수 있다. 제1 배리어층(BR1)과 제2 배리어층(BR2) 사이에는 제1 배면 금속층(BMC1)이 배치될 수 있다. 본 발명의 일 실시예에서, 제1 배면 금속층(BMC1)은 생략될 수도 있다.
버퍼층(BFL)은 배리어층들(BR1, BR2) 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 및/또는 도전 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘 옥사이드층 및 실리콘 나이트라이드층을 포함할 수 있다. 실리콘 옥사이드층과 실리콘 나이트라이드층은 교번하게 적층될 수 있다.
제1 반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 제1 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 제1 반도체 패턴은 저온 폴리 실리콘을 포함할 수 있다.
도 6은 버퍼층(BFL) 위에 배치된 제1 반도체 패턴의 일부분을 도시한 것일 뿐이고, 다른 영역에 제1 반도체 패턴이 더 배치될 수 있다. 제1 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 제1 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 제1 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
제1 트랜지스터(T1)의 제1 전극(S1), 채널부(C1), 제2 전극(D1)이 제1 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 제1 전극(S1) 및 제2 전극(D1)은 채널부(C1)로부터 서로 반대 방향으로 연장된다.
도 6에는 제1 반도체 패턴으로부터 형성된 연결 신호 라인(CSL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(CSL)은 평면 상에서 제5 트랜지스터(T5, 도 5 참조)의 제2 전극에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 제1 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP_CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 트랜지스터(T1)의 제3 전극(G1)은 제1 절연층(10) 위에 배치된다. 제3 전극(G1)은 금속 패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 제3 전극(G1)은 제1 트랜지스터(T1)의 채널부(C1)와 중첩한다. 제1 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 제3 전극(G1)은 마스크로 기능할 수 있다. 제3 전극(G1)은 티타늄(Ti), 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 제1 트랜지스터(T1)의 제3 전극(G1)을 커버할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
상부 전극(UE) 및 제2 배면 금속층(BMC2)은 제2 절연층(20) 위에 배치될 수 있다. 상부 전극(UE)은 제3 전극(G1)과 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 제3 전극(G1)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터(Cst, 도 5 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 제2 절연층(20)은 절연 패턴으로 대체될 수 있다. 이 경우, 상부 전극(UE)은 절연 패턴 상에 배치될 수 있으며, 상부 전극(UE)은 제2 절연층(20)으로부터 절연 패턴을 형성하는 마스크 역할을 할 수 있다.
제2 배면 금속층(BMC2)는 산화물 박막트랜지스터, 예를 들어, 제3 트랜지스터(T3)의 하부에 대응하여 배치될 수 있다. 제2 배면 금속층(BMC2)은 정전압 또는 신호를 인가 받을 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치되며, 상부 전극(UE) 및 제2 배면 금속층(BMC2)을 커버할 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제2 반도체 패턴은 제3 절연층(30) 위에 배치될 수 있다. 제2 반도체 패턴은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 금속 산화물이 환원되었는지의 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 금속 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비환원 영역) 대비 큰 전도성을 갖는다. 환원 영역은 실질적으로 트랜지스터의 소스/드레인 또는 신호라인의 역할을 갖는다. 비환원 영역이 실질적으로 트랜지스터의 액티브 영역(또는 반도체 영역, 채널)에 해당한다. 다시 말해, 제2 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일 수 있고, 다른 일부분은 트랜지스터의 소스/드레인 영역일 수 있으며, 또 다른 일부분은 신호 전달 영역일 수 있다.
제3 트랜지스터(T3)의 제1 전극(S3), 채널부(C3) 및 제2 전극(D3)이 제2 반도체 패턴으로부터 형성된다. 제1 전극(S3) 및 제2 전극(D3)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 제1 전극(S3) 및 제2 전극(D3)은 단면 상에서 채널부(C3)로부터 서로 반대 방향으로 연장될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 복수 개의 화소들에 공통으로 중첩하며, 제2 반도체 패턴을 커버할 수 있다. 제4 절연층(40)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제3 트랜지스터(T3)의 제3 전극(G3)은 제4 절연층(40) 위에 배치된다. 제3 전극(G3)은 금속 패턴의 일부분일 수 있다. 제3 트랜지스터(T3)의 제3 전극(G3)은 제3 트랜지스터(T3)의 채널부(C3)와 중첩한다. 제2 반도체 패턴을 도핑하는 공정에서 제3 전극(G 3)은 마스크로 기능할 수 있다. 본 발명의 일 실시예에서 제4 절연층(40)은 절연 패턴으로 대체될 수 있다.
제5 절연층(50)은 제4 절연층(40) 위에 배치되며, 제3 전극(G3)을 커버할 수 있다. 제5 절연층(50)은 무기층일 수 있다.
제1 연결 전극(CNE10)은 제5 절연층(50) 위에 배치될 수 있다. 제1 연결 전극(CNE10)은 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 관통하는 제1 컨택홀(CH1)을 통해 연결 신호 라인(CSL)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치될 수 있다. 제6 절연층(60)은 유기층일 수 있다. 유기층은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다.
제2 연결 전극(CNE20)은 제6 절연층(60) 위에 배치될 수 있다. 제2 연결 전극(CNE20)은 제6 절연층(60)을 관통하는 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE10)에 접속될 수 있다. 제7 절연층(70)은 제6 절연층(60) 위에 배치되며, 제2 연결 전극(CNE20)을 커버할 수 있다. 제7 절연층(70)은 유기층일 수 있다.
회로층(DP_CL) 상에 제1 전극층이 배치된다. 제1 전극층 위로 화소 정의막(PDL)이 형성된다. 제1 전극층은 제1-1, 제1-2, 제2, 및 제3 애노드들(G1_AE, G2_AE, R_AE, B_AE)을 포함할 수 있다. 제1-1, 제1-2, 제2, 및 제3 애노드들(G1_AE, G2_AE, R_AE, B_AE) 각각은 제7 절연층(70) 상에 배치되고, 제7 절연층(70)을 관통하는 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE20)과 연결될 수 있다.
화소 정의막(PDL)에는 제1 및 제2 막 개구들(PDL-OP1, PDL-OP2)이 제공된다. 제1 막 개구들(PDL-OP1)은 제1-1 및 제1-2 애노드들(G1_AE, G2_AE), 제2 애노드(R_AE), 제3 애노드(B_AE)의 적어도 일부분을 각각 노출시킨다. 도 6에는 제2 애노드(R_AE)의 적어도 일부를 노출시키는 제1 막 개구(PDL-OP1)를 예시적으로 도시하였다.
일 실시예에서, 화소 정의막(PDL)은 흑색 물질을 더 포함할 수 있다. 화소 정의막(PDL)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다. 화소 정의막(PDL)은 청색 유기 물질과 흑색 유기 물질이 혼합되어 형성된 것일 수 있다. 화소 정의막(PDL)은 발액성 유기물을 더 포함할 수 있다.
도 6에 도시된 바와 같이, 표시패널(DP)은 제2 색 발광영역(PXA-R)과 제2 색 발광영역(PXA-R)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 본 실시예에서, 제2 색 발광영역(PXA-R)은 제1 막 개구(PDL-OP1)에 의해 화소 정의막(PDL)으로부터 노출된 제2 애노드(R_AE)의 일부 영역에 대응하게 정의된다.
도 6에는 도시되지 않았으나, 표시패널(DP)은 제1-1 및 제1-2 애노드들(G1_AE, G2_AE) 각각에 중첩하는 제1 색 발광영역들(제1-1 및 제1-2 색 발광영역들(PXA-G1, PXA-G2)) 및 제3 애노드(B_AE)에 중첩하는 제3 색 발광영역(PXA-B)을 더 포함할 수 있다. 비발광영역(NPXA)은 제1-1, 제1-2, 제2, 및 제3 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 각각을 에워쌀 수 있다.
제1 전극층 상에는 발광층이 배치될 수 있다. 발광층은 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)을 포함할 수 있다. 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)은 제1 막 개구들(PDL-OP1)에 각각 대응하는 영역에 배치될 수 있다. 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)은 제1-1, 제1-2, 제2, 및 제3 화소들(PXG1, PXG2, PXR, PXB)에 각각 분리되어 형성될 수 있다.
제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL) 각각은 유기물질 및/또는 무기물질을 포함할 수 있다. 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)은 소정의 유색 컬러광을 생성할 수 있다. 예를 들어, 제1-1 및 제1-2 발광층들(G1_EL, G2_EL) 각각은 제1 컬러광(그린광)을 생성하고, 제2 발광층(R_EL)은 제2 컬러광(레드광)을 생성하며, 제3 발광층(B_EL)은 제3 컬러광(블루광)을 생성할 수 있다.
본 실시예에서, 패터닝된 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL)을 예시적으로 설명하였으나, 하나의 발광층이 복수의 발광 영역들에 공통적으로 배치될 수 있다. 이때, 발광층은 백색 광 또는 청색 광을 생성할 수도 있다. 또한, 발광층은 탠덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL) 각각은 발광 물질로 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 또는, 제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL) 각각은 발광 물질로 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
제1-1, 제1-2, 제2, 및 제3 발광층들(G1_EL, G2_EL, R_EL, B_EL) 상에 제1 캐소드(CE)가 배치된다. 본 발명의 일 예로, 제1 캐소드(CE)는 제1-1, 제1-2, 제2, 및 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 및 비발광영역(NPXA)에 공통적으로 배치될 수 있다.
회로층(DP_CL)은 제1 및 제2 센서 구동회로(O_SD1, O_SD2, 도 5 참조)를 더 포함할 수 있다. 도 6에는 제2 센서 구동회로(O_SD2, 도 5 참조)만을 예시적으로 도시하였다. 설명의 편의를 위하여, 제2 센서 구동회로(O_SD2, 도 5 참조) 중 리셋 트랜지스터(ST1)를 도시하였다. 리셋 트랜지스터(ST1)의 제1 전극(STS1), 채널부(STC1) 및 제2 전극(STD1)은 제2 반도체 패턴으로부터 형성된다. 제1 전극(STS1) 및 제2 전극(STD1)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 제4 절연층(40)은 리셋 트랜지스터(ST1)의 제1 전극(STS1), 채널부(STC1) 및 제2 전극(STD1)을 커버하도록 배치된다. 제4 절연층(40) 상에 리셋 트랜지스터(ST1)의 제3 전극(STG1)이 배치된다. 본 실시예에서 제3 전극(STG1)은 금속 패턴의 일부일 수 있다. 리셋 트랜지스터(ST1)의 제3 전극(STG1)은 리셋 트랜지스터(ST1)의 채널부(STC1)와 중첩한다.
본 발명의 일 예로, 리셋 트랜지스터(ST1)는 제3 트랜지스터(T3)와 동일층 상에 배치될 수 있다. 즉, 리셋 트랜지스터(ST1)의 제1 전극(STS1), 채널부(STC1), 및 제2 전극(STD1)은 제3 트랜지스터(T3)의 제1 전극(S3), 채널부(C3), 및 제2 전극(D3)과 동일한 공정을 통해 형성될 수 있다. 리셋 트랜지스터(ST1)의 제3 전극(STG1)은 제3 트랜지스터(T3)의 제3 전극(G3)과 동일 공정을 통해 동시에 형성될 수 있다. 별도로 도시하진 않았으나, 센서 구동회로(O_SD)의 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)의 제1 전극 및 제2 전극은 제1 트랜지스터(T1)의 제1 전극(S1) 및 제2 전극(D1)과 동일한 공정을 통해서 형성될 수 있다. 리셋 트랜지스터(ST1)와 제3 트랜지스터(T3)를 동일층 상에, 동일 공정을 통하여 형성할 수 있어, 리셋 트랜지스터(ST1)를 형성하기 위한 추가 공정을 필요로 하지 않아 공정 효율 및 비용을 절감할 수 있다.
소자층(DP_ED)은 제1 및 제2 수광소자들(OPD1, OPD2, 도 5 참조)을 더 포함할 수 있다. 도 6에는 제2 수광소자(OPD2)만을 예시적으로 도시하였다.
제2 수광소자(OPD2)는 제4-2 애노드(O_AE2), 제2 광전 변환층(O_RL2) 및 제2 캐소드(O_CE)를 포함할 수 있다. 제4-2 애노드(O_AE2)는 제1 전극층과 동일층 상에 배치될 수 있다. 즉, 제4-1 애노드(O_AE2)는 회로층(DP_CL) 상에 배치되고, 제1-1, 제1-2, 제2, 및 제3 애노드들(G1_AE, G2_AE, R_AE, B_AE)과 동일 공정을 통해 동시에 형성될 수 있다. 제4-2 애노드(O_AE2)는 제6 및 제7 절연층들(60, 70)을 관통하여 형성된 제4 컨택홀(CH4)을 통해 리셋 트랜지스터(ST1)의 제2 전극(STD1)에 접속되어, 제4-2 애노드(O_AE2)는 리셋 트랜지스터(ST1)와 전기적으로 연결될 수 있다.
화소 정의막(PDL)의 제2 막 개구(PDL-OP2)는 제4-2 애노드(O_AE2)의 적어도 일부분을 노출시킨다. 표시패널(DP)은 수광영역들(제1 수광영역(IRA1, 도 7a 참조) 및 제2 수광영역(IRA2))을 더 포함하고, 제2 수광영역(IRA2)은 제2 막 개구(PDL-OP2))에 의해 화소 정의막(PDL)으로부터 노출된 제4-2 애노드(O_AE2)의 일부 영역에 대응하게 정의된다. 비발광영역(NPXA)은 제1 및 제2 수광영역들(IRA1, IRA2) 각각을 에워쌀 수 있다.
제2 광전 변환층(O_RL2)은 제2 막 개구(PDL-OP2)에 의해 노출된 제4-2 애노드(O_AE2) 상에 배치된다. 제2 광전 변환층(O_RL2)은 유기 포토 센싱 물질을 포함할 수 있다. 제2 캐소드(O_CE)는 제2 광전 변환층(O_RL2) 상에 배치될 수 있다. 제2 캐소드(O_CE)는 제1 캐소드(CE)와 동일 공정을 통해 동시에 형성될 수 있다. 본 발명의 일 예로, 제2 캐소드(O_CE)는 제1 캐소드(CE)와 일체의 형상을 가질 수 있다.
제4-2 애노드(O_AE2)와 제2 캐소드(O_CE) 각각은 전기적 신호를 수신할 수 있다. 제4-2 애노드(O_AE2)는 제2 캐소드(O_CE)와 상이한 신호를 수신할 수 있다. 따라서, 제4-2 애노드(O_AE2)와 제2 캐소드(O_CE) 사이에는 소정의 전계가 형성될 수 있다. 제2 광전 변환층(O_RL2)은 센서로 입사되는 광에 대응하는 전기적 신호를 생성한다. 제2 광전 변환층(O_RL2)은 입사되는 광의 에너지를 흡수하여 전하를 생성할 수 있다. 예를 들어, 제2 광전 변환층(O_RL2)은 광 민감성 반도체 물질을 포함할 수 있다.
제2 광전 변환층(O_RL2)에 생성된 전하는 제4-2 애노드(O_AE2)와 제2 캐소드(O_CE) 사이의 전계를 변화시킨다. 제2 수광소자(OPD2)에 광이 입사되는지 여부, 제2 수광소자(OPD2)에 입사되는 광의 양, 및 세기에 따라 제2 광전 변환층(O_RL2)에 생성되는 전하의 양이 달라질 수 있다. 이에 따라, 제4-2 애노드(O_AE2)와 제2 캐소드(O_CE) 사이에 형성된 전계가 달라질 수 있다. 본 발명에 따른 제2 수광소자(OPD2)는 제4-2 애노드(O_AE2)와 제2 캐소드(O_CE) 사이의 전계의 변화를 통해 사용자의 지문 정보를 획득할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제2 수광소자(OPD2)는 제2 광전 변환층(O_RL2)을 활성층으로 하는 포토 트랜지스터를 포함할 수도 있다. 이때, 제2 수광소자(OPD2)는 포토 트랜지스터에 흐르는 전류량을 감지하여 지문 정보를 획득할 수 있다. 본 발명의 일 실시예에 따른 제2 수광소자(OPD2)는 광량의 변화에 대응하여 전기적 신호를 생성할 수 있는 다양한 광전 변환 소자를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지층(TFE)은 소자층(DP_ED) 상에 배치된다. 봉지층(TFE)은 적어도 무기층 또는 유기층을 포함한다. 본 발명의 일 실시예에서 봉지층(TFE)은 2개의 무기층과 그 사이에 배치된 유기층을 포함할 수 있다. 본 발명의 일 실시예에서 봉지층(TFE)은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.
봉지층(TFE)의 무기층은 수분/산소로부터 제1-1, 제1-2, 제2, 및 제3 발광소자들(ED_G1, ED_G2, ED_R, ED_B) 및 제1 및 제2 수광소자들(OPD1, OPD2)을 보호하고, 봉지층(TFE)의 유기층은 먼지 입자와 같은 이물질로부터 제1-1, 제1-2, 제2, 및 제3 발광소자들(ED_G1, ED_G2, ED_R, ED_B) 및 제1 및 제2 수광소자들(OPD1, OPD2)을 보호한다. 봉지층(TFE)의 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지층(TFE)의 유기층은 아크릴 계열 유기층을 포함할 수 있고, 특별히 제한되지 않는다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 표시 장치의 일부 구성들을 도시한 평면도들이다. 도 8a는 도 7a의 II-II'을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 8b는 도 7a의 III-III' 을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 8c는 도 7a의 IV-IV' 을 따라 절단한 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 7a 내지 도 7c는 반사방지층(RFL) 내의 컬러필터층(CFL)을 구성하는 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)을 각각 도시한 것이며, 평면 상에서 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 각각의 제1-1, 제1-2, 제2, 및 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 및 제1 및 제2 수광영역들(IRA1, IRA2)에 대한 배치 관계를 설명한 것이다.
도 8a에는 하나의 제1 색 발광영역(제1-1 색 발광영역(PXA-G1)), 하나의 제2 색 발광영역(PXA-R), 및 하나의 제3 색 발광영역(PXA-B)에 대한 표시장치(DD)의 단면을 도시하였다. 도 8b에는 하나의 수광영역(제2 수광영역(IRA2)) 및 이에 인접한 제1-1 및 제1-2 색 발광영역들(PXA-G1, PXA-G2)에 대한 표시장치(DD)의 단면을 도시하였고, 도 8c에는 하나의 수광영역(제2 수광영역(IRA2)) 및 이에 인접한 제2 및 제3 색 발광영역들(PXA-R, PXA-B)에 대한 표시장치(DD)의 단면을 도시하였다.
우선, 도 8a를 참조하면, 표시장치(DD)는 표시패널(DP), 표시패널(DP) 상에 배치된 입력감지층(ISL), 입력감지층(ISL) 상에 배치된 반사방지층(RFL), 반사방지층(RFL) 상에 배치된 윈도우(WM)을 포함한다.
입력감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 입력감지층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다.
입력감지층(ISL)은 하부 절연층(IS_IL1), 제1 도전층(IS_CL1), 층간 절연층(IS_IL2), 제2 도전층(IS_CL2), 및 상부 절연층(IS_IL3)을 포함할 수 있다. 본 발명의 일 실시예에서 하부 절연층(IS_IL1)은 생략될 수 있다.
제1 도전층(IS_CL1) 및 제2 도전층(IS_CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 두 층 이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(IS_CL1) 및 제2 도전층(IS_CL2) 각각은 3층의 금속층 구조, 예컨대, 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 상대적으로 내구성이 높고 반사율이 낮은 금속을 상/하층에, 전기전도율이 높은 금속을 내층에 적용할 수 있다.
제1 도전층(IS_CL1) 및 제2 도전층(IS_CL2) 각각은 복수 개의 도전패턴들을 포함한다. 이하, 제1 도전층(IS_CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 이에 연결된 신호라인들을 포함할 수 있다. 감지 전극들은 평면 상에서 메쉬 형태로 제공될 수 있다. 감지 전극들은 비발광영역(NPXA)에 중첩하고, 감지 전극들에는 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B)과 각각 대응되는 제1 내지 제3 메쉬 개구부들이 정의될 수 있고, 제1 및 제2 수광영역들(IRA1, IRA2)과 각각 대응되는 제4 메쉬 개구부가 정의될 수 있다.
하부 절연층(IS-IL1), 층간 절연층(IS-IL2), 및 상부 절연층(IS-IL3) 각각은 무기막 또는 유기막을 포함할 수 있다. 본 실시예에서 하부 절연층(IS-IL1) 및 층간 절연층(IS-IL2)은 무기막일 수 있다. 또한, 상부 절연층(IS-IL3)은 유기막을 포함할 수 있다.
반사방지층(RFL)은 입력감지층(ISL) 위에 배치될 수 있다. 반사방지층(RFL)은 입력감지층(ISL) 상에 직접 배치될 수 있다. 본 실시예에서, 반사방지층(RFL)은 컬러필터층(CLF) 및 오버 코팅층(OCL)을 포함할 수 있다. 컬러필터층(CLF)은 제1 색 컬러필터들(CF_G), 제2 색 컬러필터(CF_R), 및 제3 색 컬러필터(CF_B)를 포함할 수 있다. 이하, 도 7a 내지 도 8c를 함께 참조하여, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)에 대해 자세히 설명한다.
우선, 도 7a와 도 8a 내지 도 8c를 함께 참조하면, 제1 색 컬러필터들(CF_G) 각각은 수광영역들(IRA1, IRA2) 중 하나의 수광영역 및 제1 색 발광영역들(PXA-G1, PXA-G2) 중 적어도 하나의 제1 색 발광영역과 중첩할 수 있다. 일 실시예에서, 제1 색 컬러필터들(CF_G) 각각은 대응되는 수광영역(IRA1, IRA2) 및 대응되는 수광영역(IRA1, IRA2)을 사이에 두고 제1 방향(DR1)으로 이격된 제1-1 및 제1-2 색 발광영역들(PXA-G1, PXA-G2)과 중첩할 수 있다.
제1 색 컬러필터들(CF_G) 각각은 대응되는 수광영역(IRA1, IRA2)과 중첩하는 부분으로 정의되는 제1 부분(CF_G10) 및 적어도 하나의 제1 색 발광영역(PXA-G1, PXA-G2)과 중첩하는 부분으로 정의되는 적어도 하나의 제2 부분(CF_G20)을 포함할 수 있다. 일 실시예에서, 제1 부분(CF_G10) 및 제2 부분(CF_G20)은 서로 일체의 형상을 이룰 수 있다.
일 실시예에서, 제2 부분(CF_G20)은 복수 개이고, 제2 부분들(CF_G20)은 제1-1 색 발광영역(PXA-G1)(또는, 제1 서브 발광영역)과 중첩하는 영역으로 정의되는 제1 서브 부분(CF_G21) 및 제1-2 색 발광영역(PXA-G2)(또는, 제2 서브 발광영역)과 중첩하는 영역으로 정의되는 제2 서브 부분(CF_G22)을 포함할 수 있다. 이때, 제1 색 컬러필터들(CF_G) 각각은 하나의 수광영역 및 이에 인접하는 두 개의 제1 색 발광영역들과 중첩할 수 있고, 제1 색 컬러필터들(CF_G)은 제1 및 제4 방향들(DR1, DR4) 각각을 따라 배열될 수 있다.
제1 및 제2 서브 부분들(CF_G21, CF_G22)은 제1 부분(CF_G10)을 사이에 두고 서로 제1 방향(DR1)으로 이격될 수 있다. 일 실시예에서, 제1 서브 부분(CF_G21), 제1 부분(CF_G10), 및 제2 서브 부분(CF_G22)은 순차적으로 연속 배치되어, 제1 서브 부분(CF_G21) 및 제2 서브 부분(CF_G22)은 제1 부분(CF_G10)과 일체의 형상을 이룰 수 있다.
이에 따라, 제1 색 컬러필터(CF_G)의 제1 부분(CF_G10)은 제1-1 색 발광영역(PXA-G1) 및 대응되는 수광영역(IRA1, IRA2) 사이에 배치된 비발광영역(NPXA) 및 제1-2 색 발광영역(PXA-G2) 및 대응되는 수광영역(IRA1, IRA2) 사이에 배치된 비발광영역(NPXA) 각각과 중첩할 수 있다.
도 7a에는 평면 상에서 제1 색 컬러필터(CF_G)의 형상을 예시적으로 도시한 것으로, 이에 한정되지 않는다. 제1 색 컬러필터(CF_G)의 형상은 제1 부분(CF_G10)이 대응되는 수광영역(IRA1, IRA1) 전부와 중첩하고, 제2 부분이 대응되는 제1 색 발광영역(PXA-G1, PXA-G2) 전부와 중첩할 수 있으면, 제1 색 컬러필터(CF_G)의 형상은 어느 하나의 실시예로 한정되지 않는다.
도 8a에 도시된 바와 같이, 일 실시예에 따른 제1 서브 부분(CF_G21)은 제1 및 제2 도전층들(ISL_CL1, ISL_CL2) 각각의 감지 전극들과 비-중첩할 수 있다. 구체적으로, 제1 서브 부분(CF_G21)은 감지 전극들 중 제1-1 및 제2 색 발광영역들(PXA-G1, PXA-R) 사이 및 제1-1 및 제3 색 발광영역들(PXA-G1, PXA-B) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 감지 전극들과 비-중첩할 수 있다. 제1 서브 부분(CF_G21)에 대한 설명은 제2 서브 부분(CF_G22)에도 유사하게 적용될 수 있다.
일 실시예에 따른 제1 부분(CF_G10)은 제1 및 제2 도전층들(ISL_CL1, ISL_CL2) 각각의 감지 전극들의 일부와 중첩할 수 있다. 구체적으로, 도 8b에 도시된 바와 같이, 제1 부분(CF_G10)은 제1-1 색 발광영역(PXA-G1) 및 수광영역(IRA2) 사이 및 제1-2 색 발광영역(PXA-G2) 및 수광영역(IRA2) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 감지 전극들과 중첩할 수 있다.
또한, 도 8b 및 도 8c에 도시된 바와 같이, 제1 부분(CF_G10)은 제2 색 발광영역(PXA-R) 및 대응되는 수광영역(제2 수광영역(IRA2)) 사이 및 제3 색 발광영역(PXA-B) 및 제2 수광영역(IRA2) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 감지 전극들과 중첩할 수 있다. 다만, 이에 한정되지 않으며, 제1 부분(CF_G10)은, 제2 색 컬러필터(CF_R) 및 제3 색 컬러필터(CF_B)가 배치될 수 있는 상면을 제공할 수 있으면, 제2 색 발광영역(PXA-R) 및 제2 수광영역(IRA2) 사이 및 제3 색 발광영역(PXA-B) 및 제2 수광영역(IRA2) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 감지 전극들의 일부와 중첩하거나, 비-중첩할 수도 있다.
도 7a에는 제1 부분(CF_G10)의 제2 방향(DR2)에 대한 폭이 제1 및 제2 서브 부분들(CF_G21, CF_G22) 각각의 제2 방향(DR2)에 대한 폭보다 큰 것을 예시적으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 부분(CF_G10)의 폭은 제1 및 제2 서브 부분들(CF_G21, CF_G22) 각각의 폭과 동일할 수도 있고, 더 작을 수도 있다.
도 7b와 도 8a 내지 도 8c를 함께 참조하면, 제2 색 컬러필터(CF_R)는 제2 색 발광영역들(PXA-R) 각각과 중첩하고, 제1 발광영역들(PXA-G1, PXA-G2) 각각, 제3 발광영역들(PXA3) 각각, 및 수광영역들(IRA1, IRA2) 각각과 비-중첩할 수 있다. 제2 색 컬러필터(CF_R)에는 수광영역들(IRA1, IRA2)과 각각 중첩하는 제1 개구부들(OP1), 제1 색 발광영역들(PXA-G1, PXA-G2)과 각각 중첩하는 제2 개구부들(OP2), 제3 색 발광영역들(PXA-B)과 각각 중첩하는 제3 개구부들(OP3)을 포함할 수 있다. 제2 색 컬러필터(CF_R)는, 컬러필터층(CFL) 중 비발광영역(NPXA)과 중첩하는 영역 내에서, 제1 내지 제3 개구부들(OP1, OP2, OP3)을 제외한 나머지 영역 모두에 배치될 수 있다.
제1 개구부들(OP1) 각각의 면적은 수광영역들(IRA1, IRA2) 중 대응되는 수광영역보다 클 수 있다. 제2 개구부들(OP2) 각각의 면적은 제1 색 발광영역들(PXA-G1, PXA-G2) 중 대응되는 제1 색 발광영역보다 클 수 있다. 제3 개구부들(OP3) 각각의 면적은 제3 색 발광영역들(PXA-B) 중 대응되는 제3 발광영역보다 클 수 있다.
제2 색 컬러필터(CF_R)는 제1 색 컬러필터들(CF_G)을 형성한 이후에 형성되는 구성일 수 있다. 도 8a에 도시된 바와 같이, 제2 색 컬러필터(CF_R)의 제2 개구부(OP2)를 정의하는 내측면은 제1 색 컬러필터(CF_G)의 제1 서브 부분(CF_G21)의 외측면을 커버할 수 있다. 이때, 제2 색 컬러필터(CF_R)는 공정 상의 오차에 의해 제1 서브 부분(CF_G21)의 상면의 일부를 더 커버할 수도 있다.
또한, 도 8a에는 제2 색 컬러필터(CF_R)가 제2 개구부(OP2)에 인접한 부분에서 두께 방향으로 돌출되어 볼록한 상면을 갖는 것을 예시적으로 도시하였으나, 공정 조건에 따라 제2 색 컬러필터(CF_R)의 형상은 달라질 수 있다.
도 8b 및 도 8c에 도시된 바와 같이, 제2 색 컬러필터(CF_R)는 대응되는 수광영역(제2 수광영역(IRA2)) 및 이에 인접한 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 사이에 배치된 비발광영역(NPXA)과 중첩하는 제1 부분(CF_G10) 상에 적층될 수 있다. 즉, 제1 개구부(OP1)를 정의하는 제2 색 컬러필터(CF_R) 중 제1 개구부(OP1)와 인접한 부분은 제1 부분(CF_G10)의 상면 상에 배치될 수 있다. 제2 색 컬러필터(CF_R)는 제1 색 컬러필터(CF_G)의 제1 부분(CF_G10)의 외측면을 커버할 수 있다.
도 7c와 도 8a 내지 도 8c를 함께 참조하면, 제3 색 컬러필터(CF_B)는 제3 색 발광영역들(PXA-B) 각각과 중첩하고, 제1 색 발광영역들(PXA-G1, PXA-G2) 각각, 제2 색 발광영역들(PXA-R) 각각, 및 수광영역들(IRA1, IRA2) 각각과 비-중첩할 수 있다. 제3 색 컬러필터(CF_B)에는 제4 개구부들(OP4), 제5 개구부들(OP5), 및 제6 개구부들(OP6)이 정의될 수 있다. 제3 색 컬러필터(CF_B)는 컬러필터층(CFL) 중 비발광영역(NPXA)과 중첩한 영역 내에서, 제4 내지 제6 개구부들(OP4, OP5, OP6)을 제외한 나머지 영역 모두에 배치될 수 있다.
제4 개구부들(OP4)은 수광영역들(IRA1, IRA2)과 각각 중첩하며 제2 색 컬러필터(CF_R)의 제1 개구부들(OP1)과 각각 대응될 수 있다. 제4 개구부들(OP4) 각각의 면적은 대응되는 수광영역(IRA1, IRA2)의 면적보다 클 수 있다.
제5 개구부들(OP5)은 제1 색 발광영역들(PXA-G1, PXA-G2)과 각각 중첩하며 제2 색 컬러필터(CF_R)의 제2 개구부들(OP2)과 각각 대응될 수 있다. 제5 개구부들(OP5) 각각의 면적은 대응되는 제1 색 발광영역(PXA-G1, PXA-G2)의 면적보다 클 수 있다.
제6 개구부들(OP6)은 제2 색 발광영역들(PXA-R)과 각각 중첩할 수 있다. 제6 개구부들(OP6) 각각의 면적은 대응되는 제2 색 발광영역(PXA-R)의 면적보다 클 수 있다.
제3 색 컬러필터(CF_B)는 제1 색 컬러필터들(CF_G1, CF_G2) 및 제2 색 컬러필터(CF_R)를 형성한 이후에 형성되는 구성일 수 있다. 도 8a에 도시된 바와 같이, 제3 색 컬러필터(CF_B)는 제2 색 컬러필터(CF_R)의 제3 개구부(OP3) 내에 배치되어 제3 개구부(OP3)를 정의하는 제2 색 컬러필터(CF_R)의 내측면을 커버할 수 있다.
일 실시예에서, 도 8a에 도시된 바와 같이, 제1-1 및 제2 색 발광영역들(PXA-G1, PXA-R) 사이 및 제1-1 및 제3 색 발광영역(PXA-G1, PXA-B) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 영역 내에서, 제5 개구부(OP5)를 정의하는 제3 색 컬러필터(CF_B)의 내측면과 하면이 이루는 엣지는 제2 개구부(OP2)를 정의하는 제2 색 컬러필터(CF_R)의 내측면과 상면이 이루는 엣지와 정렬될 수 있다. 다만, 이에 한정되지 않고, 제3 색 컬러필터(CF_B)은 제1 서브 부분(CF_G21)의 상면의 일부를 커버할 수도 있다.
도 8b 및 도 8c에 도시된 바와 같이, 제3 색 컬러필터(CF_B)는 제1 개구부(OP1)를 정의하는 제2 색 컬러필터(CF_R)의 내측면을 커버할 수 있다. 다만, 이에 한정되지 않으며, 제4 개구부(OP4)를 정의하는 제3 색 컬러필터(CF_B)의 내측면은 제1 개구부(OP1)를 정의하는 제2 색 컬러필터(CF_R)의 내측면과 정렬되어 하나의 경사면을 이룰 수 있다. 또는, 제3 색 컬러필터(CF_B)는 제1 개구부(OP1)에 인접한 제2 색 컬러필터(CF_R)의 상면의 일부를 노출시킬 수도 있다.
제2 수광영역(IRA2) 및 제1-1 색 발광영역(PXA-G1) 사이 및 제2 수광영역(IRA2) 및 제1-2 색 발광영역(PXA-G2) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 영역 내에서, 제3 색 컬러필터(CF_B)는 제2 개구부(OP2)를 정의하는 제2 색 컬러필터(CF_R)의 내측면을 커버할 수 있다.
반면, 본 발명의 다른 일 실시예에 따르면, 제3 색 컬러필터(CF_B)는 제2 색 컬러필터(CF_R)보다 먼저 형성될 수 있다.
본 실시예에서, 표시장치(DD)는 화소영역들(PA-G, PA-R, PA-B), 유효감지영역들(SA), 및 주변영역(NPA)을 포함할 수 있다. 화소영역들(PA-G, PA-R, PA-B)은 발광소자들(ED_G1, ED_G2, ED_R, ED_B)로부터 제공된 광이 출광되는 영역들에 각각 대응될 수 있다. 화소영역들(PA-G, PA-R, PA-B)은 제1 색 발광영역들(PXA-G1, PXA-G2)과 각각 대응되는 제1 화소영역들(PA-G), 제2 색 발광영역(PXA-R)과 대응되는 제2 화소영역(PA-R), 및 제3 색 발광영역(PXA-B)과 대응되는 제3 화소영역(PA-B)을 포함할 수 있다. 제1 내지 제3 화소영역들(PA-G, PA-R, PA-B)은 각각 제1 내지 제3 컬러광들을 제공할 수 있다.
제1 내지 제3 화소영역들(PA-G, PA-R, PA-B)은 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)의 개구부들에 의해 정의될 수 있다. 제1 내지 제3 화소영역들(PA-G, PA-R, PA-B) 각각은 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 중 대응하는 컬러광을 투과하는 컬러필터를 제외하고, 나머지 컬러필터들 중 대응되는 발광영역과 가장 인접한 엣지로 정의할 수 있다.
예를 들어, 제1 화소영역들(PA-G) 각각은 서로 정렬되는 제2 개구부를 정의하는 제2 색 컬러필터의 내측면 및 제5 개구부를 정의하는 제3 색 컬러필터의 내측면에 의해 정의될 수 있다. 제2 화소영역(PA-R)은 제6 개구부(OP6)를 정의하는 제3 색 컬러필터(CF_B)의 내측면 중 제2 색 컬러필터(CF_R)와 접촉하는 하측 엣지에 의해 정의될 수 있다. 제3 화소영역(PA-B)은 제3 개구부(OP3)를 정의하는 제2 색 컬러필터(CF_R)의 내측면 중 상부 절연층(IS_IL3)과 접촉하는 하측 엣지에 의해 정의될 수 있다.
유효감지영역들(SA)은 광이 수광소자들(OPD1, OPD2)의 제1 및 제2 광전 변환층들(O_RL1, O_RL2)을 향해 내부로 유입되는 영역에 대응될 수 있다. 유효감지영역들(SA)은 수광영역들(IRA1, IRA2)과 각각 대응될 수 있다. 본 실시예에서, 유효감지영역들(SA) 각각은 제4 개구부(OP4)를 정의하는 제3 색 컬러필터(CF_B)의 내측면 중 윈도우(WM)에 인접한 상측 엣지에 의해 정의될 수 있다.
주변영역(NPA)은 제1 내지 제3 화소영역들(PA-G, PA-R, PA-B) 및 유효감지영역(SA) 각각을 에워쌀 수 있다.
본 발명에 따르면, 컬러필터층(CFL)은 제1 내지 제3 영역들(A1, A2, A3)을 포함할 수 있다. 제1 영역(A1)은 제1 내지 제3 컬러필터들(CF_G, CF_R, CF_B) 중 어느 하나의 컬러필터가 배치된 영역으로 정의할 수 있다. 제2 영역(A2)은 제1 내지 제3 컬러필터들(CF_G, CF_R, CF_B) 중 두 개의 컬러필터들이 적층되어 배치된 영역으로 정의할 수 있다. 제3 영역(A3)은 제1 내지 제3 컬러필터들(CF_G, CF_R, CF_B)이 모두 적층되어 배치된 영역으로 정의할 수 있다. 본 명세서에서, "컬러필터들이 적층되었다"의 표현은, 상부에 배치된 컬러필터의 하면이 하부에 배치된 컬러필터의 상면을 커버하며 배치되는 것일 수 있다.
일 실시예에서, 컬러필터층(CFL)에는 더미 영역이 더 정의될 수 있다. 더미 영역은 제1 및 제2 영역들(A1, A2) 사이 및/또는 제1 및 제3 영역들(A1, A3) 사이에 정의될 수 있다. 더미 영역은 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 각각의 공정 조건 및/또는 공정 오차에 따라, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)이 배치되는 형태가 변형되는 영역일 수 있다. 예를 들어, 전술한 바와 같이, 제3 색 컬러필터(CF_B)는 제2 색 컬러필터(CF_R)의 내측면을 커버하지 않을 수 있으며, 이 경우 제3 색 컬러필터(CF_B)는 더미 영역 내에 배치되지 않을 수 있다.
본 실시예에서, 컬러필터층(CFL)의 제1 영역들(A1)은 각각 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B)과 중첩할 수 있다. 또한, 제1 색 컬러필터들(CF_G) 각각이 대응되는 수광영역(IRA1, IRA2)과 중첩함으로써, 컬러필터층(CFL)은 수광영역들(IRA1, IRA2)과 중첩하는 제1 영역들(A1)을 더 포함할 수 있다. 제1 영역들(A1) 각각은 대응되는 발광영역 또는 대응되는 수광영역과 인접한 비발광영역(NPXA)의 일부에도 중첩할 수 있다.
본 발명에 따르면, 컬러필터층(CFL)의 제2 영역(A2)은 비발광영역(NPXA)에 중첩할 수 있다. 본 실시예에서, 제2 영역(A2)은 제2 및 제3 색 컬러필터들(CF_R, CF_B)을 포함할 수 있다. 예를 들어, 제2 영역(A2)에서 제3 색 컬러필터(CF_B)는 제2 색 컬러필터(CF_R) 상에 적층될 수 있다.
제2 영역(A2)은 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 중 서로 인접한 발광영역들 사이에 배치된 비발광영역(NPXA)과 중첩할 수 있다. 도 8a에 도시된 바와 같이, 제2 영역(A2)은 제1-1 및 제2 색 발광영역들(PXA-G1, PXA-R) 사이에 배치된 비발광영역(NPXA)과 제1-1 및 제3 색 발광영역들(PXA-G1, PXA-B) 사이에 배치된 비발광영역(NPXA) 각각과 중첩할 수 있다. 또한, 제2 영역(A2)은 제2 및 제3 색 발광영역들(PXA-R, PXA-B) 사이에 배치된 비발광영역(NPXA)과 중첩할 수 있다.
본 발명에 따르면, 컬러필터층(CFL)의 제3 영역(A3)은 비발광영역(NPXA)에 중첩할 수 있다. 제3 영역(A3)에서 제2 및 제3 색 컬러필터들(CF_R, CF_B)이 제1 색 컬러필터(CF_G) 상에 적층될 수 있다. 예를 들어, 제3 영역(A3)에서, 제2 색 컬러필터(CF_R)는 제1 색 컬러필터(CF_G) 상에 적층되고, 제3 색 컬러필터(CF_B)는 제2 색 컬러필터(CF_R) 상에 적층될 수 있다.
제3 영역(A3)은 대응되는 수광영역(IRA1, IRA2)과 이에 인접한 제1-1, 제1-2, 제2, 및 제3 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 사이 각각에 배치된 비발광영역(NPXA)과 중첩할 수 있다. 즉, 도 7a에 도시된 바와 같이, 제3 영역(A3)은 평면 상에서 수광영역들(IRA1, IRA2) 각각을 에워쌀 수 있다.
본 발명에 따르면, 제2 및 제3 영역들(A2, A3)은 모두 제2 및 제3 색 컬러필터들(CF_R, CF_B)을 포함할 수 있다. 제2 색 컬러필터(CF_R)는 레드광을 투과시키고 그 외의 파장대의 광을 흡수할 수 있다. 예를 들어, 제2 색 컬러필터(CF_R)는 570 nm 이상의 파장대의 광을 투과하고 그 외의 광을 흡수할 수 있다. 제3 색 컬러필터(CF_B)는 블루광을 투과시키고 그 외의 파장대의 광을 흡수할 수 있다. 예를 들어, 제3 색 컬러필터(CF_B)는 370 nm 이상 520 nm 이하의 파장대의 광을 투과하고, 그 외의 광을 흡수할 수 있다. 이에 따라, 적층된 제2 및 제3 색 컬러필터들(CF_R, CF_B)은 전 파장 대의 광을 흡수할 수 있으므로, 외부광이 내부로 투과되는 것을 차단할 수 있다.
또한, 제2 및 제3 색 컬러필터들(CF_R, CF_B) 각각은 제1 및 제2 도전층(IS_CL1, IS_CL2)의 감지 전극들 모두와 중첩할 수 있다. 즉, 단면 상에서, 제1 발광영역들(PXA-G1, PXA-G2)과 중첩하는 제1 메쉬 개구부의 폭은 제2 및 제5 개구부들(OP2, OP5) 각각의 폭보다 크고, 제2 발광영역(PXA-R)과 중첩하는 제2 메쉬 개구부의 폭은 제6 개구부(OP6)의 폭보다 크며, 제3 발광영역(PXA-B)과 중첩하는 제3 메쉬 개구부의 폭은 제3 개구부(OP3)의 폭보다 클 수 있다. 수광영역(IRA1, IRA2)과 중첩하는 제4 메쉬 개구부의 폭은 제1 및 제4 개구부들(OP1, OP4) 각각의 폭보다 클 수 있다.
이에 따라, 외부광이 감지 전극들에 도달하는 것을 방지하여, 감지 전극들로부터 반사된 광이 외부로 방출되어 사용자에게 도달함에 따라 감지 전극들이 시인되는 것을 방지할 수 있다. 즉, 외부광의 반사율이 저감됨에 따라, 표시장치(DD)의 시인성 불량을 방지할 수 있다. 또한, 감지 전극들에 반사되어 외부를 향하여 방출되는 일부 광이 형성되더라도, 비발광영역(NPXA) 내에서 제2 및 제3 색 컬러필터들(CF_R, CF_B)을 통과하면서 외부로 투과되는 것이 차단될 수 있다.
따라서, 본 발명에 따르면, 반사방지층(RFL)이 흑색 물질과 같이 광을 반사하거나 흡수하는 성질을 갖는 차광 물질을 포함하는 별도의 차광패턴을 포함하지 않더라도, 제2 및 제3 색 컬러필터들(CF_R, CF_B)을 적층 시킴에 따라, 외부광의 유입 차단 및 외부광의 반사율 저감의 효과를 유지할 수 있다. 이에 따라, 차광패턴을 형성하는 마스크 공정을 생략하여, 공정이 단순화되고 비용이 절감된 표시장치(DD)를 제공할 수 있다.
본 실시예에서, 반사방지층(RFL)이 별도의 차광패턴을 포함하지 않음에 따라, 컬러필터층(CFL)은 발광영역들에 인접한 비발광영역(NPXA) 및 수광영역들에 인접한 비발광영역과 중첩하는 영역 내에서 입력감지층(ISL)의 상부 절연층(IS_IL3)과 모두 접촉될 수 있다. 즉, 컬러필터층(CFL)은 비발광영역(NPXA)과 중첩하는 영역 내에서 입력감지층(ISL)에 배치된 절연층들 중 최상측에 배치된 절연층과 모두 접촉될 수 있다.
또한, 본 실시예에서, 대응되는 수광영역(IRA1, IRA2) 및 이에 인접한 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 사이에 배치된 비발광영역(NPXA)과 중첩하는 컬러필터층(CFL)은 제3 영역(A3)을 포함하며, 제1 최대 두께를 가질 수 있다. 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 중 서로 인접한 발광영역들 사이에 배치된 비발광영역(NPXA)과 중첩하는 컬러필터층(CFL)은 제2 영역(A2)을 포함하며, 제2 최대 두께를 가질 수 있다. 제1 최대 두께는 두께 방향으로 적층된 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)로부터 정의되므로, 두께 방향으로 적층된 제2 및 제3 색 컬러필터들(CF_R, CF_B)에 의해 정의되는 제2 최대 두께보다 두꺼울 수 있다.
또한, 본 실시예에서, 베이스층(BL)으로부터 제3 영역(A3) 내의 제3 컬러필터(CF_B)의 하면까지의 두께 방향에 대한 이격 거리는, 베이스층(BL)으로부터 제2 영역(A2) 내의 제3 컬러필(CF_B)터의 하면까지의 두께 방향에 대한 이격거리보다 클 수 있다.
이를 통해, 본 실시예에 따르면, 대응되는 수광영역(IRA1, IRA2) 및 이에 인접한 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 사이에 배치된 비발광영역(NPXA)에서, 제3 컬러필터(CF_B)와 윈도우(WM) 사이의 거리가 감소됨으로써, 지문 인식 해상력을 높일 수 있다. 반면, 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B) 중 서로 인접한 발광영역들 사이에 배치된 비발광영역(NPXA)에서 제3 컬러필터(CF_B)와 감지 전극들 사이의 거리가 감소됨으로써, 측면에서의 시인성 불량을 저감시킬 수 있다. 이에 대한 자세한 설명은 도 9b 내지 도 10b를 참조하여 후술한다.
도 9a는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 9b는 도 9a의 일부 영역을 확대한 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 9a는 도 7a에 도시한 III-III'을 따라 절단한 단면을 도시한 것이다.
도 9a를 참조하면, 표시장치(DD)가 동작하면, 제1 내지 제3 발광소자들(ED_G1, ED_G2, ED_R, ED_G) 각각은 광을 출력할 수 있다. 제1 발광소자들(ED_G1, ED_G2) 각각은 그린 파장대의 제1 컬러광(그린광)을 출력하고, 제2 발광소자는 레드 파장대의 제2 컬러광(레드광)을 출력하며, 제3 발광소자는 제3 컬러광(블루광)을 출력할 수 있다.
제2 수광소자(OPD2)는 제1 내지 제3 발광소자들(ED_G1, ED_G2, ED_R, ED_G) 중 제2 수광소자(OPD2) 상에 배치된 제1 색 컬러필터(CF_G)에 의해 특정한 파장의 광만을 수신할 수 있다. 본 실시예에서, 제2 수광소자(OPD2)는 반사 그린광(Lg2)을 수신할 수 있다. 반사 그린광(Lg2)은 제1 발광소자들(ED_G1, ED_G2)로부터 출력되는 그린 광(Lg1)이 사용자의 지문에 의해 반사된 광으로 정의될 수 있다. 한편, 제2 및 제3 발광소자들(ED_R, ED_B)로부터 출력되는 레드광 및 블루광 역시 사용자의 손(US_F)에 의해 반사될 수 있으나, 제1 색 컬러필터(CF_G)에 의해 차단될 수 있다.
본 발명의 일 실시예의 반사방지층(RFL)과 같이, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)만이 적층된 컬러필터층(CFL)에 광을 조사한 결과, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 사이의 계면에서 반사되어 다시 방출되는 광의 양, 즉, 계면에서의 광의 반사율은 4.32%일 수 있다.
반면, 차광 물질을 포함하는 차광패턴 및 차광패턴 상에 제1 색 컬러필터(CF_G)가 적층된 제1 비교 실시예에 광을 조사한 결과, 계면에서의 광의 반사율은 4.99%일 수 있고, 차광패턴 및 차광패턴 상에 제2 색 컬러필터(CF_R)가 적층된 제2 비교 실시예에 광을 조사한 결과, 계면에서의 광의 반사율은 4.63%일 수 있으며, 차광패턴 및 차광패턴 상에 제3 색 컬러필터(CF_B)가 적층된 제3 비교 실시예에 광을 조사한 결과, 계면에서의 광의 반사율은 4.69%일 수 있다.
즉, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 간의 계면에서 반사되는 광량은 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B) 중 어느 하나와 차광패턴의 계면에서 반사되는 광량보다 적을 수 있다. 이를 통해, 반사방지층(RFL) 내의 계면에서 외부광의 반사율을 낮출 수 있어, 시인성이 개선된 표시장치(DD)를 제공할 수 있다.
또한, 발광층에서 방출된 광 중 반사방지층(RFL) 내부의 계면에서 반사되는 경우, 제2 광전 변환층(O_RL2)에 도달하여 제2 광전 변환층(O_RL2)에 노이즈광이 제공될 수 있다. 다만, 본 실시예에 따르면, 반사방지층(RFL) 내부의 계면에서 반사되는 광량을 줄일 수 있으므로, 제2 광전 변환층(O_RL2)으로 입사된 광량 중 내부 적층 구조에 의해 제공되는 노이즈광에 대한 광량이 최소화되어, 지문에서 반사된 유효 광량이 증가할 수 있다. 따라서, 신호대잡음비(signal-to-noise ratio, SNR)가 개선될 수 있다.
도 9b를 참조하면, 제3 색 컬러필터(CF_B)의 제4 개구부(OP4)는 유효감지영역(SA)을 정의할 수 있다. 전술한 바와 같이, 유효감지영역(SA)은 제4 개구부(OP4)를 정의하는 제3 색 컬러필터(CF_B)의 내측면의 상측 엣지에 의해 정의될 수 있다.
윈도우(WM)의 상면(WM-US) 상에는 하나의 수광소자(OPD2)에 대응하는 유효지문영역(EPA)이 정의된다. 유효지문영역(EPA)이란, 사용자의 손(US_F, 도 9a 참조)이 윈도우(WM)의 상면(WM-US)에 접촉하였을 때, 유효감지영역(SA)을 통과하여 대응되는 수광소자(OPD1, OPD2)에 도달할 수 있는 유효 반사 그린광(Lg2, 도 9a 참조)이 생성(또는 반사)될 수 있는 영역으로 정의된다. 반사 그린광(Lg2, 도 9a 참조)은 지문의 정보, 예컨대 융선(ridge) 또는 융선 사이의 골(valley)에 대한 정보를 갖는다. 유효지문영역(EPA)의 외측에서 반사된 반사 그린광(Lg2)은 유효감지영역(ESA)을 통과할 수 없고, 결과적으로 대응되는 수광소자(OPD1, OPD2)는 유효감지영역(ESA)에 중첩하는 지문의 정보만을 획득할 수 있다.
유효 지문영역(EPA)의 길이가 기준값보다 크다면, 유효지문영역(EPA)에 복수 개의 융선들(ridges) 또는 골들(valleys)이 배치되고, 대응되는 수광소자(OPD1, OPD2)는 융선(ridge) 또는 골(valley)에 대한 정확한 정보를 획득하기 어렵다. 하나의 유효지문영역(EPA)을 통해 융선(ridge) 또는 골(valley)의 정보를 획득하고, 복수 개의 유효지문영역(EPA)을 통해 획득한 복수 개의 융선들(ridges) 또는 골들(valleys)의 정보를 통해 윈도우(WM)에 접촉한 손가락의 지문 정보를 완성할 수 있다.
제1 색 컬러필터(CF_G) 상에 제2 및 제3 색 컬러필터들(CF_R, CF_B)을 배치시켜, 제1 내지 제3 색 컬러필터들(CF_G, CF_R, CF_B)이 두께 방향으로 적층됨으로써, 컬러필터층(CFL)의 최상측에 배치된 제3 색 컬러필터(CF_B)의 상면(CFB-US)과 윈도우(WM)의 상면(WM-US) 사이의 거리를 감소시킬 수 있다. 이를 통해, 유효지문영역(EPA)의 길이를 감소시킬 수 있어, 지문 해상력을 높일 수 있다.
제2 색 컬러필터(CF_R) 및 제3 색 컬러필터(CF_B)의 개구부의 폭을 줄이는 방법으로 유효지문영역(EPA)의 길이를 감소시킬 수 있으나, 개구부의 폭을 줄일수록 공정 내에서 공정 편차가 발생할 수 있는 바, 본 실시예에 따르면, 제2 및 제3 색 컬러필터들(CF_R, CF_B) 각각의 개구부의 폭을 줄이지 않음으로써 보다 높은 공정 신뢰도를 유지하며 유효 지문영역의 길이를 감소시킬 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 10b는 비교 실시예에 따른 표시장치(DD')의 단면도이다.
도 10a는 본 발명의 일 실시예에서 제1 내지 제3 색 발광영역들(PXA-G1, PXA-G2, PXA-R, PXA-B, 도 8a 참조) 및 비발광영역(NPXA, 도 8a 참조)에서의 표시장치(DD)의 단면을 도시한 것이며, 도 10b는 제4 비교 실시예에서 제1 내지 제3 색 발광영역들(PXA-G1, PXA-R, PXA-B, 도 8a 참조) 및 비발광영역(NPXA, 도 8a 참조)에서의 표시장치(DD')의 단면을 도시한 것이다.
도 8a, 도 10a, 및 도 10b를 참조하면, 제4 비교 실시예에 따르면, 제1-1 및 제2 색 발광영역들(PXA-G1, PXA-R) 사이 및 제1-1 및 제3 발광영역들(PXA-G1, PXA-B) 사이 각각에 배치된 비발광영역(NPXA)과 중첩하는 영역 내에서, 제3 영역(A3)이 배치된다. 즉, 제1 색 컬러필터(CF_G') 중 제1 서브 부분(CF_G21)에 제2 및 제3 색 컬러필터들(CF_R', CF_B')이 적층될 수 있다.
광이 컬러필터층(CFL)을 통과하는 과정에서 차단되기 위해서는, 제2 및 제3 색 컬러필터들(CF_R, CF_B) 각각이 1 마이크로미터 이상의 두께를 가져야 한다. 즉, 두께 방향으로 적층된 제2 및 제3 색 컬러필터들(CF_R, CF_B)은 실질적으로 차광 역할을 하는 구성(이하, '차광부'로 지칭함)일 수 있다.
본 실시예에서 적층된 제2 및 제3 색 컬러필터들(CF_R, CF_B)은 상부 절연층(IS_IL3) 상에 배치되며 제1 색 컬러필터(CF_G)와 동일 평면 상에 배치되나, 제4 비교 실시예에서 적층된 제2 및 제3 색 컬러필터들(CF_R', CF_B')은 제1 색 컬러필터(CF_G') 상에 배치된다. 즉, 본 실시예에서는 '차광부'가 상부 절연층(IS_IL3) 상에 배치된 것으로 볼 수 있는 반면, 비교 실시예에서는 '차광부'가 제1 색 컬러필터(CF_G') 상에 배치된 것으로 볼 수 있다.
이에 따라, 본 실시예에서 감지 전극들과 '차광부' 사이의 이격 거리는 비교 실시예보다 더 가까울 수 있다. 본 실시예에서, 제1-1 색 발광영역(PXA-G1)에 대응하는 제3 색 컬러필터(CF_R)의 개구부의 면적이 제3 비교 실시예에서 제1-1 색 발광영역(PXA-G1)에 대응하는 제3 색 컬러필터(CF_R')의 개구부의 면적과 동일한 경우, 표시장치(DD)의 표시면(IS, 도 1 참조)을 정면으로 바라볼 때를 기준으로, 측면에서 바라볼 때 감지 전극들이 시인되기 시작하는 각도를 비교하였을 때, 본 실시예에서의 각도(θ)는 비교 실시예에서의 각도(θ')보다 더 클 수 있다. 따라서, 본 실시예에 따르면, 측면에서 감지 전극들이 시인됨에 따라 발생되는 시인성 불량이 보다 감소되어, 시인성이 개선된 표시장치(DD)를 제공할 수 있다.
또한, 본 실시예에 따르면, 컬러필터층(CFL) 내에 단차가 형성된 부분을 최소화하여, 후속 공정 시 컬러필터층(CFL)에 손상이 발생되는 것을 방지할 수 있다. 비교 실시예에서는, 제3 색 발광영역(PXA-B)에 인접한 비발광영역(NPXA)과 중첩한 영역에서, 제3 색 컬러필터층(CF_B')에 제1 색 컬러필터(CF_G')의 높이와 제2 색 컬러필터(CF_R')의 높이의 합에 대응되는 높이를 갖는 단차가 형성될 수 있다. 또한, 제2 색 발광영역(PXA-R)에 인접한 비발광영역(NPXA)과 중첩한 영역에서, 제2 색 컬러필터(CF_R')의 일부가 제1 색 컬러필터(CF_G') 상에 적층됨에 따라, 제1 색 컬러필터(CF_G')의 외측면을 커버하는 부분에서 단차가 형성될 수 있다.
이에 따라, 비교 실시예에 따르면, 제2 및 제3 색 컬러필터들(CF_R', CF_B')에 더 많은 단차들이 형성됨으로써, 컬러필터층(CFL')의 공정 신뢰도가 낮아질 수 있다. 이와 달리, 본 실시예에 따르면, 제2 및 제3 색 컬러필터들(CF_R, CF_B)에 비교적 적은 단차들이 형성됨에 따라, 컬러필터층(CFL)의 공정 신뢰도가 향상됨으로써, 불량률이 감소된 표시장치(DD)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범상에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 BL: 베이스층
DP_ED: 표시소자층 CFL: 컬러필터층
PXA-G1, PXA-G2, PXA-R, PXA-B: 제1 내지 제3 색 발광영역들
IRP1, IRP2: 수광영역 NPXA: 비발광영역
ED_G1, ED_G2, ED_R, DE_B: 제1 내지 제3 발광소자들
OPD1, OPD2: 수광소자 CF_G: 제1 색 컬러필터
CF_R: 제2 색 컬러필터 CF_B: 제3 색 컬러필터
A1: 제1 영역 A2: 제2 영역
A3: 제3 영역 ISL: 입력감지층

Claims (20)

  1. 제1 내지 제3 색 발광영역들, 수광영역, 및 상기 제1 내지 제3 색 발광영역들과 상기 수광영역을 에워싸는 비발광영역을 포함하는 베이스층;
    상기 제1 내지 제3 색 발광영역들에 각각 대응되는 제1 내지 제3 발광소자들 및 상기 수광영역에 대응되는 수광소자를 포함하고, 상기 베이스층 상에 배치되는 표시소자층; 및
    상기 제1 내지 제3 색 컬러필터들을 포함하고, 상기 표시소자층 상에 배치되는 컬러필터층을 포함하고,
    상기 컬러필터층은,
    각각이 상기 제1 내지 제3 색 컬러필터들 중 대응하는 한 개의 컬러필터가 배치되고, 상기 제1 내지 제3 색 발광영역들 및 상기 수광영역에 각각 중첩하는 제1 영역들;
    상기 제1 내지 제3 색 컬러필터들 중 두 개의 컬러필터들이 적층되는 제2 영역; 및
    상기 제1 내지 제3 색 컬러필터들 모두가 적층되는 제3 영역을 포함하고,
    평면 상에서 상기 제3 영역은 상기 수광영역을 에워싸는 표시장치.
  2. 제1 항에 있어서,
    상기 수광영역 및 상기 제1 내지 제3 색 발광영역들 중 상기 수광영역과 인접한 발광영역 사이에서 상기 비발광영역과 중첩하는 상기 컬러필터층의 두께는, 상기 제1 내지 제3 색 발광영역들 중 서로 인접한 발광영역들 사이에서 상기 비발광영역과 중첩하는 상기 컬러필터층의 두께보다 두꺼운 표시장치.
  3. 제1 항에 있어서,
    상기 제2 영역은 상기 제1 및 제2 발광영역들 사이에 배치된 상기 비발광영역, 상기 제1 및 제3 색 발광영역들 사이에 배치된 상기 비발광영역, 및 상기 제2 및 제3 색 발광영역들 사이에 배치된 상기 비발광영역 각각에 중첩하는 표시장치.
  4. 제1 항에 있어서,
    상기 제2 영역에서, 상기 제1 내지 제3 색 컬러필터들 중 상기 두 개의 컬러필터들은 상기 제2 및 제3 색 컬러필터들인 표시장치.
  5. 제1 항에 있어서,
    상기 제3 영역에서, 상기 제2 및 제3 색 컬러필터들은 상기 제1 색 컬러필터 상에 적층된 표시장치.
  6. 제1 항에 있어서,
    상기 제2 및 제3 영역들 각각에서, 상기 제3 색 컬러필터는 상기 제2 색 컬러필터 상에 배치되고,
    상기 베이스층의 두께 방향에서, 상기 베이스층으로부터 상기 제3 영역 내의 상기 제3 컬러필터까지의 거리는, 상기 베이스층으로부터 상기 제2 영역 내의 상기 제3 컬러필터까지의 거리보다 큰 표시장치.
  7. 제1 항에 있어서,
    상기 제1 컬러필터는,
    상기 수광영역과 중첩하는 제1 부분; 및
    상기 제1 발광영역과 중첩하는 제2 부분을 포함하는 표시장치.
  8. 제7 항에 있어서,
    상기 비발광영역에 중첩하는 감지 전극 및 상기 감지 전극을 커버하는 적어도 하나의 절연층을 포함하고, 상기 표시소자층 및 상기 컬러필터층 사이에 배치되는 입력감지층을 더 포함하고,
    상기 감지 전극은 상기 제2 및 제3 컬러필터들 각각에 중첩하는 표시장치.
  9. 제8 항에 있어서,
    상기 수광영역 및 상기 제1 색 발광영역 사이, 상기 수광영역 및 상기 제2 색 발광영역 사이, 및 상기 수광영역 및 상기 제3 색 발광영역 사이 각각에서, 상기 비발광영역과 중첩하는 상기 감지 전극은 상기 제1 부분에 중첩하는 표시장치.
  10. 제8 항에 있어서,
    상기 제1 및 제2 발광영역들 사이, 상기 제1 및 제3 발광영역들 사이, 및 상기 제2 및 제3 발광영역들 사이 각각에서, 상기 비발광영역과 중첩하는 상기 감지 전극은 상기 제2 부분과 비-중첩하는 표시장치.
  11. 제8 항에 있어서,
    상기 비발광영역과 중첩하는 상기 컬러필터층은 모두 상기 적어도 하나의 절연층 중 최상측에 배치된 절연층과 접촉하는 표시장치.
  12. 제7 항에 있어서,
    상기 제1 내지 제3 색 발광영역들 각각은 복수 개이며,
    상기 제2 및 제3 색 발광영역들은 제1 방향 및 상기 제1 방향과 수직하는 제2 방향 각각에서 교번하여 배열되고,
    상기 제1 색 발광영역들은 제1 서브 발광영역 및 제2 서브 발광영역을 포함하고, 상기 제1 및 제2 서브 발광영역들은 상기 제1 및 제2 방향들 각각에서 서로 교번하여 배열되고, 상기 제1 및 제2 서브 발광영역들 각각은 상기 제2 방향에서 이격된 상기 제2 및 제3 색 발광영역들 사이에 배치된 표시장치.
  13. 제12 항에 있어서,
    한 개의 상기 제1 서브 발광영역, 한 개의 상기 제2 서브 발광영역, 한 개의 상기 제2 색 발광영역, 및 한 개의 상기 제3 색 발광영역은 유닛 발광영역을 정의하고,
    상기 유닛 발광영역 내에 한 개의 상기 수광영역이 배치되며,
    상기 수광영역은 상기 제1 방향에서 서로 이격된 상기 제1 및 제2 서브 발광영역들 사이에 배치되는 표시장치.
  14. 제13 항에 있어서,
    상기 제2 부분은 상기 제1 부분을 사이에 두고 상기 제1 방향에서 서로 이격되며 상기 제1 서브 발광영역과 중첩하는 제1 서브 부분 및 상기 제2 서브 발광영역과 중첩하는 제2 서브 부분을 포함하고,
    상기 제1 및 제2 서브 부분들은 상기 제1 부분과 일체의 형상을 이루는 표시장치.
  15. 제1 항에 있어서,
    상기 제2 색 컬러필터에는 상기 수광영역과 중첩하는 제1 개구부, 상기 제1 색 발광영역과 중첩하는 제2 개구부, 및 상기 제3 색 발광영역과 중첩하는 제3 개구부가 정의된 표시장치.
  16. 제15 항에 있어서,
    상기 제3 색 컬러필터에는 상기 수광영역과 중첩하고 상기 제1 개구부에 대응되는 제4 개구부, 상기 제1 색 발광영역과 중첩하고 상기 제2 개구부에 대응되는 제5 개구부, 및 상기 제2 색 발광영역과 중첩하는 제6 개구부가 정의된 표시장치.
  17. 제16 항에 있어서,
    상기 표시소자층 및 상기 컬러필터층 사이에 배치되고 상기 비발광영역에 중첩하는 감지 전극을 더 포함하고, 상기 감지 전극에는 상기 제1 내지 제3 색 발광영역들과 각각 대응되는 제1 내지 제3 메쉬 개구부들이 정의되며,
    단면 상에서, 상기 제1 메쉬 개구부의 폭은 상기 제2 및 제5 개구부들 각각의 폭보다 크고, 상기 제2 메쉬 개구부의 폭은 상기 제6 개구부의 폭보다 크며, 상기 제3 메쉬 개구부의 폭은 상기 제3 개구부의 폭보다 큰 표시장치.
  18. 제17 항에 있어서,
    상기 감지 전극에는 상기 수광영역과 대응되는 제4 메쉬 개구부가 정의되고,
    단면 상에서, 상기 제4 메쉬 개구부의 폭은 상기 제1 및 제4 개구부들 각각의 폭보다 큰 표시장치.
  19. 제1 항에 있어서,
    평면 상에서 상기 제1 색 발광영역의 면적은 상기 제2 및 제3 색 발광영역들 각각의 면적보다 작은 표시장치.
  20. 제1 항에 있어서,
    상기 컬러필터층 상에 배치되어 상기 컬러필터들을 커버하는 평탄화층; 및
    상기 평탄화층 상에 배치된 윈도우를 더 포함하는 표시장치.
KR1020220136676A 2022-10-20 2022-10-21 표시장치 KR20240056887A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220136676A KR20240056887A (ko) 2022-10-21 2022-10-21 표시장치
US18/468,578 US20240138227A1 (en) 2022-10-20 2023-09-14 Display device with stacked color filters
CN202311356566.3A CN117917930A (zh) 2022-10-21 2023-10-19 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220136676A KR20240056887A (ko) 2022-10-21 2022-10-21 표시장치

Publications (1)

Publication Number Publication Date
KR20240056887A true KR20240056887A (ko) 2024-05-02

Family

ID=90730002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220136676A KR20240056887A (ko) 2022-10-20 2022-10-21 표시장치

Country Status (3)

Country Link
US (1) US20240138227A1 (ko)
KR (1) KR20240056887A (ko)
CN (1) CN117917930A (ko)

Also Published As

Publication number Publication date
CN117917930A (zh) 2024-04-23
US20240138227A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
EP4160366A1 (en) Display device
KR20240056887A (ko) 표시장치
KR20230153540A (ko) 표시 장치
KR20230143237A (ko) 표시 장치
CN219834824U (zh) 显示设备
US11922717B2 (en) Display device
KR20230134646A (ko) 표시 장치 및 표시 장치 제조 방법
CN219660311U (zh) 显示装置
US20230104772A1 (en) Electronic device
KR20240053721A (ko) 표시 장치
KR20240046371A (ko) 표시 장치
KR20230165927A (ko) 표시 장치
KR20230143265A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230144682A (ko) 표시 장치
KR20240053722A (ko) 표시 장치 및 이의 구동 방법
KR20240048080A (ko) 표시 장치
KR20230050498A (ko) 표시장치
KR20230105741A (ko) 표시 장치
KR20240048048A (ko) 표시 장치
KR20230143266A (ko) 표시 장치
KR20240055973A (ko) 표시 장치
KR20230159656A (ko) 표시 장치
KR20240055970A (ko) 표시 장치
KR20230130195A (ko) 전자 장치
KR20230151573A (ko) 표시 장치 및 이의 제조 방법