KR20230134646A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20230134646A
KR20230134646A KR1020220031486A KR20220031486A KR20230134646A KR 20230134646 A KR20230134646 A KR 20230134646A KR 1020220031486 A KR1020220031486 A KR 1020220031486A KR 20220031486 A KR20220031486 A KR 20220031486A KR 20230134646 A KR20230134646 A KR 20230134646A
Authority
KR
South Korea
Prior art keywords
layer
light
emitting layer
photoelectric conversion
auxiliary
Prior art date
Application number
KR1020220031486A
Other languages
English (en)
Inventor
김현식
박용한
김상우
이대영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220031486A priority Critical patent/KR20230134646A/ko
Priority to US18/179,260 priority patent/US20230292575A1/en
Priority to CN202310220509.6A priority patent/CN116761468A/zh
Publication of KR20230134646A publication Critical patent/KR20230134646A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H10K39/34—Organic image sensors integrated with organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스층, 상기 베이스층 상에 배치된 회로층, 및 상기 회로층 상에 배치되고, 복수의 발광 소자들 및 광감지 소자를 포함하는 소자층을 포함할 수 있다. 상기 복수의 발광 소자들은, 제1 색광을 방출하는 제1 발광층, 상기 제1 색광과 상이한 제2 색광을 방출하는 제2 발광층, 및 상기 제1 색광 및 상기 제2 색광과 상이한 제3 색광을 방출하는 제3 발광층을 포함할 수 있다. 상기 광감지 소자는 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하는 광전 변환층을 포함할 수 있다.

Description

표시 장치 및 표시 장치 제조 방법 {DISPLAY DEVICE, AND METHOD OF MANUFACTUIRNG DISPLAY DEVICE}
본 발명은 생체 정보 인식이 가능한 고해상도 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
표시 장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시 장치들은 사용자의 생체 정보를 감지하기 위한 기능을 함께 포함하고 있다. 생체 정보 인식 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다.
본 발명은 생체 정보 인식이 가능한 고해상도 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명은 생체 정보 인식이 가능한 고해상도 표시 장치 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 상에 배치된 회로층, 및 상기 회로층 상에 배치되고, 복수의 발광 소자들 및 광감지 소자를 포함하는 소자층을 포함할 수 있다. 상기 복수의 발광 소자들은, 제1 색광을 방출하는 제1 발광층, 상기 제1 색광과 상이한 제2 색광을 방출하는 제2 발광층, 및 상기 제1 색광 및 상기 제2 색광과 상이한 제3 색광을 방출하는 제3 발광층을 포함할 수 있다. 상기 광감지 소자는 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하는 광전 변환층을 포함할 수 있다.
상기 표시 장치는 상기 회로층 상에 배치되고, 상기 제1 발광층이 배치된 제1 개구, 상기 제2 발광층이 배치된 제2 개구, 및 상기 제3 발광층이 배치된 제3 개구가 정의된 화소 정의막을 더 포함할 수 있다. 상기 광전 변환층은 상기 제1 개구, 상기 제2 개구, 및 상기 제3 개구와 비중첩할 수 있다.
상기 제1 발광층, 상기 제2 발광층 및 상기 제3 발광층은 서로 이격될 수 있다.
상기 광전 변환층은 상기 제1 내지 제3 발광층들 각각의 일부분들과 모두 중첩할 수 있다.
상기 광전 변환층의 일부분은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나의 일부분 위에 배치될 수 있다.
상기 광전 변환층의 일부분은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나의 일부분 아래에 배치될 수 있다.
상기 광감지 소자는 상기 광전 변환층 하부에 배치되는 보조 광전 변환층을 더 포함하고, 상기 광전 변환층과 상기 보조 광전 변환층은 직접 접촉될 수 있다.
상기 보조 광전 변환층은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩할 수 있다.
상기 광전 변환층의 엣지와 상기 보조 광전 변환층의 엣지는 서로 정렬될 수 있다.
상기 복수의 발광 소자들은, 상기 제1 발광층의 하부에 배치되는 제1 보조 발광층, 상기 제2 발광층의 하부에 배치되는 제2 보조 발광층, 및 상기 제3 발광층의 하부에 배치되는 제3 보조 발광층들 중 적어도 어느 하나를 더 포함할 수 있다.
상기 제1 발광층의 엣지와 제1 보조 발광층의 엣지는 서로 정렬되고, 제2 발광층의 엣지와 제2 보조 발광층의 엣지는 서로 정렬되고, 제3 발광층의 엣지와 제3 보조 발광층의 엣지는 서로 정렬될 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 베이스층 상에 회로층을 형성하는 단계, 및 상기 회로층 상에 소자층을 형성하는 단계를 포함할 수 있다. 상기 소자층을 형성하는 단계는, 제1 발광층을 형성하는 단계, 제2 발광층을 형성하는 단계, 제3 발광층을 형성하는 단계, 및 광전 변환층을 형성하는 단계를 포함할 수 있다. 상기 광전 변환층은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩할 수 있다.
상기 소자층을 형성하는 단계는, 상기 제1 발광층, 상기 광전 변환층, 상기 제2 발광층, 및 상기 제3 발광층을 순차적으로 형성하는 단계를 포함할 수 있다.
상기 소자층을 형성하는 단계는, 상기 제1 발광층, 상기 제2 발광층, 상기 광전 변환층, 및 상기 제3 발광층을 순차적으로 형성하는 단계를 포함할 수 있다.
상기 소자층을 형성하는 단계는, 상기 제1 발광층, 상기 제2 발광층, 상기 제3 발광층, 및 상기 광전 변환층을 순차적으로 형성하는 단계를 포함할 수 있다.
상기 소자층을 형성하는 단계는, 보조 광전 변환층을 형성하는 단계를 더 포함하고, 상기 보조 광전 변환층은 상기 광전 변환층 아래에 형성될 수 있다.
상기 보조 광전 변환층을 형성하는 단계는, 상기 보조 광전 변환층이 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하도록 형성될 수 있다.
상기 회로층 상에 제1 개구, 제2 개구, 및 제3 개구가 정의된 화소 정의막을 형성하는 단계를 더 포함하고, 상기 제1 발광층은 상기 제1 개구에 형성되고, 상기 제2 발광층은 상기 제2 개구에 형성되고, 상기 제3 발광층은 제3 개구에 형성될 수 있다.
상기 광전 변환층을 형성하는 단계는, 상기 광전 변환층이 상기 제1 개구, 상기 제2 개구, 및 상기 제3 개구와 비중첩되도록 형성하는 단계를 포함할 수 있다.
상기 소자층을 형성하는 단계는, 제1 보조 발광층, 제2 보조 발광층, 및 제3 보조 발광층을 형성하는 단계를 더 포함할 수 있다. 상기 제1 발광층 상기 제1 보조 발광층 위에 형성되고, 상기 제2 발광층 상기 제2 보조 발광층 위에 형성되고, 상기 제3 발광층은 상기 제3 보조 발광층 위에 형성될 수 있다.
상술한 바에 따르면, 광전 변환층의 일부가 복수의 발광층들 중 일부와 중첩함으로써, 같은 면적 내에 더 많은 발광 소자가 배치될 수 있다. 따라서, 고해상도의 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 하나의 화소 및 하나의 센서의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 복수의 발광층들 및 광전 변환층의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치 일부의 단면도이다.
도 7a는 도 5에 도시된 I-I'에 대응하는 소자층을 도시한 단면도이다.
도 7b는 도 5에 도시된 II-II'에 대응하는 소자층을 도시한 단면도이다.
도 7c는 도 5의 도시된 III-III'에 대응하는 소자층을 도시한 단면도이다.
도 8a는 도 5에 도시된 I-I'에 대응하는 소자층을 도시한 단면도이다.
도 8b는 도 5에 도시된 II-II'에 대응하는 소자층을 도시한 단면도이다.
도 8c는 도 5의 도시된 III-III'에 대응하는 소자층을 도시한 단면도이다.
도 9a는 도 5에 도시된 I-I'에 대응하는 소자층을 도시한 단면도이다.
도 9b는 도 5에 도시된 II-II'에 대응하는 소자층을 도시한 단면도이다.
도 9c는 도 5의 도시된 III-III'에 대응하는 소자층을 도시한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
“부(part)”, "유닛"이라는 용어는 특정 기능을 수행하는 소프트웨어 구성 요소(component) 또는 하드웨어 구성 요소를 의미한다. 하드웨어 구성 요소는 예를 들어, FPGA(field-programmable gate array) 또는 ASIC(application-specific integrated circuit)을 포함할 수 있다. 소프트웨어 구성 요소는 실행 가능한 코드 및/또는 어드레스 가능 저장 매체 내의 실행 가능 코드에 의해 사용되는 데이터를 지칭할 수 있다. 따라서 소프트웨어 구성 요소들은 예를 들어, 객체 지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 작업 구성 요소들일 수 있으며, 프로세스들, 기능들, 속성들, 절차들, 서브 루틴들, 프로그램 코드 세그먼트들, 드라이버들, 펌웨어들, 마이크로 코드들, 회로들, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 배열들 또는 변수들을 포함할 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 표시 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.
표시 장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시 장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다. 이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다. 즉, 평면은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면과 나란할 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉은 물론 표시 장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다. 외부 입력은 별도의 장치, 예를 들어, 액티브 펜 또는 디지타이저 펜에 의해 제공될 수도 있다.
표시 장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시 장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지 영역이 제공될 수 있다. 생체 정보 감지 영역은 투과 영역(TA)의 전체 영역에 제공되거나, 투과 영역(TA)의 일부 영역에 제공될 수 있다. 도 1에서는 투과 영역(TA)의 전체가 생체 정보 감지 영역으로 활용되는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 생체 정보 감지 영역이 투과 영역(TA)의 일부분에 제공될 수도 있다.
표시 장치(DD)의 외관은 윈도우(WM)와 하우징(EDC)에 의해 구성될 수 있다. 예를 들어, 윈도우(WM)와 하우징(EDC)은 서로 결합될 수 있고, 그 내부에 표시 장치(DD)의 다른 구성 요소들, 예를 들어, 표시 모듈(DM)이 수용될 수 있다.
윈도우(WM)의 전면은 표시 장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시 모듈(DM)과 하우징(EDC) 사이에는 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
표시 모듈(DM)은 표시 패널(DP), 입력 감지층(ISL), 및 반사 방지층(CFL)을 포함할 수 있다.
표시 패널(DP)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시 패널(DP)은 발광형 표시 패널일 수 있으며, 예를 들어, 표시 패널(DP)은 유기발광 표시 패널, 무기발광 표시 패널, 유기-무기발광 표시 패널, 퀀텀닷 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
표시 패널(DP)은 베이스층(BL), 화소층(PXL) 및 봉지층(TFE)을 포함한다. 본 발명에 따른 표시 패널(DP)은 플렉서블(flexible) 표시 패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시 패널 또는 리지드(rigid) 표시 패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
화소층(PXL)은 베이스층(BL) 상에 배치된다. 화소층(PXL)은 회로층(DP_CL) 및 소자층(DP_ED)을 포함할 수 있다. 회로층(DP_CL)은 베이스층(BL)과 소자층(DP_ED) 사이에 배치된다.
회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동 회로 및 외부 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동 회로 등을 포함할 수 있다. 외부 정보는 생체 정보일 수 있다. 본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서 등일 수 있다. 또한, 센서는 광학 방식으로 생체 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동 회로 및/또는 센서 구동 회로에 연결된 신호 라인들을 더 포함할 수 있다.
소자층(DP_ED)은 화소들 각각에 포함된 복수의 발광 소자들 및 센서들 각각에 포함된 광감지 소자를 포함할 수 있다. 복수의 발광 소자들은 제1 발광층(EL1, 도 5 참조), 제2 발광층(EL2, 도 5 참조), 및 제3 발광층(EL3, 도 5 참조)을 포함할 수 있다. 본 발명의 일 예로, 광감지 소자는 포토 다이오드일 수 있다. 광감지 소자는 사용자의 지문에 의해 반사된 광을 감지 또는 광에 반응하는 센서일 수 있다. 회로층(DP_CL) 및 소자층(DP_ED)에 대해서는 이후 도 6을 참조하여 구체적으로 설명하기로 한다.
봉지층(TFE)은 소자층(DP_ED)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 소자층(DP_ED)을 보호할 수 있다.
표시 패널(DP) 상에 입력 감지층(ISL)이 형성될 수 있다. 입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISL)은 연속 공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)이 표시 패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다. 대안적으로 입력 감지층(ISL)과 표시 패널(DP) 사이에 접착필름이 배치될 수 있다. 이 경우, 입력 감지층(ISL)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시 패널(DP)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시 패널(DP)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
반사 방지층(CFL)은 입력 감지층(ISL) 위에 배치될 수 있다. 반사 방지층(CFL)은 표시 장치(DD)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층(CFL)은 연속된 공정을 통해 입력 감지층(ISL) 위에 형성될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 반사 방지층(CFL)은 표시 패널(DP)과 입력 감지층(ISL) 사이에 배치될 수도 있다. 반사 방지층(CFL)은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 표시 패널(DP)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층(CFL)은 상기 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 접착층(AL)을 더 포함할 수 있다. 윈도우(WM)는 접착층(AL)에 의해 반사 방지층(CFL)에 부착될 수 있다. 접착층(AL)은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(DD)의 블럭도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400) 및 리드 아웃 회로(500)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS) 및 제4 제어 신호(RCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2), 및 리셋 전압(Vrst)을 발생한다.
표시 패널(DP)은 투과 영역(TA, 도 1 참조)에 대응하는 표시 영역(DA) 및 베젤 영역(BZA, 도 1 참조)에 대응하는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA)에 배치되는 복수의 화소들(PX) 및 표시 영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 센서들(FX) 각각은 서로 인접하는 두 개의 화소(PX) 사이에 배치될 수 있다. 복수의 화소들(PX) 및 복수의 센서들(FX)은 제1 및 제2 방향들(DR1, DR2) 상에서 교번적으로 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 즉, 복수의 센서들(FX) 중 제1 방향(DR1) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치되거나, 복수의 센서들(FX) 중 제2 방향(DR2) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치될 수 있다.
표시 패널(DP)은 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm) 및 리드아웃라인들(RL1-RLh)을 더 포함한다.
초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn) 및 발광 제어 라인들(EML1-EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm) 및 리드아웃라인들(RL1-RLh)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1-SILn), 보상 스캔 라인들(SCL1-SCLn), 기입 스캔 라인들(SWL1-SWLn), 블랙 스캔 라인들(SBL1-SBLn), 발광 제어 라인들(EML1-EMLn), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 예를 들어, 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 그러나, 각 화소(PX)에 연결되는 스캔 라인의 개수는 이에 한정되지 않으며, 변경될 수 있다.
복수의 센서들(FX)은 기입 스캔 라인들(SWL1-SWLn) 및 리드아웃라인들(RL1-RLh)에 각각 전기적으로 연결된다. 하나의 센서(FX)는 하나의 스캔 라인에 전기적으로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 각 센서(FX)에 연결되는 스캔 라인의 개수는 가변될 수 있다. 본 발명의 일 예로, 리드아웃라인들(RL1-RLh)의 개수는 데이터 라인들(DL1-DLm)의 개수의 1/2에 해당할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 리드아웃라인들(RL1-RLh)의 개수는 데이터 라인들(DL1-DLm)의 개수의 1/4 또는 1/8 등에 해당할 수 있다.
스캔 드라이버(300)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 다만 이에 특별히 제한되지 않는다. 예를 들어, 스캔 드라이버(300)의 적어도 일부는 표시 영역(DA)에 배치될 수도 있다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1-SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1-SCLn)로 보상 스캔 신호들을 출력한다. 또한, 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 기입 스캔 라인들(SWL1-SWLn)로 기입 스캔 신호들을 출력하고, 블랙 스캔 라인들(SBL1-SBLn)로 블랙 스캔 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)는 제1 및 제2 스캔 드라이버를 포함할 수 있다. 제1 스캔 드라이버는 초기화 스캔 신호들 및 보상 스캔 신호들을 출력할 수 있고, 제2 스캔 드라이버는 기입 스캔 신호들 및 블랙 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1-EMLn)에 연결될 수 있다. 이 경우, 발광 드라이버(350)는 생략되고, 스캔 드라이버(300)가 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다.
리드 아웃 회로(500)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신한다. 리드 아웃 회로(500)는 제4 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1-RLh)로부터 감지 신호들을 수신할 수 있다. 리드 아웃 회로(500)는 리드아웃라인들(RL1-RLh)로부터 수신된 감지 신호들을 가공하고, 가공된 감지 신호들(S_FS)을 구동 컨트롤러(100)로 제공할 수 있다. 구동 컨트롤러(100)는 감지 신호들(S_FS)에 근거하여 생체 정보를 인식할 수 있다.
도 4는 본 발명의 일 실시예에 따른 하나의 화소(PX) 및 하나의 센서(FX)의 등가 회로도이다.
복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 도 4에 도시된 화소(PX)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 또한, 도 4에는 도 3에 도시된 복수의 센서들(FX) 중 하나의 센서(FX)의 등가 회로도가 예시적으로 도시된다. 복수의 센서들(FX) 각각은 동일한 회로 구조를 가지므로, 상기 센서(FX)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다.
도 3 및 도 4를 참조하면, 화소(PX)는 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 초기화 스캔 라인들(SIL1-SILn) 중 j번째 초기화 스캔 라인(SILj), 보상 스캔 라인들(SCL1-SCLn) 중 j번째 보상 스캔 라인(SCLj), 기입 스캔 라인들(SWL1-SWLn) 중 j번째 기입 스캔 라인(SWLj), 블랙 스캔 라인들(SBL1-SBLn) 중 j번째 블랙 스캔 라인(SBLj), 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된다.
화소(PX)는 발광 소자(ED) 및 화소 구동 회로(PD)를 포함한다. 발광 소자(ED)는 발광 다이오드일 수 있다. 본 발명의 일 예로, 발광 소자(ED)는 유기 발광층을 포함하는 유기발광 다이오드일 수 있다.
화소 구동 회로(PD)는 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2), 그리고 하나의 커패시터(Cst)를 포함한다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon, LTPS) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 예를 들어, 제3 및 제4 트랜지스터들(T3, T4)은 산화물 반도체 트랜지스터이고, 제1, 제2, 제5 트랜지스터들(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2)은 LTPS 트랜지스터일 수 있다.
구체적으로, 표시 장치(DD, 도 1 참조)의 밝기에 직접적으로 영향을 미치는 제1 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 디스플레이 장치를 구현할 수 있다. 한편, 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1 트랜지스터(T1)의 구동 게이트 전극과 연결되는 제3 트랜지스터(T3), 제4 트랜지스터(T4) 중 적어도 하나를 산화물 반도체로 채용하여 구동 게이트 전극으로 흘러갈 수 있는 누설전류를 방지하는 동시에 소비전력을 줄일 수 있다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 P-타입 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 N-타입 트랜지스터일 수 있다.
본 발명에 따른 화소 구동 회로(PD)의 구성은 도 4에 도시된 실시예에 제한되지 않는다. 도 4에 도시된 화소 구동 회로(PD)는 하나의 예시에 불과하고 화소 구동 회로(PD)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
j번째 초기화 스캔 라인(SILj), j번째 보상 스캔 라인(SCLj), j번째 기입 스캔 라인(SWLj), j번째 블랙 스캔 라인(SBLj) 및 j번째 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj), j번째 보상 스캔 신호(SCj), j번째 기입 스캔 신호(SWj), j번째 블랙 스캔 신호(SBj) 및 j번째 발광 제어 신호(EMj)를 화소(PX)로 전달할 수 있다. i번째 데이터 라인(DLi)은 i번째 데이터 신호(Di)를 화소(PX)로 전달한다. i번째 데이터 신호(Di)는 표시 장치(DD, 도 3 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다.
제1 및 제2 구동 전압 라인들(VL1, VL2)은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 화소(PX)로 각각 전달할 수 있다. 또한, 제1 및 제2 초기화 전압 라인들(VL3, VL4)은 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 화소(PX)로 각각 전달할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 접속된다. 제1 트랜지스터(T1)는 제1 발광 제어 트랜지스터(ET1)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)를 경유하여 발광 소자(ED)의 애노드(미도시)와 연결된 제2 전극, 커패시터(Cst)의 일단(예를 들어, 제1 노드(N1))과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 i번째 데이터 라인(DLi)이 전달하는 i번째 데이터 신호(Di)를 전달받아 발광 소자(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j번째 기입 스캔 라인(SWLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 트랜지스터(T2)는 j번째 기입 스캔 라인(SWLj)을 통해 전달받은 기입 스캔 신호(SWj)에 따라 턴 온되어 i번째 데이터 라인(DLi)으로부터 전달된 i번째 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제3 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 및 j번째 보상 스캔 라인(SCLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제3 트랜지스터(T3)는 j번째 보상 스캔 라인(SCLj)을 통해 전달받은 j번째 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제3 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 인가되는 제1 초기화 전압 라인(VL3)과 제1 노드(N1) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 전달되는 제1 초기화 전압 라인(VL3)과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극, 및 j번째 초기화 스캔 라인(SILj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제4 트랜지스터(T4)는 j번째 초기화 스캔 라인(SILj)을 통해 전달받은 j번째 초기화 스캔 신호(SIj)에 따라 턴 온된다. 턴 온된 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)을 제1 노드(N1)에 전달하여 제1 트랜지스터(T1)의 제3 전극의 전위(즉, 제1 노드(N1)의 전위)를 초기화시킨다.
제1 발광 제어 트랜지스터(ET1)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드(미도시)에 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다.
제1 및 제2 발광 제어 트랜지스터들(ET1, ET2)은 j번째 발광 제어 라인(EMLj)을 통해 전달받은 j번째 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제1 발광 제어 트랜지스터(ET1)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 소자(ED)에 전달될 수 있다.
제5 트랜지스터(T5)는 제2 초기화 전압(VINT2)이 전달되는 제2 초기화 전압 라인(VL4)에 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)의 제2 전극과 연결된 제2 전극 및 블랙 스캔 라인(SBLj)과 연결된 제3 전극(예를 들어, 게이트 전극)을 포함한다. 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮거나 같은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제1 및 제2 초기화 전압(VINT1, VINT2) 각각은 -3.5V의 전압을 가질 수 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 제3 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 소자(ED)의 캐소드는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제1 구동 전압(ELVDD)은 4.6V, 제2 구동 전압(ELVSS)은 -2.5V일 수 있다.
센서(FX)는 리드아웃라인들(RL1-RLh) 중 d번째 리드아웃라인(RLd), j번째 기입 스캔 라인(SWLj), 및 리셋 제어 라인(RCL)에 접속된다.
센서(FX)는 광감지부(LSU) 및 센서 구동 회로(SD)를 포함한다. 광감지부(LSU)는 서로 병렬 연결된 k개의 광감지 소자를 포함할 수 있다. k가 2인 경우, 제1 및 제2 광감지 소자들(OPD1, OPD2)은 서로 병렬 연결될 수 있다. 제1 및 제2 광감지 소자들(OPD1, OPD2) 각각은 포토 다이오드일 수 있다. 본 발명의 일 예로, 제1 및 제2 광감지 소자들(OPD1, OPD2) 각각은 광전 변환층으로 유기 물질을 포함하는 유기 포토 다이오드일 수 있다. 제1 및 제2 광감지 소자들(OPD1, OPD2)의 제1 및 제2 애노드들(미도시)은 제1 센싱 노드(SN1)에 연결되고, 제1 및 제2 캐소드들은 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. k가 4인 경우, 제1 내지 제4 광감지 소자(미도시)는 서로 병렬 연결될 수 있다.
센서 구동 회로(SD)는 3개의 트랜지스터들(ST1, ST2, ST3)을 포함한다. 3개의 트랜지스터들(ST1, ST2, ST3)은 각각 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 적어도 하나는 산화물 반도체 트랜지스터일 수 있다. 본 발명의 일 예로, 리셋 트랜지스터(ST1)는 산화물 반도체 트랜지스터이고, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 LTPS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 적어도 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)가 산화물 반도체 트랜지스터일 수 있고, 증폭 트랜지스터(ST2)가 LTPS 트랜지스터일 수 있다.
또한, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부는 P-타입 트랜지스터일 수 있고, 일부는 N-타입 트랜지스터일 수 있다. 본 발명의 일 예로, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 P-타입 트랜지스터일 수 있고, 리셋 트랜지스터(ST1)는 N-타입 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)가 모두 N-타입 트랜지스터이거나, 모두 P-타입 트랜지스터일 수도 있다.
본 발명에 따른 센서 구동 회로(SD)의 회로 구성은 도 4에 제한되지 않는다. 도 4에 도시된 센서 구동 회로(SD)는 하나의 예시에 불과하고 센서 구동 회로(SD)의 구성은 변형되어 실시될 수 있다.
리셋 트랜지스터(ST1)는 제3 초기화 전압 라인(VL5)에 연결되어 리셋 전압(Vrst)을 수신하는 제1 전극, 제1 센싱 노드(SN1)와 연결된 제2 전극 및 리셋 제어 신호(RST)를 수신하는 제3 전극을 포함한다. 리셋 트랜지스터(ST1)는 리셋 제어 신호(RST)에 응답해서 제1 센싱 노드(SN1)의 전위를 리셋 전압(Vrst)으로 리셋시킬 수 있다. 리셋 제어 신호(RST)는 리셋 제어 라인(RCL)을 통해 제공되는 신호일 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 대안적으로, 리셋 제어 신호(RST)는 j번째 보상 스캔 라인(SCLj)을 통해 공급되는 j번째 보상 스캔 신호(SCj)일 수 있다. 즉, 리셋 트랜지스터(ST1)는 j번째 보상 스캔 라인(SCLj)으로부터 공급된 j번째 보상 스캔 신호(SCj)를 리셋 제어 신호(RST)로써 수신할 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 적어도 리셋 제어 신호(RST)의 활성화 구간 동안 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다. 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨로 유지되는 DC 전압일 수 있다. 예를 들어, 리셋 전압(Vrst)은 -4.5V일 수 있다.
증폭 트랜지스터(ST2)는 센싱 구동 전압(미도시)을 수신하는 제1 전극, 제2 센싱 노드(SN2)와 연결된 제2 전극 및 제1 센싱 노드(SN1)와 연결된 제3 전극을 포함한다. 증폭 트랜지스터(ST2)는 제1 센싱 노드(SN1)의 전위에 따라 턴 온되어 제2 센싱 노드(SN2)로 센싱 구동 전압(미도시)을 인가할 수 있다. 본 발명의 일 예로, 센싱 구동 전압(미도시)은 제1 구동 전압(ELVDD), 제1 및 제2 초기화 전압(VINT1, VINT2) 중 하나일 수 있다. 센싱 구동 전압(미도시)이 제1 구동 전압(ELVDD)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 구동 전압 라인(VL1)에 전기적으로 연결될 수 있다. 센싱 구동 전압(미도시)이 제1 초기화 전압(VINT1)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제1 초기화 전압 라인(VL3)에 전기적으로 연결될 수 있고, 센싱 구동 전압(미도시)이 제2 초기화 전압(VINT2)인 경우, 증폭 트랜지스터(ST2)의 제1 전극은 제2 초기화 전압 라인(VL4)에 전기적으로 연결될 수 있다.
출력 트랜지스터(ST3)는 제2 센싱 노드(SN2)와 연결된 제1 전극, d번째 리드아웃라인(RLd)과 연결된 제2 전극 및 출력 제어 신호를 수신하는 제3 전극을 포함한다. 출력 트랜지스터(ST3)는 출력 제어 신호에 응답해서 감지 신호(FSd)를 d번째 리드아웃라인(RLd)으로 전달할 수 있다. 출력 제어 신호는 j번째 기입 스캔 라인(SWLj)을 통해 공급되는 j번째 기입 스캔 신호(SWj)일 수 있다. 즉, 출력 트랜지스터(ST3)는 기입 스캔 라인(SWLj)으로부터 공급된 j번째 기입 스캔 신호(SWj)를 출력 제어 신호로써 수신할 수 있다.
센서(FX)의 광감지부(LSU)는 복수의 발광 소자들의 발광 구간동안 광에 노출될 수 있다. 상기 광은 복수의 발광 소자들 중 어느 하나로부터 출력된 광일 수 있다.
만일 사용자의 손(US_F, 도 1 참조)이 표시면을 터치하면, 제1 및 제2 광감지 소자(OPD1, OPD2)는 지문의 융선(ridge) 또는 융선 사이의 골(valley)에 의해 반사된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다.
증폭 트랜지스터(ST2)는 제3 전극으로 입력되는 제1 센싱 노드(SN1)의 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 증폭기(source follower amplifier)일 수 있다.
출력 트랜지스터(ST3)에는 j번째 기입 스캔 라인(SWLj)을 통해 로우 레벨의 j번째 기입 스캔 신호(SWj)가 공급된다. 로우 레벨의 j번째 기입 스캔 신호(SWj)에 대응하여 출력 트랜지스터(ST3)가 턴 온 되면, 증폭 트랜지스터(ST2)를 통해 흐르는 전류에 대응하는 감지 신호(FSd)가 d번째 리드아웃라인(RLd)으로 출력될 수 있다.
리셋 제어 라인(RCL)을 통해 하이 레벨의 리셋 제어 신호(RST)가 공급되면 리셋 트랜지스터(ST1)가 턴 온 된다. 리셋 구간은 리셋 제어 라인(RCL)의 활성화 구간(즉, 하이 레벨 구간)으로 정의될 수 있다. 대안적으로, 리셋 트랜지스터(ST1)가 PMOS 트랜지스터로 이루어질 경우, 리셋 구간동안 로우 레벨의 리셋 제어 신호(RST)가 리셋 제어 라인(RCL)으로 공급될 수 있다. 리셋 구간동안 제1 센싱 노드(SN1)는 리셋 전압(Vrst)에 대응하는 전위로 리셋될 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가지 가질 수 있다.
다음, 리셋 구간이 종료되면, 광감지부(LSU)는 수신된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다.
도 5는 본 발명의 일 실시예에 따른 복수의 발광층들(EL1, EL2, EL3) 및 광전 변환층(OL)의 평면도이다.
도 5를 참조하면, 복수의 발광층들(EL1, EL2, EL3)은 제1 발광층(EL1), 제2 발광층(EL2), 및 제3 발광층(EL3)을 포함할 수 있다. 제1 발광층(EL1)은 제1 색광을 방출할 수 있다. 제2 발광층(EL2)은 제2 색광을 방출할 수 있다. 제2 색광은 제1 색광과 상이할 수 있다. 제3 발광층(EL3)은 제3 색광을 방출할 수 있다. 제3 색광은 제1 색광 및 제2 색광과 상이할 수 있다. 일 실시예에서, 제1 발광층(EL1), 제2 발광층(EL2), 및 제3 발광층(EL3)은 서로 이격될 수 있다.
광전 변환층(OL)은 1 개의 제1 발광층(EL1), 1 개의 제2 발광층(EL2) 및 2 개의 제3 발광층들(EL3)과 인접할 수 있다. 광전 변환층(OL)은 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층들(EL3) 중 적어도 어느 하나와 일부 중첩할 수 있다. 광전 변환층(OL)의 일부가 복수의 발광층들(EL1, EL2, EL3) 중 일부와 중첩함으로써, 같은 면적 내에 더 많은 발광 소자가 배치될 수 있다. 따라서, 고해상도의 표시 장치(DD, 도 1 참조)가 제공될 수 있다. 화소의 경계면 조성 분석 확인 또는 현미경을 이용해 중첩 여부를 확인함으로써, 상기와 같은 구조 여부를 판단할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치(DD) 일부의 단면도이다. 도 6은 센서(FX)가 사용자의 손(US_F)을 통해 입력되는 생체 정보 중 하나인 지문(FGP)을 인식하는 상태를 도시한다. 도 6을 설명함에 있어, 도 2를 참조하여 설명하고, 동일한 도면 부호에 대한 설명은 생략한다.
도 2 및 도 6을 참조하면, 표시 장치(DD)는 표시 패널(DP), 표시 패널(DP) 위에 배치된 입력 감지층(ISL), 입력 감지층(ISL) 위에 배치된 반사 방지층(CFL), 반사 방지층(CFL) 위에 배치된 윈도우(WM)을 포함한다. 표시 패널(DP)은 베이스층(BL), 회로층(DP_CL), 소자층(DP_ED) 및 봉지층(TFE)을 포함한다.
소자층(DP_ED)은 회로층(DP_CL) 상에 배치될 수 있다. 소자층(DP_ED)은 센서(FX)의 제1 광감지 소자(OPD1), 화소(PX)의 발광 소자(ED), 화소 정의막(PDL), 및 캡핑층(CPL)을 포함할 수 있다.
본 명세서에서, 제1 색광은 청색광, 제2 색광은 적색광, 제3 색광은 녹색광에 해당할 수 있다. 도 6에서는 녹색광을 제공하는 하나의 발광 소자(ED)만을 대표적으로 도시하였다.
화소(PX)는 발광 소자(ED) 및 화소 구동부(PDP)를 포함할 수 있다. 발광 소자(ED) 유기 발광 소자, 퀀텀닷 발광 소자를 포함하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 발광 소자(ED)은 전기적 신호에 따라 광이 발생되거나 광량이 제어될 수 있다면 다양한 실시예들을 포함할 수 있다.
센서(FX)는 제1 광감지 소자(OPD1) 및 센서 구동부(SDP)를 포함할 수 있다. 제1 광감지 소자(OPD1)는 외부 물체에 의해 반사된 가시광선 영역의 광을 인식하는 광 센서일 수 있다. 일 실시예에서, 제1 광감지 소자(OPD1)는 지문뿐만 아니라 정맥 등의 사용자의 신체 부위에서 반사된 광을 인식하여 광 신호를 전기적 신호로 변환하는 생체 인식 센서일 수 있다.
발광 소자(ED)에서 방출된 방출광(OT-L)은 외부 물체(US_F, 지문)로부터 반사되어 반사광(IP-L)으로 제1 광감지 소자(OPD1)로 입사될 수 있다. 제1 광감지 소자(OPD1)로 입사되는 반사광(IP-L)은 가시광 영역의 광일 수 있다. 예를 들어, 반사광(IP-L)은 녹색 광일 수 있다. 제1 광감지 소자(OPD1)는 입사된 반사광(IP-L)을 수광하고 이를 전기적 신호로 변환하여 외부 입력을 인지하고, 이를 바탕으로 표시 장치(DD)의 구동 상태를 변화시킬 수 있다.
제1 광감지 소자(OPD1)는 애노드(O_AE), 정공 제어층(HTL), 보조 광전 변환층(SOL), 광전 변환층(OL), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다.
애노드(O_AE)는 회로층(DP_CL) 상에 배치될 수 있다. 애노드(O_AE)는 화소 정의막(PDL)의 광감지 개구(PDL_OPD)를 통해 노출될 수 있다. 애노드(O_AE)는 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다.
다만, 애노드(O_AE)의 재료 및 특성은 이에 제한되지 않는다. 예를 들어, 애노드(O_AE)는 화소 전극 또는 감지 전극일 수 있다. 애노드(O_AE) 는 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 애노드(O_AE) 가 투과형 전극인 경우, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명 금속 산화물을 포함할 수 있다. 애노드(O_AE)가 반투과형 전극 또는 반사형 전극인 경우, Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다.
정공 제어층(HTL)은 애노드(O_AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HTL)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 정공 제어층(HTL)은 정공 주입층 또는 정공 수송층의 단일층의 구조를 가질 수도 있고, 정공 주입 물질 및 정공 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 일 실시예에서, 정공 제어층(HTL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
보조 광전 변환층(SOL)은 정공 제어층(HTL) 상에 배치될 수 있고, 광전 변환층(OL)의 하부에 배치될 수 있다. 보조 광전 변환층(SOL)은 광전 변환층(OL)의 수광 효율을 향상시키기 위해 제공되는 층일 수 있다. 예를 들어, 보조 광전 변환층(SOL)은 공진 보조층일 수 있다. 광 파장의 공진을 보정하기 위해 두께를 조절하는 층일 수 있다. 본 발명의 일 실시예에서는, 보조 광전 변환층(SOL)은 생략될 수 있다.
광전 변환층(OL)은 보조 광전 변환층(SOL) 상에 배치될 수 있다. 광전 변환층(OL)은 광을 수신하여 전기적 신호로 변환하는 수광 물질을 포함할 수 있다. 일 실시예에서 광전 변환층(OL)은 유기 수광 물질을 포함하는 것일 수 있다. 다만, 광전 변환층(OL)을 이루는 물질은 이에 제한되지 않는다. 예를 들어, 광전 변환층(OL)은 유기 고분자 물질 등을 수광 물질로 포함할 수 있으며, 광전 변환층(OL)은 공액 고분자(conjugated polymer)를 포함할 수 있다. 광전 변환층(OL)은 티오펜계 공액 고분자, 벤조디티오펜계 공액 고분자, 티에노[3,4-c]피롤-4,6-디온(TPD)계 공액 고분자, 디케토-피롤-피롤(DPP)계 공액 고분자, 벤조티아디아졸(BT)계 공액 고분자 등을 포함할 수 있다.
동일한 파인 메탈 마스크를 이용하여 보조 광전 변환층(SOL)과 광전 변환층(OL)이 증착될 수 있다. 따라서, 보조 광전 변환층(SOL)의 엣지(E-SOL)와 광전 변환층(OL)의 엣지(E-OL)는 서로 정렬될 수 있다. 즉, 평면상에서 보았을 때, 광전 변환층(OL)은 보조 광전 변환층(SOL)과 중첩될 수 있다.
전자 제어층(METL)은 광전 변환층(OL), 제1 발광층(EL1), 및 정공 제어층(HTL) 상에 배치될 수 있다. 즉, 전자 제어층(METL)은 일체의 형상을 가질 수 있다. 전자 제어층(METL)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 전자 제어층(METL)은 전자 주입층 또는 전자 수송층의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 전자 제어층(METL)은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 발광층으로부터 차례로 적층된 복수의 층들을 더 포함할 수 있다. 일 실시예에서, 전자 제어층(METL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다.
캐소드(CE)는 전자 제어층(METL) 상에 배치될 수 있고, 동일 공정을 통해 동시에 형성될 수 있다. 즉, 캐소드(CE)는 일체의 형상을 가질 수 있다. 캐소드(CE)는 공통 전극일 수 있다. 다만, 캐소드(CE)는 이에 제한되지 않는다. 예를 들어, 캐소드(CE)는 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 캐소드(CE)가 투과형 전극인 경우, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명 금속 산화물을 포함할 수 있다. 캐소드(CE)가 반투과형 전극 또는 반사형 전극인 경우, Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다.
센서 구동부(SDP)는 회로층(DP_CL)에 배치될 수 있다. 센서 구동부(SDP)는 제1 광감지 소자(OPD1)와 전기적으로 연결되어 제1 광감지 소자(OPD1)를 구동시키기 위한 센서 구동 회로(SD, 도 4 참조)를 포함할 수 있다. 센서 구동부(SDP)는 복수의 광감지 소자들(OPD1, OPD2, 도 4 참조) 각각과 일대일로 연결될 수 있다. 다만 이에 제한되는 것은 아니며, 센서 구동부(SDP)는 2개 이상의 복수의 광감지 소자들(OPD1, OPD2)과 연결될 수 있다.
발광 소자(ED)는 제3 애노드(AE3), 정공 제어층(HTL), 제3 보조 발광층(SEL3), 제3 발광층(EL3), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다. 제3 애노드(AE3), 정공 제어층(HTL), 전자 제어층(METL), 및 캐소드(CE)는 제1 광감지 소자(OPD1)의 애노드(O_AE), 정공 제어층(HTL), 전자 제어층(METL) 및 캐소드(CE)의 설명과 동일할 수 있다.
제3 보조 발광층(SEL3)은 정공 제어층(HTL) 상에 배치될 수 있다. 제3 보조 발광층(SEL3)은 제3 발광층(EL3)의 하부에 배치될 수 있다. 제3 보조 발광층(SEL3)은 제3 발광층(EL3)의 출광 효율을 향상시키기 위해 제공되는 층일 수 있다. 예를 들어, 제3 보조 발광층(SEL3)은 공진 보조층일 수 있다. 광 파장의 공진을 보정하기 위해 두께를 조절하는 층일 수 있다. 본 발명의 일 실시예에서는, 제3 보조 발광층(SEL3)은 생략될 수 있다.
제3 발광층(EL3)은 제3 보조 발광층(SEL3) 상에 배치될 수 있다. 제3 발광층(EL3)은 녹색 발광층일 수 있으나, 이에 특별히 제한되는 것은 아니다. 제3 발광층(EL3)은 유기물질 및/또는 무기물질을 포함할 수 있다. 제3 발광층(EL3)은 유색 컬러광을 생성할 수 있다. 제3 발광층(EL3)은 유기 발광 재료를 포함하거나, 퀀텀닷 재료를 포함할 수 있다.
제3 보조 발광층(SEL3)의 엣지(E-SEL3)와 제3 발광층(EL3)의 엣지(E-EL3)는 서로 정렬될 수 있다. 즉, 평면상에서 보았을 때, 제3 발광층(EL3)은 제3 보조 발광층(SEL3)과 중첩될 수 있다.
화소 구동부(PDP)는 회로층(DP_CL)에 배치될 수 있다. 화소 구동부(PDP)는 발광 소자(ED)와 전기적으로 연결되어 발광 소자(ED)를 구동시키기 위한 화소 구동 회로(PD, 도 4 참조)를 포함할 수 있다. 화소 구동부(PDP)는 복수의 발광 소자들(ED1, ED2, ED3, 도 7b 및 도 7c 참조) 각각과 일대일로 연결될 수 있다.
화소 정의막(PDL)은 회로층(DP_CL) 상에 배치될 수 있다. 화소 정의막(PDL)에는 제1 개구(PDL_OP1, 도 5 참조), 제2 개구(PDL_OP2, 도 5 참조), 제3 개구(PDL_OP3), 및 광감지 개구(PDL_OPD)가 정의될 수 있다. 제1 개구(PDL_OP1)에는 제1 발광층(EL1, 도 5 참조)이 배치될 수 있고, 제2 개구(PDL_OP2)에는 제2 발광층(EL2, 도 5 참조)이 배치될 수 있으며, 제3 개구(PDL_OP3)에는 제3 발광층(EL3)이 배치될 수 있다. 도 6에서는 대표적으로 제3 개구(PDL_OP3) 및 광감지 개구(PDL_OPD)에 대해서만 도시하였다.
제3 개구(PDL_OP3)는 제3 애노드(AE3)의 적어도 일부분을 노출시킬 수 있다. 제3 보조 발광층(SEL3) 및 제3 발광층(EL3)은 제3 개구(PDL_OP3)에 의해 노출된 제3 애노드(AE3) 상에 배치된다. 광감지 개구(PDL_OPD)는 애노드(O_AE)의 적어도 일부분을 노출시킬 수 있다. 보조 광전 변환층(SOL) 및 광전 변환층(OL)은 광감지 개구(PDL_OPD)에 의해 노출된 애노드(O_AE) 상에 배치된다.
본 발명의 일 실시예에서 화소 정의막(PDL)은 흑색 물질을 더 포함할 수 있다. 화소 정의막(PDL)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다. 화소 정의막(PDL)은 청색 유기 물질과 흑색 유기 물질이 혼합되어 형성된 것일 수 있다. 화소 정의막(PDL)은 발액성 유기물을 더 포함할 수 있다.
캡핑층(CPL)은 캐소드(CE) 상에 배치될 수 있고, 캐소드(CE)를 커버할 수 있다.
반사 방지층(CFL)은 차광 패턴(BM) 및 복수의 컬러 필터들을 포함할 수 있다. 복수의 컬러 필터들은 적색 컬러 필터, 녹색 컬러 필터(CF_G), 및 청색 컬러 필터를 포함할 수 있으며, 도 6에는 녹색 컬러 필터(CF_G)가 도시되었다. 차광 패턴(BM)은 입력 감지층(ISL) 상에 배치될 수 있다. 녹색 컬러 필터(CF_G)는 차광 패턴(BM) 및 입력 감지층(ISL) 상에 배치될 수 있고, 차광 패턴(BM)을 커버할 수 있다. 차광 패턴(BM)은 빛샘 현상을 방지하고, 인접하는 다른 색의 컬러 필터들 사이의 경계를 구분할 수 있다.
차광 패턴(BM)은 블랙 매트릭스(black matrix)일 수 있다. 차광 패턴(BM)은 유기 안료 또는 염료를 포함하는 것일 수 있다. 차광 패턴(BM)은 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광 패턴(BM)은 프로필렌글리콜모노메틸에테르아세테이트(propylene glycol monomethyl ether acetate), 3-메톡시부틸아세테이트(3-methoxybutyl acetate) 및 유기 흑색 안료를 포함한 차광 조성물로부터 형성된 것일 수 있다. 또한, 차광 패턴(BM)은 화소 정의막(PDL)과 중첩할 수 있다.
도 5 및 도 6을 참조하면, 광전 변환층(OL)은 제1 개구(PDL_OP1), 제2 개구(PDL_OP2), 및 제3 개구(PDL_OP3)와 비중첩할 수 있다. 도 5에 도시되지는 않았으나, 제1 내지 제3 발광층들(EL1, EL2, EL3) 중 적어도 두 개가 서로 일부 중첩할 수 있다. 다만, 제1 발광층(EL1)이 배치되는 제1 개구(PDL_OP1), 제2 발광층(EL2)이 배치되는 제2 개구(PDL_OP2), 및 제3 발광층(EL3)이 배치되는 제3 개구(PDL_OP3) 각각은 서로 비중첩할 수 있다.
도 7a는 도 5에 도시된 I-I'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 7b는 도 5에 도시된 II-II'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 7c는 도 5의 도시된 III-III'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 7a 내지 도 7c를 설명함에 있어, 도 5 및 도 6을 참조하여 설명하고 동일한 도면 부호에 대한 설명은 생략한다.
도 7a를 참조하면, 제1 발광 소자(ED1a)는 제1 애노드(AE1), 정공 제어층(HTL), 제1 발광층(EL1), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다. 제1 발광층(EL1)의 일부분은 화소 정의막(PDL)과 광전 변환층(OL) 일부분 사이에 배치될 수 있다. 제1 발광층(EL1)의 상면의 일부분은 보조 광전 변환층(SOL)의 하면의 일부분과 직접 접촉할 수 있다. 도 7a의 제1 발광 소자(ED1a)는 도 6의 제1 발광 소자(ED1)에서 제1 보조 발광층(SEL1, 도 6 참조)이 생략된 구조를 가질 수 있다.
제1 광감지 소자(OPD1)는 애노드(O_AE), 정공 제어층(HTL), 보조 광전 변환층(SOL), 광전 변환층(OL), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다.
도 7b를 참조하면, 제2 발광 소자(ED2)는 제2 애노드(AE2), 정공 제어층(HTL), 제2 보조 발광층(SEL2), 제2 발광층(EL2), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다. 제2 보조 발광층(SEL2)은 제2 발광층(EL2)의 하부에 배치될 수 있다. 제2 보조 발광층(SEL2)의 엣지(E-SEL2)와 제2 발광층(EL2)의 엣지(E-EL2)는 서로 정렬될 수 있다. 즉, 평면상에서 보았을 때, 제2 발광층(EL2)은 제2 보조 발광층(SEL2)과 중첩될 수 있다.
도 7c를 참조하면, 제3 발광 소자(ED3)는 제3 애노드(AE3), 정공 제어층(HTL), 제3 보조 발광층(SEL3), 제3 발광층(EL3), 전자 제어층(METL), 및 캐소드(CE)를 포함할 수 있다. 제3 보조 발광층(SEL3)은 제2 발광층(EL3)의 하부에 배치될 수 있다. 제3 보조 발광층(SEL3)의 엣지(E-SEL3)와 제3 발광층(EL3)의 엣지(E-EL3)는 서로 정렬될 수 있다. 즉, 평면상에서 보았을 때, 제3 발광층(EL3)은 제3 보조 발광층(SEL3)과 중첩될 수 있다.
도 5, 도 7a 내지 도 7c를 참조하면, 광전 변환층(OL)의 일부분은 제1 발광층(EL1a), 제2 발광층(EL2), 및 제3 발광층(EL3) 중 적어도 어느 하나의 일부분 위에 배치될 수 있다. 광전 변환층(OL)의 일부분은 제1 발광층(EL1a), 제2 발광층(EL2), 및 제3 발광층(EL3) 중 적어도 어느 하나의 일부분 아래에 배치될 수 있다. 도 7a 내지 도 7c에서는 광전 변환층(OL)의 일부분이 제1 발광층(EL1a) 상에 배치되고, 광전 변환층(OL)의 일부분이 제2 발광층(EL2) 및 제3 발광층(EL3) 아래에 배치되는 것을 예시적으로 도시하였다. 다만, 광전 변환층(OL)의 배치구조는 이에 제한되지 않는다.
광전 변환층(OL)은 제1 발광층(EL1a), 제2 발광층(EL2), 및 제3 발광층(EL3) 중 적어도 어느 하나와 일부 중첩할 수 있다. 보조 광전 변환층(SOL)은 제1 발광층(EL1a), 제2 발광층(EL2), 및 제3 발광층(EL3) 중 적어도 어느 하나와 일부 중첩할 수 있다.
복수의 발광 소자들(ED1a, ED2, ED3)은 제1 보조 발광층(SEL1, 도 6 참조), 제2 보조 발광층(SEL2), 및 제3 보조 발광층(SEL3) 중 적어도 어느 하나를 포함할 수 있다. 도 7a 내지 도 7c에서는 제1 보조 발광층(SEL1)은 생략되고, 제2 보조 발광층(SEL2) 및 제3 보조 발광층(SEL3)을 포함하는 것을 도시하였다. 다만, 보조 발광층들(SEL1, SEL2, SEL3)의 유무는 이에 제한되지 않는다.
도 5 및 도 6을 참조하면, 베이스층(BL) 상에 회로층(DP_CL)이 형성될 수 있다. 회로층(DP_CL) 상에 화소 정의막(PDL)이 형성될 수 있다. 화소 정의막(PDL)에는 제1 개구(PDL_OP1), 제2 개구(PDL_OP2), 제3 개구(PDL_OP3), 및 광감지 개구(PDL_OPD)가 정의될 수 있다. 제1 개구(PDL_OP1)에는 제1 발광층(EL1)이 배치될 수 있고, 제2 개구(PDL_OP2)에는 제2 발광층(EL2)이 배치될 수 있으며, 제3 개구(PDL_OP3)에는 제3 발광층(EL3)이 배치될 수 있다. 회로층(DP_CL) 상에 소자층(DP_ED)이 형성될 수 있다.
소자층(DP_ED)을 형성하는 단계는, 제1 발광층(EL1)이 형성되는 단계, 제2 발광층(EL2)이 형성되는 단계, 제3 발광층(EL3)이 형성되는 단계, 및 광전 변환층(OL)이 형성되는 단계를 포함할 수 있다. 광전 변환층(OL)은 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층(EL3) 중 적어도 어느 하나와 일부 중첩하여 형성될 수 있다. 또한, 광전 변환층(OL)은 제1 개구(PDL_OP1), 제2 개구(PDL_OP2), 및 제3 개구(PDL_OP3)와 비중첩되도록 형성될 수 있다.
상기 소자층(DP_ED)을 형성하는 단계는, 보조 광전 변환층(SOL)을 형성하는 단계를 더 포함할 수 있다. 보조 광전 변환층(SOL)은 광전 변환층(OL) 아래에 형성될 수 있다. 또한, 보조 광전 변환층(SOL)은 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층(EL3) 중 적어도 어느 하나와 일부 중첩하여 형성될 수 있고, 제1 개구(PDL_OP1), 제2 개구(PDL_OP2), 및 제3 개구(PDL_OP3)와 비중첩되도록 형성될 수 있다.
상기 소자층(DP_ED)을 형성하는 단계는, 제1 보조 발광층(SEL1), 제2 보조 발광층(SEL2), 및 제3 보조 발광층(SEL3)을 형성하는 단계를 더 포함할 수 있다. 제1 보조 발광층(SEL1)은 제1 발광층(EL1) 아래에 형성되고, 제2 보조 발광층(SEL2)은 상기 제2 발광층(EL2) 아래에 형성되고, 상기 제3 보조 발광층(SEL3)은 상기 제3 발광층(EL3) 아래에 형성될 수 있다.
도 7a 내지 7c를 참조하면, 소자층(DP_ED)을 형성하는 단계에 따르면, 제1 발광층(EL1), 광전 변환층(OL), 제2 발광층(EL2), 및 제3 발광층(EL3)이 순차적으로 형성될 수 있다. 그 결과, 광전 변환층(OL)의 일부분은 제1 발광층(EL1)의 일부분 위에 배치될 수 있고, 제2 발광층(EL2) 및 제3 발광층(EL3)의 일부분은 광전 변환층(OL) 일부분 위에 배치될 수 있다. 도 7a 내지 도 7c에 도시되지는 않았으나, 제1 발광 소자(ED1a)는 제1 발광층(EL1) 아래에 배치되는 제1 보조 발광층(미도시)을 포함할 수 있고, 제2 발광 소자(ED2) 또는 제3 발광 소자(ED3)는 제2 발광층(EL2) 아래에 배치되는 제2 보조 발광층(SEL2)과 제3 발광층(EL3) 아래에 배치되는 제3 보조 발광층(SEL3)을 생략할 수 있다.
도 8a는 도 5에 도시된 I-I'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 8b는 도 5에 도시된 II-II'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 8c는 도 5의 도시된 III-III'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 8a 내지 도 8c를 설명함에 있어, 도 7a 내지 도 7c를 참조하여 설명하고 동일한 도면 부호에 대한 설명은 생략한다.
도 8a 내지 도 8c를 참조하면, 소자층(DP_ED)을 형성하는 단계에 따르면, 제1 발광층(EL1a), 제2 발광층(EL2a), 광전 변환층(OLa), 및 제3 발광층(EL3a)이 순차적으로 형성될 수 있다. 그 결과, 광전 변환층(OLa)의 일부분들은 제1 발광층(EL1a) 및 제2 발광층(EL2a)의 일부분들 위에 각각 배치될 수 있고, 제3 발광층(EL3A)의 일부분은 광전 변환층(OLa) 일부분 위에 배치될 수 있다. 도 8a 내지 도 8c에 도시되지는 않았으나, 제1 발광 소자(ED1b)는 제1 발광층(EL1a) 아래에 배치되는 제1 보조 발광층(미도시)을 포함할 수 있고, 제2 발광 소자(ED2a) 또는 제3 발광 소자(ED3a)는 제2 발광층(EL2a) 아래에 배치되는 제2 보조 발광층(SEL2a)과 제3 보조 발광층(SEL3a)을 생략할 수 있다.
도 9a는 도 5에 도시된 I-I'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 9b는 도 5에 도시된 II-II'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 9c는 도 5의 도시된 III-III'에 대응하는 소자층(DP_ED, 도 6 참조)을 도시한 단면도이다. 도 9a 내지 도 9c를 설명함에 있어, 도 7a 내지 도 7c를 참조하여 설명하고 동일한 도면 부호에 대한 설명은 생략한다.
도 9a 내지 도 9c를 참조하면, 소자층(DP_ED)을 형성하는 단계에 따르면, 제1 발광층(EL1b), 제2 발광층(EL2b), 제3 발광층(EL3b), 및 광전 변환층(OLb)이 순차적으로 형성될 수 있다. 그 결과, 광전 변환층(OLb)의 일부분들은 제1 발광층(EL1b), 제2 발광층(EL2b), 및 제3 발광층(EL3b)의 일부분들 위에 각각 배치될 수 있다. 도 9a 내지 도 9c에 도시되지는 않았으나, 제1 발광 소자(ED1c)는 제1 발광층(EL1b) 아래에 배치되는 제1 보조 발광층(미도시)을 포함할 수 있고, 제2 발광 소자(ED2b) 또는 제3 발광 소자(ED3b)는 제2 발광층(EL2b) 아래에 배치되는 제2 보조 발광층(SEL2b)과 제3 발광층(EL3b) 아래에 배치되는 제3 보조 발광층(SEL3b)을 생략할 수 있다.
도 10은 본 발명의 일 실시예에 따른 복수의 발광층들(EL1-1, EL2-1, EL3-1) 및 광전 변환층(OL-1)의 평면도이다.
도 10를 참조하면, 복수의 발광층들(EL1-1, EL2-1, EL3-1)은 제1 발광층(EL1-1), 제2 발광층(EL2-1), 및 제3 발광층(EL3-1)을 포함할 수 있다. 제1 발광층(EL1-1)은 제1 색광을 방출할 수 있다. 제2 발광층(EL2-1)은 제2 색광을 방출할 수 있다. 제2 색광은 제1 색광과 상이할 수 있다. 제3 발광층(EL3-1)은 제3 색광을 방출할 수 있다. 제3 색광은 제1 색광 및 제2 색광과 상이할 수 있다. 광전 변환층(OL-1)은 제1 발광층(EL1-1), 제2 발광층(EL2-1) 및 제3 발광층(EL3-1) 중 적어도 어느 하나와 일부 중첩할 수 있다.
제1 발광층(EL1-1)의 면적은 제2 발광층(EL2-1), 및 제3 발광층(EL3-1) 각각의 면적보다 클 수 있다. 예를 들어, 제1 발광층(EL1-1)은 청색광을 발광하는 층일 수 있고, 제2 발광층(EL2-1)은 적색광을 발광하고, 제3 발광층(EL3-1)은 녹색광을 발광하는 층일 수 있다.
광전 변환층(OL-1)은 제1 개구(PDL_OP1-1), 제2 개구(PDL_OP2-1), 및 제3 개구(PDL_OP3-1)와 비중첩할 수 있다. 도 12에 도시되지는 않았으나, 제1 내지 제3 발광층들(EL1-1, EL2-1, EL3-1) 중 적어도 두 개가 서로 일부 중첩할 수 있다. 다만, 제1 발광층(EL1-1)이 배치되는 제1 개구(PDL_OP1-1), 제2 발광층(EL2-1)이 배치되는 제2 개구(PDL_OP2-1), 및 제3 발광층(EL3-1)이 배치되는 제3 개구(PDL_OP3-1) 각각은 서로 비중첩할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치
ED1, ED2, ED3: 복수의 발광 소자들
OPD: 광감지 소자
EL1, EL2, EL3: 제1 내지 제3 발광층
OL: 광전 변환층
PDL_OP1, PDL_OP2, PDL_OP3: 제1 내지 제3 개구
PDL: 화소 정의막
SOL: 보조 광전 변환층
SEL1, SEL2, SEL3: 제1 내지 제3 보조 발광층

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 배치된 회로층; 및
    상기 회로층 상에 배치되고, 복수의 발광 소자들 및 광감지 소자를 포함하는 소자층을 포함하고,
    상기 복수의 발광 소자들은,
    제1 색광을 방출하는 제1 발광층;
    상기 제1 색광과 상이한 제2 색광을 방출하는 제2 발광층; 및
    상기 제1 색광 및 상기 제2 색광과 상이한 제3 색광을 방출하는 제3 발광층을 포함하고,
    상기 광감지 소자는,
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하는 광전 변환층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 회로층 상에 배치되고, 상기 제1 발광층이 배치된 제1 개구, 상기 제2 발광층이 배치된 제2 개구, 및 상기 제3 발광층이 배치된 제3 개구가 정의된 화소 정의막을 더 포함하고, 상기 광전 변환층은 상기 제1 개구, 상기 제2 개구, 및 상기 제3 개구와 비중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 발광층, 상기 제2 발광층 및 상기 제3 발광층은 서로 이격된 표시 장치.
  4. 제2 항에 있어서,
    상기 광전 변환층은 상기 제1 내지 제3 발광층들 각각의 일부분들과 모두 중첩하는 표시 장치.
  5. 제1 항에 있어서,
    상기 광전 변환층의 일부분은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나의 일부분 위에 배치되는 표시 장치.
  6. 제1 항에 있어서,
    상기 광전 변환층의 일부분은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나의 일부분 아래에 배치되는 표시 장치.
  7. 제1 항에 있어서,
    상기 광감지 소자는 상기 광전 변환층 하부에 배치되는 보조 광전 변환층을 더 포함하고, 상기 광전 변환층과 상기 보조 광전 변환층은 직접 접촉된 표시 장치.
  8. 제7 항에 있어서,
    상기 보조 광전 변환층은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하는 표시 장치.
  9. 제7 항에 있어서,
    상기 광전 변환층의 엣지와 상기 보조 광전 변환층의 엣지는 서로 정렬된 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 발광 소자들은,
    상기 제1 발광층의 하부에 배치되는 제1 보조 발광층, 상기 제2 발광층의 하부에 배치되는 제2 보조 발광층, 및 상기 제3 발광층의 하부에 배치되는 제3 보조 발광층들 중 적어도 어느 하나를 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 발광층의 엣지와 제1 보조 발광층의 엣지는 서로 정렬되고, 제2 발광층의 엣지와 제2 보조 발광층의 엣지는 서로 정렬되고, 제3 발광층의 엣지와 제3 보조 발광층의 엣지는 서로 정렬된 표시 장치.
  12. 베이스층 상에 회로층을 형성하는 단계; 및
    상기 회로층 상에 소자층을 형성하는 단계를 포함하고,
    상기 소자층을 형성하는 단계는,
    제1 발광층을 형성하는 단계;
    제2 발광층을 형성하는 단계;
    제3 발광층을 형성하는 단계; 및
    광전 변환층을 형성하는 단계를 포함하고,
    상기 광전 변환층은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하는 표시 장치 제조 방법.
  13. 제12 항에 있어서,
    상기 소자층을 형성하는 단계는,
    상기 제1 발광층, 상기 광전 변환층, 상기 제2 발광층, 및 상기 제3 발광층을 순차적으로 형성하는 단계를 포함하는 표시 장치 제조 방법.
  14. 제12 항에 있어서,
    상기 소자층을 형성하는 단계는,
    상기 제1 발광층, 상기 제2 발광층, 상기 광전 변환층, 및 상기 제3 발광층을 순차적으로 형성하는 단계를 포함하는 표시 장치 제조 방법.
  15. 제12 항에 있어서,
    상기 소자층을 형성하는 단계는,
    상기 제1 발광층, 상기 제2 발광층, 상기 제3 발광층, 및 상기 광전 변환층을 순차적으로 형성하는 단계를 포함하는 표시 장치 제조 방법.
  16. 제12 항에 있어서,
    상기 소자층을 형성하는 단계는,
    보조 광전 변환층을 형성하는 단계를 더 포함하고,
    상기 보조 광전 변환층은 상기 광전 변환층 아래에 형성되는 표시 장치 제조 방법.
  17. 제16 항에 있어서,
    상기 보조 광전 변환층을 형성하는 단계는,
    상기 보조 광전 변환층이 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중 적어도 어느 하나와 일부 중첩하도록 형성되는 표시 장치 제조 방법.
  18. 제12 항에 있어서,
    상기 회로층 상에 제1 개구, 제2 개구, 및 제3 개구가 정의된 화소 정의막을 형성하는 단계를 더 포함하고,
    상기 제1 발광층은 상기 제1 개구에 형성되고, 상기 제2 발광층은 상기 제2 개구에 형성되고, 상기 제3 발광층은 제3 개구에 형성되는 표시 장치 제조 방법.
  19. 제18 항에 있어서,
    상기 광전 변환층을 형성하는 단계는,
    상기 광전 변환층이 상기 제1 개구, 상기 제2 개구, 및 상기 제3 개구와 비중첩되도록 형성하는 단계를 포함하는 표시 장치 제조 방법.
  20. 제12 항에 있어서,
    상기 소자층을 형성하는 단계는,
    제1 보조 발광층, 제2 보조 발광층, 및 제3 보조 발광층을 형성하는 단계를 더 포함하고,
    상기 제1 발광층 상기 제1 보조 발광층 위에 형성되고, 상기 제2 발광층 상기 제2 보조 발광층 위에 형성되고, 상기 제3 발광층은 상기 제3 보조 발광층 위에 형성되는 표시 장치 제조 방법.

KR1020220031486A 2022-03-14 2022-03-14 표시 장치 및 표시 장치 제조 방법 KR20230134646A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220031486A KR20230134646A (ko) 2022-03-14 2022-03-14 표시 장치 및 표시 장치 제조 방법
US18/179,260 US20230292575A1 (en) 2022-03-14 2023-03-06 Display device, and method of manufacturing display device
CN202310220509.6A CN116761468A (zh) 2022-03-14 2023-03-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220031486A KR20230134646A (ko) 2022-03-14 2022-03-14 표시 장치 및 표시 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20230134646A true KR20230134646A (ko) 2023-09-22

Family

ID=87931603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220031486A KR20230134646A (ko) 2022-03-14 2022-03-14 표시 장치 및 표시 장치 제조 방법

Country Status (3)

Country Link
US (1) US20230292575A1 (ko)
KR (1) KR20230134646A (ko)
CN (1) CN116761468A (ko)

Also Published As

Publication number Publication date
US20230292575A1 (en) 2023-09-14
CN116761468A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US20190043420A1 (en) Display device
CN112837655A (zh) 具有输入感测功能的显示面板和显示装置
CN115915867A (zh) 显示装置
CN115942831A (zh) 显示装置
CN117280408A (zh) 显示设备
KR20230134646A (ko) 표시 장치 및 표시 장치 제조 방법
CN219834824U (zh) 显示设备
EP4227914A1 (en) Display device
US20230320111A1 (en) Display device
US20230320170A1 (en) Display device and method of manufacturing display device
US20230104772A1 (en) Electronic device
KR20240048048A (ko) 표시 장치
US20230215365A1 (en) Display device
KR20240056887A (ko) 표시장치
US20230354670A1 (en) Display device
US20240130164A1 (en) Display device
KR20240046371A (ko) 표시 장치
KR20240048080A (ko) 표시 장치
KR20240053722A (ko) 표시 장치 및 이의 구동 방법
KR20230144682A (ko) 표시 장치
KR20240094244A (ko) 표시 장치 및 이의 구동 방법
CN116896957A (zh) 显示装置
CN116896955A (zh) 包括传感器的显示装置
KR20240055919A (ko) 표시 장치
KR20230144158A (ko) 표시 장치