KR20230050498A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230050498A
KR20230050498A KR1020210132909A KR20210132909A KR20230050498A KR 20230050498 A KR20230050498 A KR 20230050498A KR 1020210132909 A KR1020210132909 A KR 1020210132909A KR 20210132909 A KR20210132909 A KR 20210132909A KR 20230050498 A KR20230050498 A KR 20230050498A
Authority
KR
South Korea
Prior art keywords
layer
disposed
light
pattern
area
Prior art date
Application number
KR1020210132909A
Other languages
English (en)
Inventor
유병한
김기범
배광수
송보광
안태경
이대영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210132909A priority Critical patent/KR20230050498A/ko
Priority to US17/939,345 priority patent/US20230112427A1/en
Priority to CN202211204308.9A priority patent/CN115955887A/zh
Priority to EP22199034.4A priority patent/EP4164361A1/en
Publication of KR20230050498A publication Critical patent/KR20230050498A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 베이스층, 상기 화소 영역에 배치되는 발광층을 포함하는 발광 소자, 및 상기 센서 영역에 배치되는 광전 변환층을 포함하는 광감지 소자를 포함하는 소자층, 상기 소자층 상에 배치되고 상기 주변 영역 일부에 중첩하는 차광패턴, 및 상기 차광패턴 상에 배치되는 광학패턴을 포함하고, 상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩한다. 이에 따라, 일 실시예의 표시장치는 사용자의 생체 정보를 보다 정밀하게 감지할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 보다 정밀한 생체 정보 인식이 가능한 표시장치에 관한 것이다.
표시장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시장치들은 사용자의 생체 정보를 감지하기 위한 기능을 함께 포함하고 있다.
생체 정보 인식 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다.
본 발명은 생체 정보 인식을 위한 센서를 구비하는 표시패널을 포함하는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 베이스층, 상기 화소 영역에 배치되는 발광층을 포함하는 발광 소자, 및 상기 센서 영역에 배치되는 광전 변환층을 포함하는 광감지 소자를 포함하는 소자층, 상기 소자층 상에 배치되고, 상기 주변 영역 일부에 중첩하는 차광패턴, 및 상기 차광패턴 상에 배치되는 광학패턴을 포함하고, 상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩한다.
상기 차광패턴은 상기 광전 변환층과 평면상에서 중첩하지 않을 수 있다.
상기 차광패턴 및 광학패턴은 차광물질을 포함할 수 있다.
상기 소자층 상에 배치되고, 복수의 컬러필터부들을 포함하는 컬러필터층을 더 포함하고, 상기 차광패턴은 상기 복수의 컬러필터부들 각각의 엣지와 중첩할 수 있다.
상기 컬러필터층은 상기 복수의 컬러필터부들을 커버하는 오버코트층을 더 포함하고, 상기 광학패턴은 상기 오버코트층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 오버코트층 상에 배치되는 추가 유기층을 더 포함하고, 상기 광학패턴은 상기 추가 유기층의 상면에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 광학패턴 상에 배치되고, 상기 광학패턴을 커버하는 유기 평탄층을 더 포함할 수 있다.
상기 소자층은 개구부가 정의된 화소 정의막을 포함하고, 상기 화소 정의막의 상기 개구부 내에 상기 발광층 및 상기 광전 변환층이 배치될 수 있다.
상기 주변 영역은 상기 센서 영역에 인접한 비센서 영역을 포함하고, 상기 광학패턴은 상기 비센서 영역에 중첩할 수 있다.
상기 차광패턴은 적어도 일부가 상기 광학패턴에 중첩하는 제1 서브 차광패턴 및 제2 서브 차광패턴을 포함하고, 단면상에서 상기 제1 서브 차광패턴 및 상기 제2 서브 차광패턴 사이의 이격거리는 상기 센서 영역의 폭보다 클 수 있다.
상기 광학패턴은 상기 광감지 소자와 평면상에서 중첩하고, 서로 이격된 제1 서브 광학패턴 및 제2 서브 광학패턴을 포함하고, 단면상에서 상기 제1 서브 광학패턴 및 상기 제2 서브 광학패턴 사이의 이격거리는 상기 센서 영역의 폭보다 작을 수 있다.
상기 제1 서브 차광패턴은 상기 비센서 영역에 중첩하는 차광 내측면 및 상기 차광 내측면에 대향하는 차광 외측면을 포함하고, 상기 제1 서브 광학패턴은 상기 센서 영역에 중첩하는 광학 내측면 및 상기 광학 내측면에 대향하는 광학 외측면을 포함하고, 상기 광학 외측면은 상기 차광 외측면에 비해 상기 센서 영역에 인접할 수 있다.
상기 차광패턴은 상기 비센서 영역에 중첩하지 않을 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 광학패턴 상에 배치되는 윈도우를 더 포함하고, 상기 윈도우의 상면에 상기 광감지 소자의 감지 영역이 정의될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 소자층 및 상기 차광패턴 사이에 배치되는 입력감지층을 더 포함할 수 있다.
상기 발광 소자는 유기발광 다이오드이고, 상기 광감지 소자는 유기 포토 다이오드일 수 있다.
본 발명의 일 실시예에 따른 표시장치는 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 베이스층, 상기 화소 영역에 배치되는 발광 소자 및 상기 센서 영역에 배치되는 광감지 소자를 포함하는 소자층, 상기 소자층 상에 배치되는 컬러필터층, 상기 컬러필터층 상에 배치되는 광학패턴, 및 상기 광학패턴 상에 배치되는 윈도우를 포함하고, 상기 광학패턴의 상면으로부터 상기 윈도우의 상면까지의 거리는 상기 컬러필터층의 상면으로부터 상기 윈도우의 상면까지의 거리보다 작다.
상기 광감지 소자는 상기 베이스층 상에 배치된 애노드, 상기 애노드 상에 배치된 광전 변환층, 및 상기 광전 변환층 상에 배치된 캐소드를 포함하고, 상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩할 수 있다.
상기 컬러필터층은 복수의 컬러필터부들, 상기 복수의 컬러필터부들 각각의 엣지와 중첩하는 차광패턴, 및 상기 복수의 컬러필터부들을 커버하는 오버코트층을 포함하고, 상기 광학패턴은 상기 오버코트층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치에서는 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된다. 본 발명의 일 실시예에 따른 표시장치는 상기 화소 영역에 배치되는 발광층을 포함하는 발광 소자, 및 상기 센서 영역에 배치되는 광전 변환층을 포함하는 광감지 소자를 포함하는 소자층, 상기 소자층 상에 배치되고, 상기 주변 영역 일부에 중첩하는 차광패턴을 포함하는 컬러필터층, 상기 차광패턴 상에 배치되는 광학패턴을 포함하는 광학층, 및 상기 광학층 상에 배치되는 윈도우를 포함하고, 상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩한다.
본 발명의 일 실시예의 표시장치에 따르면, 표시패널에는 화소 및 센서가 구비되고, 표시패널 상에 배치된 광학층에 의해 센서의 감지 영역이 작게 설계될 수 있다. 이에 따라, 일 실시예의 표시장치는 사용자의 생체 정보를 보다 정밀하게 감지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 표시패널의 일부 영역을 확대한 평면도들이다.
도 5는 본 발명의 일 실시예에 따른 표시패널의 화소를 나타낸 단면도이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시패널의 발광 소자 및 광감지 소자를 나타낸 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 일 동작 상태를 보여주는 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 표시장치의 일부 구성을 간략히 나타낸 모식도이다.
도 8b는 비교예에 따른 표시장치의 일부 구성을 간략히 나타낸 모식도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시패널 및 이의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 표시장치(DD)는 제1 방향(DR1)에 평행한 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 평행한 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지 영역이 제공될 수 있다. 생체 정보 감지 영역은 투과 영역(TA)의 전체 영역에 제공되거나, 투과 영역(TA)의 일부 영역에 제공될 수 있다. 도 1에서는 투과 영역(TA)의 전체가 생체 정보 감지 영역으로 활용되는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 생체 정보 감지 영역이 투과 영역(TA)의 일부분에 제공될 수도 있다.
표시장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 하우징(EDC)을 포함할 수 있다. 본 실시예에서, 윈도우(WM)와 하우징(EDC)은 결합되어 표시장치(DD)의 외관을 구성한다.
윈도우(WM)의 전면은 표시장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시 모듈(DM)은 표시패널(DP) 및 입력 감지층(ISL)을 포함할 수 있다. 표시패널(DP)은 전기적 신호에 따라 영상을 표시하고, 입력 감지층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널, 무기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
도 2를 참조하면, 표시패널(DP)은 베이스층(BL), 회로층(DP_CL), 소자층(DP_ED), 및 봉지층(TFE)을 포함한다. 본 발명에 따른 표시패널(DP)은 플렉서블(flexible) 표시패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시패널 또는 리지드(rigid) 표시패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로층(DP_CL)은 베이스층(BL) 상에 배치된다. 회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동 회로 및 외부 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동 회로 등을 포함할 수 있다. 외부 정보는 생체 정보일 수 있다. 본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서 등일 수 있다. 또한, 센서는 광학 방식으로 생체 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동 회로 및 센서 구동 회로에 연결된 신호 라인들을 더 포함할 수 있다.
소자층(DP_ED)은 화소들 각각에 포함된 발광 소자 및 센서들 각각에 포함된 광감지 소자를 포함할 수 있다. 본 발명의 일 예로, 광감지 소자는 포토 다이오드일 수 있다. 광학식 지문 센서는 사용자의 지문에 의해 반사된 광을 감지할 수 있다. 회로층(DP_CL) 및 소자층(DP_ED)에 대해서는 이후 도 5, 및 도 6a 내지 도 6c를 참조하여 구체적으로 설명하기로 한다.
봉지층(TFE)은 소자층(DP_ED)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 소자층(DP_ED)을 보호할 수 있다.
표시패널(DP) 상에 입력 감지층(ISL)이 형성될 수 있다. 입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISL)은 연속 공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)이 표시패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다. 그러나, 대안적으로 입력 감지층(ISL)과 표시패널(DP) 사이에 내부 접착필름이 배치될 수 있다. 이 경우, 입력 감지층(ISL)은 표시패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시패널(DP)과 별도의 공정을 통해 제조된 후, 내부 접착필름에 의해 표시패널(DP)의 상면에 고정될 수 있다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시패널(DP)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시패널(DP)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
표시 모듈(DM)은 컬러 필터층(CFL)을 더 포함할 수 있다. 본 발명의 일 예로, 컬러 필터층(CFL)은 입력 감지층(ISL) 상에 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 컬러 필터층(CFL)은 표시패널(DP)과 입력 감지층(ISL) 사이에 배치될 수도 있다. 컬러 필터층(CFL)은 복수의 컬러필터부 및 차광패턴을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치(DD)는 컬러 필터층(CFL) 상에 배치된 광학층(OPL)을 더 포함한다. 광학층(OPL)은 광학패턴을 포함하여, 광감지 소자의 감지 영역을 축소시켜 감지 정밀도를 개선시킬 수 있다. 이하, 입력 감지층(ISL), 컬러 필터층(CFL), 및 광학층(OPL)의 구조에 관한 자세한 사항은 후술될 것이다.
도시하지는 않았으나, 표시장치(DD)는 광학층(OPL)과 윈도우(WM) 사이에 배치되는 접착층을 더 포함할 수 있다. 윈도우(WM)는 접착층에 의해 광학층(OPL) 등에 부착될 수 있다. 접착층은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
하우징(EDC)은 윈도우(WM)와 결합된다. 하우징(EDC)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다. 하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시 모듈(DM)과 하우징(EDC) 사이에는 표시장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 블록도이고, 도 4a 및 도 4b는 본 발명의 실시예들에 따른 표시패널의 일부 영역을 확대한 평면도들이다.
도 3을 참조하면, 표시장치(DD)는 표시패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400) 및 리드아웃회로(500)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS) 및 제4 제어 신호(RCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2), 및 리셋 전압(VRST)을 발생한다.
표시패널(DP)은 투과 영역(TA, 도 1)에 대응하는 표시 영역(DA) 및 베젤 영역(BZA, 도 1)에 대응하는 비표시 영역(NDA)을 포함할 수 있다.
표시패널(DP)은 표시 영역(DA)에 배치되는 복수의 화소들(PX) 및 표시 영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 센서들(FX) 각각은 서로 인접하는 두 개의 화소(PX) 사이에 배치될 수 있다. 복수의 화소들(PX) 및 복수의 센서들(FX)은 제1 및 제2 방향(DR1, DR2) 상에서 교번적으로 배치될 수 있다.
표시패널(DP)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 리드아웃라인들(RL1~RLm)을 더 포함한다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm) 및 리드아웃라인들(RL1~RLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 그리고 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 첫 번째 행의 화소들(PX)은 제1 초기화 스캔 라인(SIL1), 제1 보상 스캔 라인(SCL1), 제1 및 제2 기입 스캔 라인(SWL1, SWL2)에 연결될 수 있다. 또한, 두 번째 행의 화소들(PX)은 제2 초기화 스캔 라인(SIL2), 제2 보상 스캔 라인(SCL2), 제2 및 제3 기입 스캔 라인(SWL2, SWL3)에 연결될 수 있다.
복수의 센서들(FX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn) 및 리드아웃라인들(RL1~RLm)에 각각 전기적으로 연결된다. 복수의 센서들(FX) 각각은 2개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 첫 번째 행의 센서들(FX)은 제1 초기화 스캔 라인(SIL1) 및 제1 보상 스캔 라인(SCL1)에 연결될 수 있다. 또한, 두 번째 행의 센서들(FX)은 제2 초기화 스캔 라인(SIL2) 및 제2 보상 스캔 라인(SCL2)에 연결될 수 있다.
스캔 드라이버(300)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 제1 제어 신호(SCS)는 시작 신호 및 복수의 클럭 신호를 포함할 수 있다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1~SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1~SCLn)로 보상 스캔 신호들을 출력하며, 기입 스캔 라인들(SWL1~SWLn+1)로 기입 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)에 연결될 수 있다. 이 경우, 스캔 드라이버(300)는 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
리드아웃회로(500)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신한다. 리드아웃회로(500)는 제4 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1~RLm)로부터 감지 신호들을 수신할 수 있다. 리드아웃회로(500)는 리드아웃라인들(RL1~RLm)로부터 수신된 감지 신호들을 가공하고, 가공된 감지 신호들(S_FS)을 구동 컨트롤러(100)로 제공할 수 있다. 구동 컨트롤러(100)는 감지 신호들(S_FS)에 근거하여 생체 정보를 인식할 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 표시패널(DP)은 화소들(PXR, PXG, PXB) 및 센서들(FX)을 포함한다. 화소들(PXR, PXG, PXB) 각각은 발광 소자(ED_R, ED_G, ED_B) 및 화소 구동 회로(PDC)를 포함한다. 센서들(FX) 각각은 광감지 소자(OPD) 및 센서 구동 회로(SDC)를 포함한다.
화소들(PXR, PXG, PXB) 및 센서들(FX)은 제1 방향(DR1)으로 번갈아 배치되고, 제2 방향(DR2)으로 번갈아 배치된다. 화소들(PXR, PXG, PXB)은 제1 컬러(예를 들면, 레드(R))의 광을 출력하는 발광 소자(이하, 제1 발광 소자(ED_R))를 포함하는 제1 화소들(PXR), 제2 컬러(예를 들면, 그린(G))의 광을 출력하는 발광 소자(이하, 제2 발광 소자(ED_G))를 포함하는 제2 화소들(PXG) 및 제3 컬러(예를 들면, 블루(B))의 광을 출력하는 발광 소자(이하, 제3 발광 소자(ED_B))를 포함하는 제3 화소들(PXB)을 포함한다.
도 4a에 도시된 바와 같이, 제1 방향(DR1) 및 제2 방향(DR2) 각각의 방향에서, 제1 화소들(PXR) 및 제3 화소들(PXB)은 서로 교대로 반복되어 배치될 수 있다. 제2 화소들(PXG)은 제1 방향(DR1) 및 제2 방향(DR2) 각각을 따라 배열될 수 있다.
제1 방향(DR1) 및 제2 방향(DR2) 각각의 방향에서, 센서들(FX) 각각은 서로 인접하는 제1 화소(PXR) 및 제3 화소(PXB) 사이에 배치될 수 있다. 또한, 제1 방향(DR1) 및 제2 방향(DR2) 각각의 방향에서, 센서들(FX) 각각은 두 개의 제2 화소들(PXG) 사이에 배치될 수 있다. 그러나, 화소들(PX) 및 센서들(FX)의 배열 구조는 이에 한정되지 않는다.
도 4b에 도시된 바와 같이, 제1 방향(DR1) 상에서, 센서들(FX) 각각은 두 개의 제1 화소들(PXR) 사이, 두 개의 제2 화소들(PXG) 사이, 및 두 개의 제3 화소들(PXB) 사이에 배치될 수 있다. 또한, 제2 방향(DR2) 상에서, 센서들(FX) 각각은 서로 인접한 제1 화소(PXR)와 제3 화소(PXB)의 사이 그리고 두 개의 제2 화소들(PXG) 사이에 배치될 수 있다. 이외에도, 화소들(PX) 및 센서들(FX)의 배열 구조는 다양하게 변형될 수 있다.
예를 들어, 제1 화소들(PXR)과 제3 화소들(PXB)은 서로 다른 열 또는 서로 다른 행에 배치될 수 있다. 제1 화소들(PXR)은 홀수번째 열에 배치되면, 제3 화소들(PXB)은 짝수번째 열에 배치될 수 있다. 제1 화소들(PXR)은 홀수번째 행에 배치되면, 제3 화소들(PXB)은 짝수번째 행에 배치될 수 있다. 이 경우, 제1 방향(DR1) 및 제2 방향(DR2) 각각의 방향에서 서로 인접한 두 개의 제1 화소들(PXR) 사이에는 적어도 하나의 제2 화소(PXG) 및 적어도 하나의 센서(FX)가 배치될 수 있다. 또한, 제1 방향(DR1) 및 제2 방향(DR2) 각각의 방향에서 서로 인접한 두 개의 제3 화소들(PXB) 사이에는 적어도 하나의 제2 화소(PXG) 및 적어도 하나의 센서(FX)가 배치될 수 있다.
본 발명의 일 예로, 제1 발광 소자(ED_R)는 제2 발광 소자(ED_G)보다 큰 사이즈를 가질 수 있다. 또한, 제3 발광 소자(ED_B)는 제1 발광 소자(ED_R)보다 크거나 동일한 사이즈를 가질 수 있다. 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각의 사이즈는 이에 한정되지 않으며, 다양하게 변형하여 적용될 수 있다. 예컨대, 본 발명의 다른 실시예에서 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B)은 서로 동일한 사이즈를 가질 수도 있다.
또한, 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각이 사각 형상을 갖는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각의 형상은 다각형, 원형, 타원형 등으로 다양하게 변형될 수 있다. 다른 일 예로, 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B)의 형상은 서로 상이할 수 있다. 즉, 제2 발광 소자(ED_G)는 원 형상을 갖고, 제1 및 제3 발광 소자들(ED_R, ED_B)는 사각 형상을 가질 수도 있다.
광감지 소자(OPD)는 제1 및 제3 발광 소자(ED_R, ED_B)보다 작은 사이즈를 가질 수 있다. 본 발명의 일 예로, 광감지 소자(OPD)는 제2 발광 소자(ED_G)보다 작거나 동일한 사이즈를 가질 수 있다. 그러나, 광감지 소자(OPD)의 사이즈는 이에 한정되지 않으며, 다양하게 변형하여 적용될 수 있다. 광감지 소자(OPD)는 사각 형상을 갖는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 광감지 소자(OPD)의 형상은 다각형, 원형, 타원형 등으로 다양하게 변형될 수 있다.
제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각은 대응하는 화소 구동 회로(PDC)와 전기적으로 연결된다. 화소 구동 회로(PDC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각에 연결된 화소 구동 회로들(PDC)은 동일한 회로 구성을 가질 수 있다.
광감지 소자(OPD)는 대응하는 센서 구동 회로(SDC)와 전기적으로 연결된다. 센서 구동 회로(SDC)는 복수의 트랜지스터들을 포함할 수 있다. 본 발명의 일 예로, 센서 구동 회로(SDC)와 화소 구동 회로(PDC)는 동일한 공정을 통해 동시에 형성될 수 있다. 또한, 스캔 드라이버(300)는 화소 구동 회로(PDC) 및 센서 구동 회로(SDC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
화소 구동 회로(PDC)는 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 및 제2 초기화 전압(VINT1, VINT2)을 수신한다. 센서 구동 회로(SDC)는 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 및 리셋 전압(VRST)을 수신한다.
도 5는 본 발명의 일 실시예에 따른 표시패널의 화소를 나타낸 단면도이다. 도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시패널의 발광 소자 및 광감지 소자를 나타낸 단면도들이다.
도 5 및 도 6a를 참조하면, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로층(DP_CL), 소자층(DP_ED) 및 봉지층(TFE)을 포함할 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층이 배치된다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 후술하는 배리어층(BRL) 및/또는 버퍼층(BFL)을 구성할 수 있다. 배리어층(BRL)과 버퍼층(BFL)은 선택적으로 배치될 수 있다.
배리어층(BRL)은 외부로부터 이물질이 유입되는 것을 방지한다. 배리어층(BRL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 이들 각각은 복수 개 제공될 수 있고, 실리콘옥사이드층들과 실리콘나이트라이드층들은 교번하게 적층될 수 있다.
버퍼층(BFL)은 배리어층(BRL) 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 및/또는 도전패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 이하, 버퍼층(BFL) 상에 직접 배치된 반도체 패턴은 제1 반도체 패턴으로 정의된다. 제1 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 제1 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 제1 반도체 패턴은 비정질실리콘을 포함할 수도 있다.
도 5에서 제1 반도체 패턴의 일부분을 도시한 것일 뿐 화소(PX, 도 3)의 다른 영역에 제1 반도체 패턴이 더 배치될 수 있다. 제1 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 제1 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P-타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N-타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 제1 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 신호 라인(또는 연결 전극)일 수 있다.
도 5에 도시된 것과 같이, 제1 트랜지스터(T1)의 제1 전극(S1), 채널부(A1), 제2 전극(D1)이 제1 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 제1 전극(S1) 및 제2 전극(D1)은 채널부(A1)로부터 서로 반대 방향으로 연장된다.
도 5에는 반도체 패턴으로부터 형성된 연결 신호 라인(CSL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(CSL)은 평면 상에서 다른 트랜지스터의 제2 전극에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 3 참조)에 공통으로 중첩하며, 제1 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP_CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(T1)의 제3 전극(G1)이 배치된다. 제3 전극(G1)은 금속패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 제3 전극(G1)은 제1 트랜지스터(T1)의 채널부(A1)와 중첩한다. 제1 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 제3 전극(G1)는 마스크 역할을 할 수 있다.
제1 절연층(10) 상에 제3 전극(G1)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 복수 개의 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 제3 전극(G1)과 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 제3 전극(G1)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
본 발명의 일 실시예에서 제2 절연층(20)은 절연패턴으로 대체될 수 있다. 절연패턴 상에 상부전극(UE)이 배치된다. 상부전극(UE)은 제2 절연층(20)으로부터 절연패턴을 형성하는 마스크 역할을 할 수 있다.
제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 반도체 패턴이 배치된다. 이하, 제3 절연층(30) 상에 직접 배치된 반도체 패턴은 제2 반도체 패턴으로 정의된다. 제2 반도체 패턴은 금속 산화물을 포함할 수 있다. 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다.
도 5에서 제2 반도체 패턴의 일부분을 도시한 것일 뿐이고, 화소(PX, 도 3)의 다른 영역에 제2 반도체 패턴이 더 배치될 수 있다. 제2 반도체 패턴은 금속 산화물이 환원되었는지의 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 금속 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비환원 영역) 대비 전도성이 크다. 환원 영역은 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비환원 영역이 실질적으로 트랜지스터의 채널부에 해당한다. 다시 말해, 제2 반도체 패턴의 일부분은 트랜지스터의 채널부일 수 있고, 다른 일부분은 트랜지스터의 제1 전극 또는 제2 전극일 수 있다.
도 5에 도시된 것과 같이, 제2 트랜지스터(T2)의 제1 전극(S2), 채널부(A2) 및 제2 전극(D2)이 제2 반도체 패턴으로부터 형성된다. 제1 전극(S2) 및 제2 전극(D2)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 제1 전극(S2) 및 제2 전극(D2)은 제2 반도체 패턴의 상면으로부터 소정의 두께를 갖고, 상기 환원된 금속을 포함하는 금속층을 포함할 수 있다.
제3 절연층(30) 상에 제2 반도체 패턴을 커버하는 제4 절연층(40)이 배치된다. 본 실시예에서 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제2 트랜지스터(T2)의 제3 전극(G2)이 배치된다. 제3 전극(G2)은 금속패턴의 일부일 수 있다. 제2 트랜지스터(T2)의 제3 전극(G2)은 제2 트랜지스터(T2)의 채널부(A2)와 중첩한다.
본 발명의 일 실시예에서 제4 절연층(40)은 절연패턴으로 대체될 수 있다. 절연패턴 상에 제2 트랜지스터(T2)의 제3 전극(G2)이 배치된다. 본 실시예에서 제3 전극(G2)은 절연패턴과 평면상에서 동일한 형상을 가질 수 있다. 본 실시예에서 설명의 편의상 1개의 제3 전극(G2)을 도시하였으나, 제2 트랜지스터(T2)는 2개의 제3 전극을 포함할 수 있다.
제4 절연층(40) 상에 제3 전극(G2)을 커버하는 제5 절연층(50)이 배치된다. 본 실시예에서 제5 절연층(50)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 제5 절연층(50)은 교번하게 적층된 복수 개의 실리콘옥사이드층들과 실리콘나이트라이드층들을 포함할 수 있다.
제5 절연층(50) 상에 적어도 하나의 절연층이 더 배치된다. 본 실시예와 같이 제6 절연층(60)과 제7 절연층(70)이 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 단층의 폴리이미드계 수지층일 수 있다. 이에 제한되지 않고, 제6 절연층(60) 및 제7 절연층(70 )은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수도 있다.
제5 절연층(50) 상에 제1 연결전극(CNE10)이 배치될 수 있다. 제1 연결전극(CNE10)은 제1 내지 제5 절연층(10 내지 50)을 관통하는 제1 컨택홀(CH1)을 통해 연결 신호 라인(CSL)에 연결되고, 제2 연결전극(CNE20)은 제6 절연층(60)을 관통하는 컨택홀(CH-60)을 통해 제1 연결전극(CNE10)에 연결될 수 있다. 본 발명의 일 실시예에서 제5 절연층(50) 및 제6 절연층(60) 중 적어도 어느 하나는 생략될 수도 있다.
소자층(DP_ED)은 발광 소자(ED) 및 화소 정의막(PDL)을 포함한다. 발광 소자(ED)의 애노드(AE)는 제7 절연층(70) 상에 배치된다. 발광 소자(ED)의 애노드(AE)는 제7 절연층(70)을 관통하는 컨택홀(CH-70)을 통해 제2 연결전극(CNE20)과 연결될 수 있다.
화소 정의막(PDL)의 개구부(OP)는 발광 소자(ED)의 애노드(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 발광 영역(PXA)을 정의할 수 있다. 예컨대, 복수 개의 화소들(PX, 도 3 참조)은 표시패널(DP, 도 3 참조)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 복수 개의 화소들(PX)이 배치된 영역은 화소 영역으로 정의될 수 있고, 하나의 화소 영역은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.
정공 제어층(HCL)은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX)에 공통으로 형성될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광 또는 청색 광을 생성할 수 있다. 또한, 발광층(EML)은 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 전자 제어층(ECL) 상에 발광 소자(ED)의 캐소드(CE)가 배치된다. 전자 제어층(ECL) 및 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다.
캐소드(CE) 상에 봉지층(TFE)이 배치된다. 봉지층(TFE)은 복수 개의 화소들(PX)을 커버할 수 있다. 본 실시예에서 봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 표시패널(DP)은 캐소드(CE)를 직접 커버하는 캡핑층이 더 포함할 수 있다. 본 발명의 일 실시예에서 발광 소자(ED)의 적층 구조는 도 5에 도시된 구조에서 상하 반전된 구조를 가질 수도 있다.
도 6a를 참조하면, 일 실시예의 표시장치(DD)는 전술한 표시패널(DP)과, 표시패널(DP) 상에 배치되는 입력 감지층(ISL), 컬러필터층(CFL), 광학층(OPL) 및 윈도우(WM)를 포함한다.
도 6a를 참조하면, 회로층(DP_CL) 상에 제1 전극층이 배치된다. 제1 전극층 위로 화소 정의막(PDL)이 형성된다. 제1 전극층은 제1 내지 제3 애노드(AE1, AE2, AE3)를 포함할 수 있다. 화소 정의막(PDL)의 제1 내지 제3 개구부들(OP1, OP2, OP3)은 제1 내지 제3 애노드(AE1, AE2, AE3)의 적어도 일부분을 각각 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 흑색 물질을 더 포함할 수 있다. 화소 정의막(PDL)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다. 화소 정의막(PDL)은 청색 유기 물질과 흑색 유기 물질이 혼합되어 형성된 것일 수 있다. 화소 정의막(PDL)은 발액성 유기물을 더 포함할 수 있다.
도 6a에 도시된 바와 같이, 표시패널(DP)은 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)과 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)에 인접한 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B)을 포함할 수 있다. 각 비발광 영역(NPXA-R, NPXA-G, NPXA-B)은 대응하는 발광 영역(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 본 실시예에서, 제1 발광 영역(PXA-R)은 제1 개구부(OP1)에 의해 노출된 제1 애노드 전극(AE1)의 일부 영역에 대응하게 정의된다. 제2 발광 영역(PXA-G)은 제2 개구부(OP2)에 의해 노출된 제2 애노드 전극(AE2)의 일부 영역에 대응하게 정의된다. 제3 발광 영역(PXA-B)은 제3 개구부(OP3)에 의해 노출된 제3 애노드 전극(AE3)의 일부 영역에 대응하게 정의된다. 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B) 사이에는 비화소 영역(NPA)이 정의될 수 있다.
제1 전극층 상에는 발광층이 배치될 수 있다. 발광층은 제1 내지 제3 발광층(EML1, EML2, EML3)을 포함할 수 있다. 제1 내지 제3 발광층(EML1, EML2, EML3)은 제1 내지 제3 개구부(OP1, OP2, OP3)에 각각 대응하는 영역에 배치될 수 있다. 제1 내지 제3 발광층(EML1, EML2, EML3)은 제1 내지 제3 화소들(PX-R, PX-G, PX-B, 도 4a)에 각각 분리되어 형성될 수 있다. 제1 내지 제3 발광층(EML1, EML2, EML3) 각각은 유기물질 및/또는 무기물질을 포함할 수 있다. 제1 내지 제3 발광층(EML1, EML2, EML3)은 소정의 유색 컬러광을 생성할 수 있다. 예를 들어, 제1 발광층(EML1)은 적색 광을 생성하고, 제2 발광층(EML2)은 녹색 광을 생성하며, 제3 발광층(EML3)은 청색 광을 생성할 수 있다.
본 실시예에서 패터닝된 제1 내지 제3 발광층(EML1, EML2, EML3)을 예시적으로 도시하였으나, 하나의 발광층이 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)에 공통적으로 배치될 수 있다. 이때, 발광층은 백색 광 또는 청색 광을 생성할 수도 있다. 발광층은 탠덤(tandem)이라 지칭되는 다층구조를 가질 수도 있다.
제1 내지 제3 발광층(EML1, EML2, EML3) 각각은 발광 물질로 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 또는, 제1 내지 제3 발광층(EML1, EML2, EML3) 각각은 발광 물질로 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
발광층 상에 제2 전극층이 배치된다. 제2 전극층은 제1 내지 제3 캐소드들(CE1, CE2, CE3)을 포함할 수 있다. 제1 내지 제3 캐소드들(CE1, CE2, CE3)은 서로 전기적으로 연결될 수 있다. 본 발명의 일 예로, 제1 내지 제3 캐소드들(CE1, CE2, CE3)은 서로 일체의 형상을 가질 수 있다. 이 경우, 제1 내지 제3 캐소드들(CE1, CE2, CE3)은 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B), 제1 내지 제3 비발광 영역들(NPXA-R, NPXA-G, NPXA-B) 및 비화소 영역(NPA)에 공통적으로 배치될 수 있다.
소자층(DP_ED)은 광감지 소자(OPD)를 더 포함할 수 있다. 광감지 소자(OPD)는 포토 다이오드일 수 있다. 화소 정의막(PDL)은 광감지 소자(OPD)에 대응하여 제공되는 제4 개구부(OP4)를 더 포함할 수 있다.
광감지 소자(OPD) 각각은 제4 애노드(AE4), 광전 변환층(ORL) 및 제4 캐소드(CE4)를 포함할 수 있다. 제4 애노드(AE4)는 제1 전극층과 동일층 상에 배치될 수 있다. 즉, 제4 애노드(AE4)는 소자층(DP_CL) 상에 배치되고, 제1 내지 제3 애노드(AE1, AE2, AE3)와 동일 공정을 통해 동시에 형성될 수 있다.
화소 정의막(PDL)의 제4 개구부(OP4)는 제4 애노드(AE4)의 적어도 일부분을 노출시킨다. 광전 변환층(ORL)은 제4 개구부(OP4)에 의해 노출된 제4 애노드(AE4) 상에 배치된다. 광전 변환층(ORL)은 유기 포토 센싱 물질을 포함할 수 있다. 제4 캐소드(CE4)는 광전 변환층(ORL) 상에 배치될 수 있다. 제4 캐소드(CE4)는 제1 내지 제3 캐소드(CE1, CE2, CE3)와 동일 공정을 통해 동시에 형성될 수 있다. 본 발명의 일 예로, 제4 캐소드(CE4)는 제1 내지 제3 캐소드(CE1, CE2, CE3)와 일체의 형상을 가질 수 있다.
제4 애노드 및 제4 캐소드(AE4, CE4) 각각은 전기적 신호를 수신할 수 있다. 제4 캐소드(CE4)는 제4 애노드(AE4)와 상이한 신호를 수신할 수 있다. 따라서, 제4 애노드(AE4)와 제4 캐소드(CE4) 사이에는 소정의 전계가 형성될 수 있다. 광전 변환층(ORL)은 센서로 입사되는 광에 대응하는 전기적 신호를 생성한다. 광전 변환층(ORL)은 입사되는 광의 에너지를 흡수하여 전하를 생성할 수 있다. 예를 들어, 광전 변환층(ORL)은 광 민감성 반도체 물질을 포함할 수 있다.
광전 변환층(ORL)에 생성된 전하는 제4 애노드(AE4) 및 제4 캐소드(CE4) 사이의 전계를 변화시킨다. 광감지 소자(OPD)에 광이 입사되는지 여부, 광감지 소자(OPD)에 입사되는 광의 양, 및 세기에 따라 광전 변환층(ORL)에 생성되는 전하의 양이 달라질 수 있다. 이에 따라, 제4 애노드(AE4) 및 제4 캐소드(CE4) 사이에 형성된 전계가 달라질 수 있다. 본 발명에 따른 광감지 소자(OPD)은 제4 애노드(AE4) 및 제4 캐소드(CE4) 사이의 전계의 변화를 통해 사용자의 지문 정보를 획득할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 광감지 소자(OPD) 각각은 광전 변환층(ORL)을 활성층으로 하는 포토 트랜지스터를 포함할 수도 있다. 이때, 광감지 소자(OPD) 각각은 포토 트랜지스터에 흐르는 전류량을 감지하여 지문 정보를 획득할 수 있다. 본 발명의 일 실시예에 따른 광감지 소자(OPD) 각각은 광량의 변화에 대응하여 전기적 신호를 생성할 수 있는 다양한 광전 변환 소자를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
소자층(DP_ED) 상에는 봉지층(TFE)이 배치된다. 봉지층(TFE)은 적어도 무기층 또는 유기층을 포함한다. 본 발명의 일 실시예에서 봉지층(TFE)은 2개의 무기층과 그 사이에 배치된 유기층을 포함할 수 있다. 본 발명의 일실시예에서 박막 봉지층은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.
봉지 무기층은 수분/산소로부터 발광 소자(ED)을 보호하고, 봉지 유기층은 먼지 입자와 같은 이물질로부터 발광 소자(ED)을 보호한다. 봉지 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기층은 아크릴 계열 유기층을 포함할 수 있고, 특별히 제한되지 않는다.
표시장치(DD)는 표시패널(DP) 상에 배치된 입력 감지층(ISL) 및 입력 감지층(ISL) 상에 배치된 컬러 필터층(CFL)을 포함한다.
입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 입력 감지층(ISL)은 제1 도전층(ICL1), 절연층(IL), 제2 도전층(ICL2), 및 보호층(PL)을 포함한다. 제1 도전층(ICL1)은 봉지층(TFE) 상에 배치될 수 있다. 도 6a에서는 제1 도전층(ICL1)은 봉지층(TFE) 상에 직접 배치된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 입력 감지층(ISL)은 제1 도전층(ICL1)은 봉지층(TFE) 사이에 배치되는 베이스 절연층을 더 포함할 수 있다. 이 경우, 봉지층(TFE)은 베이스 절연층에 의해 커버되고, 제1 도전층(ICL1)은 베이스 절연층 상에 배치될 수 있다. 본 발명의 일 예로, 베이스 절연층은 무기 절연 물질을 포함할 수 있다.
절연층(IL)은 제1 도전층(ICL1)을 커버할 수 있다. 제2 도전층(ICL2)은 절연층(IL) 상에 배치된다. 입력 감지층(ISL)이 제1 및 제2 도전층(ICL1, ICL2)을 포함하는 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 입력 감지층(ISL)은 제1 및 제2 도전층(ICL1, ICL2) 중 하나 만을 포함할 수 있다.
제2 도전층(ICL2) 위에는 보호층(PL)이 배치될 수 있다. 보호층(PL)은 유기 절연 물질을 포함할 수 있다. 보호층(PL)은 수분/산소로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호하고, 이물질로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호하는 역할을 할 수 있다.
입력 감지층(ISL) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 보호층(PL) 상에 직접 배치될 수 있다. 컬러 필터층(CFL)은 제1 컬러 필터부(CF_R), 제2 컬러 필터부(CF_G), 및 제3 컬러 필터부(CF_B)를 포함할 수 있다. 제1 컬러 필터부(CF_R)는 제1 색을 갖고, 제2 컬러 필터부(CF_G)는 제2 색을 갖고, 제3 컬러 필터부(CF_B)는 제3 색을 갖는다. 본 발명의 일 예로, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
컬러 필터층(CFL)은 더미 컬러 필터부(DCF)를 더 포함할 수 있다. 본 발명의 일 예로, 광전 변환층(ORL)이 배치되는 영역을 센서 영역(SA)으로 정의하고, 센서 영역(SA)의 주변을 비센서 영역(NSA)으로 정의할 때, 더미 컬러 필터부(DCF)는 센서 영역(SA)에 대응하도록 배치될 수 있다. 더미 컬러 필터부(DCF)는 센서 영역(SA) 및 비센서 영역(NSA)과 중첩할 수 있다. 본 발명의 일 예로, 더미 컬러 필터부(DCF)는 제1 내지 제3 컬러 필터부(CF_R, CF_G, CF_B) 중 하나와 동일한 색을 가질 수 있다. 본 발명의 일 예로, 더미 컬러 필터부(DCF)는 제2 컬러 필터부(CF_G)와 동일하게 녹색을 가질 수 있다. 일 실시예에서, 더미 컬러 필터부(DCF)는 생략될 수 있다.
컬러 필터층(CFL)은 차광패턴(BM)을 더 포함할 수 있다. 차광패턴(BM)은 제1 내지 제3 컬러 필터부(CF_R, CF_G, CF_B) 각각의 엣지와 중첩할 수 있으며, 더미 컬러 필터부(DCF)의 엣지와 중첩할 수 있다.
차광패턴(BM)은 차광 물질을 포함하며, 차광패턴(BM)에 포함되는 차광 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 차광패턴(BM)은 블랙컬러를 갖는 패턴으로, 일 실시예에서 차광패턴(BM)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 및/또는 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
차광패턴(BM)은 비화소 영역(NPA)에 대응하여 배치될 수 있다. 차광패턴(BM)은 적어도 비화소 영역(NPA)에 중첩하도록 배치될 수 있다. 차광패턴(BM)은 비화소 영역(NPA)에서 제1 및 제2 도전층(ICL1, ICL2) 중 적어도 일부와 중첩하도록 배치될 수 있다. 본 발명의 일 예로, 차광패턴(BM)은 비화소 영역(NPA), 제1 내지 제3 비발광 영역(NPXA-R, NPXA-G, NPXA-B)과 중첩할 수 있다. 차광패턴(BM)은 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B)과 비중첩할 수 있다. 차광패턴(BM)은 센서 영역(SA)과 비중첩할 수 있다. 차광패턴(BM)은 광감지 소자(OPD)와 비중첩할 수 있다. 차광패턴(BM)은 광감지 소자(OPD)의 광전 변환층(ORL)과 평면상에서 비중첩할 수 있다.
본 발명의 일 실시예에서, 차광패턴(BM)은 비센서 영역(NSA)에 중첩하지 않을 수 있다. 차광패턴(BM)은 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B)의 사이에 배치되는 제1 차광패턴부(BM-P)와, 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B) 및 센서 영역(SA) 사이에 배치되는 제2 차광패턴부(BM-S)를 포함하고, 제2 차광패턴부(BM-S)는 비센서 영역(NSA)에 중첩하지 않을 수 있다. 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B)의 사이에 배치되는 제1 차광패턴부(BM-P)는 인접한 발광 영역들 사이의 혼색을 방지하는 구성일 수 있다. 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B) 및 센서 영역(SA) 사이에 배치되는 제2 차광패턴부(BM-S)는 발광 영역과 인접한 센서 영역의 감지 정밀도를 높이기 위해 광을 차단하는 구성일 수 있다.
컬러 필터층(CFL)은 오버코트층(OCL)을 더 포함할 수 있다. 오버코트층(OCL)은 유기 절연 물질을 포함할 수 있다. 오버코트층(OCL)은 제1 내지 제3 컬러 필터부(CF_R, CF_G, CF_B) 사이의 단차를 제거할 수 있을 정도의 두께로 제공될 수 있다. 오버코트층(OCL)은 소정의 두께를 가지고 컬러 필터층(CFL)의 상부면을 평탄화시킬 수 있는 물질이라면 특별히 제한되지 않고 포함할 수 있으며, 예를 들어, 아크릴레이트 계열의 유기물을 포함할 수 있다.
컬러 필터층(CFL) 상에는 광학층(OPL)이 배치된다. 광학층(OPL)은 광학 패턴(UBM)을 포함한다. 광학패턴(UBM)은 광감지 소자(OPD) 중 적어도 일부와 중첩한다. 광학패턴(UBM)은 광감지 소자(OPD)의 광전 변환층(ORL)과 평면상에서 중첩한다. 즉, 광학 패턴(UBM)은 센서영역(SA)의 일부에 배치될 수 있다. 광학 패턴(UBM)은 센서 영역(SA)에 인접한 비센서 영역(NSA)에 배치될 수 있다. 도 6a에서는 광학 패턴(UBM)이 제1 비발광 영역(NPXA-R) 및 제2 비발광 영역(NPXA-G)에 중첩하지 않는 것으로 도시되었으나, 이에 제한되지 않고 광학 패턴(UBM)은 제1 비발광 영역(NPXA-R) 및 제2 비발광 영역(NPXA-G) 중 일부에 중첩하도록 배치될 수도 있다.
광학패턴(UBM)은 차광 물질을 포함하며, 광학패턴(UBM)에 포함되는 차광 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 광학패턴(UBM)은 블랙컬러를 갖는 패턴으로, 일 실시예에서 광학패턴(UBM)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 일 실시예에서, 광학패턴(UBM)은 차광패턴(BM)과 동일한 물질을 포함할 수 있다.
광학패턴(UBM) 중 일부는 차광패턴(BM)과 평면상에서 중첩하도록 배치될 수 있다. 광학패턴(UBM)은 제2 차광패턴부(BM-S)와 평면상에서 중첩할 수 있다. 광학패턴(UBM)은 비화소 영역(NPA) 내에서 차광패턴(BM)과 중첩할 수 있다.
광학패턴(UBM)은 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2)을 포함할 수 있다. 단면상에서 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2)은 서로 이격되어 배치되며, 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 이격된 부분은 센서 영역(SA)에 배치될 수 있다. 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 이격 거리(d1, 도 8a)는 센서 영역(SA)의 폭보다 작을 수 있다.
다시 컬러필터층(CFL)의 차광패턴(BM)에 대해 살펴보면, 차광패턴(BM) 중 제2 차광패턴부(BM-S)는 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2)을 포함할 수 있다. 단면상에서 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2)은 서로 이격되어 배치되며, 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2) 사이의 이격된 부분은 센서 영역(SA)과, 비센서 영역(NSA)에 중첩할 수 있다. 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2) 사이의 이격 거리(d2, 도 8a)는 센서 영역(SA)의 폭보다 클 수 있다.
제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 각각은 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2)이 서로 이격된 부분에 정의되는 광학 내측면(UBM-SL)과, 광학 내측면(UBM-SL)에 대향하는 광학 외측면(UBM-SS)을 포함할 수 있다. 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2) 각각은 제1 서브 차광패턴(BM-S1) 및 제2 서브 차광패턴(BM-S2)이 서로 이격된 부분에 정의되는 차광 내측면(BM-SL)과, 차광 내측면(BM-SL)에 대향하는 차광 외측면(BM-SS)을 포함할 수 있다.
광학 내측면(UBM-SL)은 센서 영역(SA)에 중첩하도록 배치되고, 차광 내측면(BM-SL)은 비화소 영역(NPA)에 중첩하도록 배치될 수 있다. 광학 외측면(UBM-SS)은 비화소 영역(NPA)에 중첩하도록 배치되고, 차광 외측면(BM-SS)은 제1 비발광 영역(NPXA-R) 또는 제2 비발광 영역(NPXA-G) 등에 중첩하도록 배치될 수 있다. 광학 외측면(UBM-SS)은 차광 외측면(BM-SS)에 비해 내측에 배치될 수 있다. 다시 말해서, 광학 외측면(UBM-SS)은 차광 외측면(BM-SS)에 비해 센서 영역(SA)에 인접하게 배치될 수 있다.
광학층(OPL)은 추가 유기층(TOL1) 및 유기 평탄층(TOL2)을 더 포함할 수 있다. 추가 유기층(TOL1) 및 유기 평탄층(TOL2)은 광학적으로 투명한 층으로, 유기물을 통해 형성될 수 있다.
추가 유기층(TOL1)은 오버코트층(OCL) 상에 배치될 수 있으며, 오버코트층(OCL)의 상면에 접촉할 수 있다. 광학패턴(UBM)은 추가 유기층(TOL1) 상에 배치될 수 있다. 광학패턴(UBM)은 추가 유기층(TOL1)의 상면에 접촉할 수 있다.
유기 평탄층(TOL2)은 광학패턴(UBM) 상에 배치되고, 광학패턴(UBM) 상부를 커버할 수 있다. 유기 평탄층(TOL2)은 광학패턴(UBM)에 의해 형성된 단차를 커버하여, 광학층(OPL)의 상면을 평탄화하는 층일 수 있다. 유기 평탄층(TOL2)에 의해, 광학층(OPL)은 플랫한 상면을 가질 수 있다. 광학패턴(UBM)이 배치되지 않은 부분에서, 유기 평탄층(TOL2)은 추가 유기층(TOL1) 상에 직접 배치될 수 있다.
광학층(OPL) 상에는 윈도우(WM)가 배치될 수 있다. 도시하지는 않았으나, 표시장치(DD)는 광학층(OPL)과 윈도우(WM) 사이에 배치되는 접착층을 더 포함할 수 있다. 윈도우(WM)의 상면(WM-U)에는 후술할 감지 영역(SAA)이 정의될 수 있다.
도 6b를 참조하면, 도 6a에 도시된 일 실시예의 표시장치(DD)와 비교하여, 다른 실시예의 표시장치(DD-1)에 포함된 광학층(OPL-1)에서는 추가 유기층(TOL1)이 생략될 수 있다. 즉, 광학층(OPL-1)은 광학패턴(UBM) 및 유기 평탄층(TOL2)을 포함할 수 있다.
광학층(OPL-1)에 포함된 광학패턴(UBM)은 컬러필터층(CFL)의 오버코트층(OCL) 상에 배치될 수 있다. 광학패턴(UBM)은 오버코트층(OCL) 상에 직접 배치되어, 오버코트층(OCL)의 상면에 접촉할 수 있다. 광학패턴(UBM)이 배치되지 않은 부분에서, 유기 평탄층(TOL2)은 오버코트층(OCL) 상에 직접 배치될 수 있다.
도 6c를 참조하면, 도 6a에 도시된 일 실시예의 표시장치(DD)와 비교하여, 다른 실시예의 표시장치(DD-2)에 포함된 컬러필터층(CFL')에서는 제2 차광패턴부(BM-S)가 생략될 수 있다. 표시장치(DD-2)에 포함된 컬러필터층(CFL')에는 차광패턴(BM)으로 제1 차광패턴부(BM-P)만이 포함될 수 있다. 표시장치(DD-2)에 포함된 컬러필터층(CFL')에서는 제2 차광패턴부(BM-S)가 생략되어, 제1 내지 제3 발광 영역(PXA-R, PXR-G, PXA-B) 및 센서 영역(SA) 사이에는 별도의 차광패턴이 배치되지 않는 것일 수 있다.
다른 실시예의 표시장치(DD-2)에 포함된 광학층(OPL-2)에서는 광학패턴(UBM')이 포함되며, 광학패턴(UBM')은 센서 영역(SA), 비센서 영역(NSA), 비화소 영역(NPA)에 중첩할 수 있다. 더하여, 광학패턴(UBM')은 추가로 제1 비발광 영역(NPXA-R) 및 제2 비발광 영역(NPXA-G) 중 일부에 중첩할 수 있다. 광학패턴(UBM')은 센서 영역(SA)에 중첩하는 부분을 사이에 두고 이격된 제1 서브 광학패턴(UBM-S1') 및 제2 서브 광학패턴(UBM-S2')을 포함할 수 있다.
도 6a에 도시된 일 실시예의 표시장치(DD)와 비교하여, 도 6c에 도시된 다른 실시예의 표시장치(DD-2)에서는 제2 차광패턴부(BM-S)가 생략되고, 광학패턴(UBM')은 생략된 제2 차광패턴부(BM-S)가 배치되었던 영역인 제1 비발광 영역(NPXA-R) 및 제2 비발광 영역(NPXA-G) 중 일부에 중첩하도록 배치될 수 있다. 이에 따라, 발광 영역과 인접한 센서 영역의 감지 정밀도를 높이는 기능을 광학패턴(UBM')이 수행하는 것일 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 일 동작 상태를 보여주는 단면도이다. 도 7에서는 도 6a에 도시된 표시장치(DD)에서, 사용자의 손(US_F)을 통해 입력되는 생체 정보 중 하나인 지문(FGP)을 인식하는 상태를 도시하였다.
도 6a 및 도 7을 함께 참조하면, 표시장치(DD, 도 1 참조)가 동작하면, 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 각각은 광을 출력할 수 있다. 제1 발광 소자들(ED_R)은 제1 광을 출력하고, 제2 발광 소자들(ED_G)은 제2 광을 출력하며, 제3 발광 소자들(ED_B)은 제3 광을 출력한다. 여기서, 제1 광은 레드 파장대의 광일 수 있고, 제2 광은 그린 파장대의 광일 수 있으며, 제3 광은 블루 파장대의 광일 수 있다.
일 실시예에 따른 표시장치(DD)에서 광감지 소자(OPD)는 제1 내지 제3 발광 소자들(ED_R, ED_G, ED_B) 중 특정 발광 소자들(예를 들어, 제2 발광 소자(ED_G))로부터 광을 수신할 수 있다. 제2 발광 소자(ED_G)로부터 방출된 방출광(OT-L)은 외부 물체(예를 들어, 본 실시예에서 사용자의 손(US_F)의 지문(FGP))에서 반사되어 반사광(IP-L)으로 소자층(DP_ED)에 포함된 광감지 소자(OPD)로 입사될 수 있다. 광감지 소자(OPD)로 입사되는 반사광(IP-L)은 가시광 영역의 광일 수 있다. 광감지 소자(OPD)는 입사된 광을 수광하고 이를 전기적 신호로 변환하여 외부 입력을 인지하여 표시장치(DD)의 구동 상태를 변화시킬 수 있다.
방출광(OT-L) 및 반사광(IP-L) 각각은 특정 파장 영역의 광일 수 있다. 예를 들어, 방출광(OT-L) 및 반사광(IP-L) 각각은 그린 파장대의 광일 수 있다. 광감지 소자(OPD)의 상부에는 더미 컬러 필터부(DCF)가 배치되고, 더미 컬러 필터부(DCF)는 특정 색상, 예를 들어, 녹색을 가질 수 있어, 반사광(IP-L)은 더미 컬러 필터부(DCF)를 통과하여 광감지 소자(OPD)로 입사될 수 있다. 한편, 제1 발광 소자(ED_R) 및 제3 발광 소자(ED_B) 각각으로부터 출력되는 제1 광 및 제3 광 또한 사용자의 손(US_F)에 의해 반사될 수 있으나, 제1 광 및 제3 광이 사용자의 손(US_F)으로부터 반사된 반사광은 더미 컬러 필터부(DCF)를 통과하지 못하고 흡수될 수 있다. 따라서, 광감지 소자(OPD)에는 특정 파장 영역의 광만이 제공되고, 나머지 파장 영역의 광은 제공되지 않는 것일 수 있다.
도 8a는 본 발명의 일 실시예에 따른 표시장치의 일부 구성을 간략히 나타낸 모식도이다. 도 8b는 비교예에 따른 표시장치의 일부 구성을 간략히 나타낸 모식도이다. 도 8a에서는 소자층(DP_ED)에 포함된 광감지 소자(OPD), 제1 발광 소자(ED_R) 및 제2 발광 소자(ED_G), 컬러필터층(CFL)에 포함된 차광패턴(BM), 광학층(OPL)에 포함된 광학패턴(UBM), 및 윈도우(WM)를 포함하는 표시장치(DD)의 구조를 개략적인 층 및 블록 구조로 간략히 도시하였다. 도 8b에서는 광학패턴(UBM)을 포함하는 광학층(OPL)이 생략된 비교예의 표시장치(DD-C) 구조를 개략적인 층 및 블록 구조로 간략히 도시하였다.
도 6a 및 도 8a를 함께 참조하면, 일 실시예의 표시장치(DD)에서는 윈도우(WM)의 상면(WM-U)에 광감지 소자(OPD)의 감지 영역(SAA)이 정의될 수 있으며, 광감지 소자(OPD)는 광감지 소자(OPD)의 상부에 배치된 광학 부재에 의해 감지 영역(SAA)의 폭이 결정될 수 있다. 일 실시예의 표시장치(DD)에서, 광학 부재는 광학층(OPL)에 포함된 광학패턴(UBM)일 수 있다. 일 실시예의 표시장치(DD)에서, 감지 영역(SAA)의 폭은 광감지 소자(OPD)의 상면으로부터 광학 부재의 상면까지의 거리(L1)에 의해 결정될 수 있다.
감지 영역(SAA)의 폭은 센서 영역(SA)의 폭, 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 간격(d1), 광감지 소자(OPD)의 상면으로부터 광학패턴(UBM)의 상면까지의 거리(L1), 및 광학패턴(UBM)의 상면으로부터 윈도우(WM)의 상면(WM-U) 까지의 거리(L2)에 의해 계산된다.
보다 구체적으로, 감지 영역(SAA)의 폭을 S1, 센서 영역(SA)의 폭을 S2, 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 간격을 d1, 광감지 소자(OPD)의 상면으로부터 광학패턴(UBM)의 상면까지의 거리를 L1, 광학패턴(UBM)의 상면으로부터 윈도우(WM)의 상면(WM-U) 까지의 거리를 L2라고 할 때, 감지 영역(SAA)의 폭(S1)은 하기 식 1에 의해 계산될 수 있다.
[식 1]
Figure pat00001
상기 식 1을 참고할 때, 감지 영역(SAA)의 폭(S1)은 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 간격(d1)이 감소할수록 작아지고, 광감지 소자(OPD)의 상면으로부터 광학패턴(UBM)의 상면까지의 거리(L1)가 커질수록 작아지는 것을 확인할 수 있다.
본 발명의 일 실시예에 따른 표시장치(DD)에서는 컬러필터층(CFL) 상에 별도의 광학층(OPL)이 배치되며, 광학층(OPL)에 포함된 광학패턴(UBM)이 광감지 소자(OPD)의 일부와 중첩하도록 배치되는 구조를 가져, 감지 영역(SAA)의 폭(S1)이 작도록 설계될 수 있다. 구체적으로, 광학패턴(UBM)은 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2)을 포함하며, 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이의 이격거리(d1)는 센서 영역(SA)의 폭(S2)보다도 작은 값으로 설계되므로, 감지 영역(SAA)의 폭(S1)이 감소될 수 있다. 또한, 컬러필터층(CFL)에 포함된 차광패턴(BM)이 아닌 컬러필터층(CFL) 상부에 배치된 광학층(OPL)의 광학패턴(UBM)에 의해 광감지 소자(OPD)의 감지 영역(SAA)의 폭(S1)이 결정되는 구조이므로, 광감지 소자(OPD)의 상면으로부터 광학 부재의 상면까지의 거리(L1)가 커져 감지 영역(SAA)의 폭(S1)이 감소될 수 있다.
즉, 일 실시예의 표시장치(DD)는 컬러필터층(CFL) 상에 제공되는 광학패턴(UBM)을 광감지 소자(OPD)의 광학 부재로 적용하여, 감지 영역(SAA)의 폭(S1)이 작도록 설계될 수 있다. 일 실시예의 표시장치(DD)는 감지 영역(SAA)의 폭을 작게 설계할 수 있어, 광감지 소자(OPD)에 진입하는 반사광(IP-L, 도 7)이 다른 파장의 광과 혼색되는 문제가 방지될 수 있고, 이에 따라 사용자의 생체 정보를 보다 정밀하게 감지할 수 있다.
도 8a 및 도 8b를 함께 참조하면, 광학층(OPL)이 생략된 비교예의 표시장치(DD-C)에서는 광감지 소자(OPD)의 감지 영역(SAA)의 폭을 결정하는 광학 부재가 컬러필터층(CFL)에 포함된 차광패턴(BM)일 수 있다.
비교예의 표시장치(DD-C)에서는 차광패턴(BM)을 광학 부재로 적용함에 따라, 실시예의 표시장치(DD)에 비해 감지 영역(SAA')의 폭이 증가한다. 비교예의 표시장치(DD-C)에서는 광감지 소자(OPD)의 상면으로부터 광학 부재의 상면까지의 거리, 즉, 광감지 소자(OPD)의 상면으로부터 제1 서브 차광패턴(BM-S1') 및 제2 서브 차광패턴(BM-S2') 각각의 상면까지의 거리(L1')가 실시예의 L1에 비해 작아지므로, 실시예의 표시장치(DD)에 비해 감지 영역(SAA')의 폭이 증가한다. 더하여, 비교예의 표시장치(DD-C)에서 제1 서브 차광패턴(BM-S1') 및 제2 서브 차광패턴(BM-S2')의 설계를 변경하여 제1 서브 차광패턴(BM-S1') 및 제2 서브 차광패턴(BM-S2') 사이의 이격거리를 실시예의 제1 서브 광학패턴(UBM-S1) 및 제2 서브 광학패턴(UBM-S2) 사이 이격거리인 d1 수준으로 축소하더라도, 광감지 소자(OPD)의 상면으로부터 광학 부재의 상면까지의 거리인 L1' 가 실시예의 L1보다 작으므로, 실시예의 표시장치(DD)에 비해 감지 영역(SAA')의 폭이 증가하게 된다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DP: 표시패널
PX: 화소 FX: 센서
ED: 발광 소자 OPD: 광감지 소자
BM: 차광패턴 UBM: 광학패턴

Claims (20)

  1. 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 베이스층;
    상기 화소 영역에 배치되는 발광층을 포함하는 발광 소자, 및 상기 센서 영역에 배치되는 광전 변환층을 포함하는 광감지 소자를 포함하는 소자층;
    상기 소자층 상에 배치되고, 상기 주변 영역 일부에 중첩하는 차광패턴; 및
    상기 차광패턴 상에 배치되는 광학패턴을 포함하고,
    상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩하는 표시장치.
  2. 제1항에 있어서,
    상기 차광패턴은 상기 광전 변환층과 평면상에서 중첩하지 않는 표시장치.
  3. 제1항에 있어서,
    상기 차광패턴 및 광학패턴은 차광물질을 포함하는 표시장치.
  4. 제1항에 있어서,
    상기 소자층 상에 배치되고, 복수의 컬러필터부들을 포함하는 컬러필터층을 더 포함하고,
    상기 차광패턴은 상기 복수의 컬러필터부들 각각의 엣지와 중첩하는 표시장치.
  5. 제4항에 있어서,
    상기 컬러필터층은 상기 복수의 컬러필터부들을 커버하는 오버코트층을 더 포함하고,
    상기 광학패턴은 상기 오버코트층 상에 배치되는 표시장치.
  6. 제5항에 있어서,
    상기 오버코트층 상에 배치되는 추가 유기층을 더 포함하고,
    상기 광학패턴은 상기 추가 유기층의 상면에 배치되는 표시장치.
  7. 제1항에 있어서,
    상기 광학패턴 상에 배치되고, 상기 광학패턴을 커버하는 유기 평탄층을 더 포함하는 표시장치.
  8. 제1항에 있어서,
    상기 소자층은 개구부가 정의된 화소 정의막을 포함하고,
    상기 화소 정의막의 상기 개구부 내에 상기 발광층 및 상기 광전 변환층이 배치되는 표시장치.
  9. 제1항에 있어서,
    상기 주변 영역은 상기 센서 영역에 인접한 비센서 영역을 포함하고,
    상기 광학패턴은 상기 비센서 영역에 중첩하는 표시장치.
  10. 제9항에 있어서,
    상기 차광패턴은 적어도 일부가 상기 광학패턴에 중첩하는 제1 서브 차광패턴 및 제2 서브 차광패턴을 포함하고,
    단면상에서 상기 제1 서브 차광패턴 및 상기 제2 서브 차광패턴 사이의 이격거리는 상기 센서 영역의 폭보다 큰 표시장치.
  11. 제10항에 있어서,
    상기 광학패턴은 상기 광감지 소자와 평면상에서 중첩하고, 서로 이격된 제1 서브 광학패턴 및 제2 서브 광학패턴을 포함하고,
    단면상에서 상기 제1 서브 광학패턴 및 상기 제2 서브 광학패턴 사이의 이격거리는 상기 센서 영역의 폭보다 작은 표시장치.
  12. 제11항에 있어서,
    상기 제1 서브 차광패턴은 상기 비센서 영역에 중첩하는 차광 내측면 및 상기 차광 내측면에 대향하는 차광 외측면을 포함하고,
    상기 제1 서브 광학패턴은 상기 센서 영역에 중첩하는 광학 내측면 및 상기 광학 내측면에 대향하는 광학 외측면을 포함하고,
    상기 광학 외측면은 상기 차광 외측면에 비해 상기 센서 영역에 인접한 표시장치.
  13. 제9항에 있어서,
    상기 차광패턴은 상기 비센서 영역에 중첩하지 않는 표시장치.
  14. 제1항에 있어서,
    상기 광학패턴 상에 배치되는 윈도우를 더 포함하고,
    상기 윈도우의 상면에 상기 광감지 소자의 감지 영역이 정의되는 표시장치.
  15. 제1항에 있어서,
    상기 소자층 및 상기 차광패턴 사이에 배치되는 입력감지층을 더 포함하는 표시장치.
  16. 제1항에 있어서,
    상기 발광 소자는 유기발광 다이오드이고,
    상기 광감지 소자는 유기 포토 다이오드인 표시장치.
  17. 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 베이스층;
    상기 화소 영역에 배치되는 발광 소자 및 상기 센서 영역에 배치되는 광감지 소자를 포함하는 소자층;
    상기 소자층 상에 배치되는 컬러필터층;
    상기 컬러필터층 상에 배치되는 광학패턴; 및
    상기 광학패턴 상에 배치되는 윈도우를 포함하고,
    상기 광학패턴의 상면으로부터 상기 윈도우의 상면까지의 거리는 상기 컬러필터층의 상면으로부터 상기 윈도우의 상면까지의 거리보다 작은 표시장치.
  18. 제17항에 있어서,
    상기 광감지 소자는
    상기 베이스층 상에 배치된 애노드;
    상기 애노드 상에 배치된 광전 변환층; 및
    상기 광전 변환층 상에 배치된 캐소드를 포함하고,
    상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩하는 표시장치.
  19. 제17항에 있어서,
    상기 컬러필터층은
    복수의 컬러필터부들;
    상기 복수의 컬러필터부들 각각의 엣지와 중첩하는 차광패턴; 및
    상기 복수의 컬러필터부들을 커버하는 오버코트층을 포함하고,
    상기 광학패턴은 상기 오버코트층 상에 배치되는 표시장치.
  20. 화소 영역, 센서 영역, 및 상기 화소 영역 및 상기 센서 영역에 인접한 주변 영역이 정의된 표시장치에 있어서,
    상기 화소 영역에 배치되는 발광층을 포함하는 발광 소자, 및 상기 센서 영역에 배치되는 광전 변환층을 포함하는 광감지 소자를 포함하는 소자층;
    상기 소자층 상에 배치되고, 상기 주변 영역 일부에 중첩하는 차광패턴을 포함하는 컬러필터층;
    상기 차광패턴 상에 배치되는 광학패턴을 포함하는 광학층; 및
    상기 광학층 상에 배치되는 윈도우를 포함하고,
    상기 광학패턴의 적어도 일부는 상기 광전 변환층과 평면상에서 중첩하는 표시장치.
KR1020210132909A 2021-10-07 2021-10-07 표시장치 KR20230050498A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210132909A KR20230050498A (ko) 2021-10-07 2021-10-07 표시장치
US17/939,345 US20230112427A1 (en) 2021-10-07 2022-09-07 Display device
CN202211204308.9A CN115955887A (zh) 2021-10-07 2022-09-29 显示装置
EP22199034.4A EP4164361A1 (en) 2021-10-07 2022-09-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210132909A KR20230050498A (ko) 2021-10-07 2021-10-07 표시장치

Publications (1)

Publication Number Publication Date
KR20230050498A true KR20230050498A (ko) 2023-04-17

Family

ID=83508563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132909A KR20230050498A (ko) 2021-10-07 2021-10-07 표시장치

Country Status (4)

Country Link
US (1) US20230112427A1 (ko)
EP (1) EP4164361A1 (ko)
KR (1) KR20230050498A (ko)
CN (1) CN115955887A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020053692A1 (ja) * 2018-09-14 2020-03-19 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN111599846B (zh) * 2020-05-29 2023-02-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
EP4164361A1 (en) 2023-04-12
US20230112427A1 (en) 2023-04-13
CN115955887A (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
KR20210018680A (ko) 표시 장치
US11862100B2 (en) Display device
CN116916682A (zh) 显示装置
EP4328896A1 (en) Display device
KR20230050498A (ko) 표시장치
KR20230046331A (ko) 표시 장치
US11955078B2 (en) Display device
CN219834824U (zh) 显示设备
US20230320161A1 (en) Display device including sensors
US11922717B2 (en) Display device
US20240138229A1 (en) Display device
US20230104772A1 (en) Electronic device
CN219660311U (zh) 显示装置
US20230389391A1 (en) Display device
US20230326233A1 (en) Display device
KR20240053721A (ko) 표시 장치
KR20230144158A (ko) 표시 장치
KR20230144684A (ko) 표시 장치
KR20230143237A (ko) 표시 장치
KR20230151573A (ko) 표시 장치 및 이의 제조 방법
KR20230159656A (ko) 표시 장치
KR20230144679A (ko) 표시 장치
KR20240053722A (ko) 표시 장치 및 이의 구동 방법
KR20230144164A (ko) 표시장치