KR20240054880A - 기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법 - Google Patents

기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20240054880A
KR20240054880A KR1020230128591A KR20230128591A KR20240054880A KR 20240054880 A KR20240054880 A KR 20240054880A KR 1020230128591 A KR1020230128591 A KR 1020230128591A KR 20230128591 A KR20230128591 A KR 20230128591A KR 20240054880 A KR20240054880 A KR 20240054880A
Authority
KR
South Korea
Prior art keywords
substrate
etch
plasma
routine
generated
Prior art date
Application number
KR1020230128591A
Other languages
English (en)
Inventor
롤랜드 멈포드
매튜 마이클 데이
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20240054880A publication Critical patent/KR20240054880A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본원 명세서에는, 기판의 표면 거칠기를 박화 및 감소시키는 장치, 기판의 표면 거칠기를 박화 및 감소시키는 방법, 및 기판의 두께를 감소시키는 방법이 제공된다.

Description

기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법{APPARATUS AND METHOD FOR REDUCING SUBSTRATE THICKNESS AND SURFACE ROUGHNESS}
본 발명은 기판의 표면 거칠기를 박화 및 감소시키는 장치, 및 기판의 표면 거칠기를 박화 및 감소시키는 방법에 관한 것이다. 본 발명은 또한 기판을 박화시키는 방법에 관한 것이다.
고급 기술 노드, 예를 들어 5 nm 미만의 노드에 대해서 고전적인 2차원 "무어의 법칙" 스케일링의 기술적 및 경제적 과제가 증가하고 있다. 결과적으로, 향상된 시스템 성능을 제공하기 위해, 다이가 통합 패키지에서 함께 부착되는 3차원 이종 통합 방식(three-dimensional heterogeneous integration schemes)에 대한 고려가 더 증가하고 있다. 많은 경우에, 이러한 3D 방식에서는, 이종 패키지로의 통합을 용이하게 하기 위해 다이의 두께를 줄이거나 다이를 일반적으로 원래 웨이퍼 두께인 약 775 μm로부터 100 μm 미만의 두께로 얇게 하는 것이 요구된다. 예를 들어, 3D 이종 통합 방식(3D heterogeneous integration schemes)에 대해서는, 5 μm 미만의 평균 기판 두께가 고려되고 있다. 반도체 박형화는 확립된 기술인 반면에, 이러한 다이 두께의 감소는, 이들 통합 방식을 상업적으로 실행 가능하게 하기 위해 해결되어야 하는 새로운 과제를 제시한다.
디바이스 제조 후의 반도체 웨이퍼의 기존의 박형화는 일반적으로 두 가지 주요 공정을 통해 달성된다. 첫번 째로, 반도체 웨이퍼의 두께는, 원치 않는 반도체 재료의 대부분을 제거하기 위해 반도체 웨이퍼의 이면(즉, 디바이스를 형성하기 위해 처리되지 않는 웨이퍼의 측면)을 연삭함으로써 감소된다. 두번 째로, 그런 다음, 반도체 웨이퍼를 화학기계적 연마(CMP)하여 수 미크론의 재료를 제거하고 연삭된 웨이퍼의 표면 거칠기를 감소시키거나 평탄하게 한다. 이러한 박형화 방법에는 잠재적으로 웨이퍼 내의 응력 완화를 위한 습식 에칭 및/또는 플라즈마 에칭 단계가 뒤따른다. 이들 단계 각각은, 일반적으로 더 적은 양의 재료를 제거하고 표면 거칠기가 감소된 더 평탄하고 더 균일한 표면을 얻는다. 웨이퍼 전체의 두께 변화 또는 웨이퍼의 가장 두꺼운 지점과 가장 얇은 지점 간의 차이는 총 두께 변화(TTV; Total Thickness Variation)로 규정되는 반면, 중간(평균) 웨이퍼 두께는 잔여 실리콘 두께(RST; Residual Silicon Thickness )로서 특정된다. 그러나, TTV는 기판의 가장 돌출되거나 가장 두꺼운 지점과 기판의 가장 오목하거나 가장 얇은 지점 사이의 차이에 의해 결정된다. 따라서, TTV는 극단적인 두께 변화만을 반영할 수 있으며 기판 전체에 걸친 두께 변화의 분포 또는 퍼짐(spread)은 반영하지 못한다. 낮은 TTV 값은 기판 전체에 걸쳐 두께의 낮은 변화에 대응할 것으로 예상되지만, 높은 TTV 값은 기판 두께 변화를 전체적으로 설명하지 못한다. 예를 들어, 기판은, 기판의 나머지 부분은 매우 균일하지만, 기판 표면의 큰 산 및 골과 같이 기판의 두께에 상당한 국부적 변화가 있는 부분을 가질 수 있다. 이러한 기판은 높은 TTV 값을 갖지만, 이는 기판 전체의 두께 변화의 본포를 나타내는 것은 아니다.
D2W(다이-웨이퍼) 및 W2W(웨이퍼-웨이퍼) 부착을 위한 퓨전 또는 하이브리드 본딩 방식에서는, TTV가 낮고 결함률이 매우 낮은 매우 균일한 표면이 요구된다. 예를 들어, 이면 전원 공급을 위해 500 nm 미만의 상호 연결부가 필요한 경우, 직경이 미크론 미만인 TSV(Through Silicon Via)가 필요할 것으로 예상된다. 이에 의해, 최종 웨이퍼 두께가 약 1 μm까지 줄어들 때 TSV에 대한 실용적인 종횡비를 유지하기 위해 얇아진 기판의 최종적인 RST 및 TTV에 실질적인 제한을 가한다.
기존의 박형화 공정은 이러한 새로운 용례의 요구 사항을 충족하려면 개선이 필요하다. 예를 들어, CMP 처리된 웨이퍼의 TTV가 7 μm이고 두께가 30 μm인 반면, RST가 5 μm인 웨이퍼에 대해 목표 TTV가 1 μm인 경우, 기판의 상대적인 두께 균일성과 두께에 상당한 변화가 요구된다. 현재에, 기판의 상대적인 두께 균일성에 있어서의 이러한 변화는 연삭과 CMP를 단독으로 또는 조합해서는 달성할 수 없다. 따라서, 이러한 낮은 목표 TTV 및 RST 값을 달성할 수 있는 기판 표면의 표면 거칠기를 감소시키는 공정이 필요하다.
이들 시스템에 있어서의 소모품이 시간에 따라 변하므로, 이들 박형화 방법이 적용된 기판의 결과 프로파일은 시간에 따라 달라질 것이므로, 연삭 및 CMP 도구로 인한 TTV 및 RST에 있어서의 불균일성의 변동도 실질적인 고려 사항이다. 따라서, 임의의 후속 평탄화 단계에서는 이러한 변화를 고려할 필요가 있다.
따라서, 요구되는 것은, 목표 평균 기판 두께에 대해 허용되는 것보다 실질적으로 더 큰, 박형화 공정으로부터 발생하는 불균일성을 나타내는 기판의 표면에 대한 RST 및 두께 변화를 정밀하게 제어할 수 있는 평활화 공정이다.
본 발명은, 본 발명의 적어도 일부 실시예에서, 위에서 설명한 문제, 요구 및 필요성 중 적어도 일부를 해소하고자 한다.
본 발명의 제1 양태에 따르면, 기판의 표면 거칠기를 박화 및 감소시키기 위한 장치가 제공되며, 장치는,
플라즈마 챔버;
플라즈마 챔버 내에 플라즈마를 유지하기 위한 플라즈마 생성 장치;
플라즈마 챔버 내에 배치되어 기판을 지지하는 기판 지지부;
플라즈마 챔버 내로 가스 또는 가스 혼합물을 도입하기 위한 적어도 하나의 가스 입구;
플라즈마 챔버 내에서의 플라즈마의 분포를 제어하도록 구성된 적어도 하나의 플라즈마 제어 구조체; 및
컨트롤러를 포함하고,
컨트롤러는,
가스 또는 가스 혼합물로부터 플라즈마 챔버 내에 플라즈마를 발생시키고;
측정된 기판 두께 변화, 측정된 평균 기판 두께, 목표 기판 두께 변화, 및 목표 평균 기판 두께를 수신하고;
측정된 두께 변화 및 측정된 평균 기판 두께에 기초하여 목표 기판 두께 변화 및 목표 평균 기판 두께를 제공하는 생성된 에칭 루틴을 생성하고; 그리고
생성된 에칭 루틴에 기초하여, 생성된 에칭 루틴에 따라 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하도록 구성된다.
본원의 발명자들은 가동 환형 링(통상 균일성 링이라고 지칭함)과 같은 적어도 하나의 플라즈마 제어 구조체를 이용하여 플라즈마 분포를 제어하는 것이, 가장 빈번하게 조정되는 에칭 파라미터 중 임의의 것 중에서, 플라즈마 챔버 내에서 발생된 플라즈마의 반경 방향 분포에 가장 중요한 영향을 미치는 것을 확인하였다. 이는 플라즈마 챔버 내에서 플라즈마가 생성되는 동안 생성된 에칭 루틴에 따라 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하도록 구성된 컨트롤러가 기판의 에칭에 대한 전례 없는 수준의 제어를 제공할 수 있고, 이는 기판의 기존 두께 변화를 설명하고 평균 기판 두께와 기판 두께 변화를 정밀하게 제어할 수 있다는 것을 의미한다.
컨트롤러는 플라즈마 챔버 내의 플라즈마 분포를 제어하기 위해 적어도 하나의 플라즈마 제어 구조체의 위치, 배향, 및 구성 중 적어도 하나를 제어하도록 구성될 수 있다.
적어도 하나의 플라즈마 제어 구조체는 적어도 하나의 환형 링 구조체를 포함할 수 있다. 적어도 하나의 환형 링 구조체는 기판 지지부에 수직인 축선을 따라 이동할 수 있다. 적어도 하나의 환형 링 구조체는 균일성 링을 포함할 수 있다. 환형 링 구조체는 웨이퍼 에지 보호(WEP; wafer edge protection) 구조체를 포함할 수 있다. 적어도 하나의 환형 링 구조체는 하나 이상의 균일성 링 및 WEP 구조체의 조합을 포함할 수 있다.
기판 지지부는 도전성 구조체를 포함할 수 있다. 기판 지지부는 유전체 정전 척(ESC)을 포함할 수 있다. 대안으로, 기판 지지부는 금속 플래튼을 포함할 수 있다. 기판 지지부는 적절한 전원 공급부로부터 RF 바이스 전력을 갖는 RF 전기 신호가 제공되도록 구성된다. RF 바이어스 전력은 1 내지 20 MHz, 바람직하게는 13.56 MHz의 주파수를 가질 수 있다.
플라즈마 생성 장치는 유도 결합 플라즈마 생성 장치일 수 있다. 컨트롤러는 적어도 하나의 가스 입구, 플라즈마 생성 장치, 기판 지지부, 및 전원 공급부 중 적어도 하나의 동작을 제어하도록 구성될 수 있다.
본 발명의 제2 양태에 따르면, 기판의 표면 거칠기를 박화 및 감소시키는 방법이 제공되며, 방법은,
측정된 기판 두께 변화 및 측정된 평균 기판 두께를 제공하기 위하여 기판 두께 변화 및 평균 기판 두께를 측정하는 단계;
목표 기판 두께 변화와 목표 평균 기판 두께를 규정하는 단계;
생성된 에칭 루틴을 생성하는 단계 - 생성된 에칭 루틴은 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 기판에 들어가는 생성된 에칭 프로파일을 에칭하도록 구성됨 -;
기판을 플라즈마 에칭 장치의 플라즈마 챔버 내로 로딩하고 기판을 기판 지지부 상에 위치시키는 단계;
적어도 하나의 가스 입구를 통하여 플라즈마 챔버 내에 가스 또는 가스 혼합물을 도입하는 단계;
플라즈마 생성 장치를 이용하여 가스 또는 가스 혼합물로부터 플라즈마 챔버 내에 플라즈마를 생성하는 단계; 및
기판을 생성된 에칭 루틴에 따라 에칭하여 평탄화된 기판을 생성하기 위하여 컨트롤러를 이용하여 플라즈마 챔버 내의 플라즈마를 제어하는 단계를 포함하고,
컨트롤러를 이용하여 플라즈마 챔버 내의 플라즈마를 제어하는 단계는, 컨트롤러가 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위하여 생성된 에칭 루틴에 따라 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하는 것을 포함하고, 적어도 하나의 플라즈마 제어 구조체는 플라즈마 챔버 내의 플라즈마의 분포를 제어하도록 구성된다.
본원의 발명자들은, 목표 기판 두께 변화 및 목표 평균 기판 두께 뿐만 아니라 플라즈마 에칭 이전의 기존의 기판 두께 변화를 고려하는 생성된 에칭 루틴을 생성하고, 생성된 에칭 루틴에 따라 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어함으로써, 최종 평균 기판 두께 및 균일성에 대해 높은 정밀도를 제공하면서 알려진 방법에 비해 에칭된 기판의 균일성을 상당히 증가시키는 방식으로 기판이 에칭될 수 있다는 것을 확인하였다.
바람직하게는, 플라즈마 챔버에서 생성된 플라즈마에 의해 에칭되는 기판의 부분은 마스크층에 의해 덮이지 않거나 또는 달리 마스킹되지 않는다. 바람직하게는, 플라즈마 챔버에서 생성된 플라즈마에 의해 에칭되는 기판의 부분은 기판의 표면 상에 어떠한 퇴적층 또는 퇴적물을 포함하지 않고, 기판의 부분의 표면에 어떠한 피처도 형성되어 있지 않다.
플라즈마 챔버 내의 플라즈마를 제어하는 단계는, 적어도 하나의 플라즈마 제어 구조체의 위치, 배향 및 구성 중 적어도 하나를 제어하는 것을 포함할 수 있다. 적어도 하나의 플라즈마 제어 구조체는 적어도 하나의 환형 링 구조체를 포함할 수 있다. 적어도 하나의 환형 링 구조체는 기판 지지부에 수직인 축선을 따라 이동할 수 있다. 컨트롤러를 이용하여 플라즈마 챔버 내의 플라즈마를 제어하는 단계 중에, 컨트롤러는 기판 지지부에 수직인 축선을 따라 이동하도록 적어도 하나의 환형 링 구조체를 제어할 수 있다.
적어도 하나의 환형 링 구조체는 균일성 링을 포함할 수 있다. 적어도 하나의 환형 링 구조체는 웨이퍼 에지 보호(WEP) 구조체를 포함할 수 있다. 기판은 반도체 기판일 수 있다. 반도체 기판은 실리콘, 실리콘 카바이드, 또는 화합물 반도체 기판일 수 있다. 실리콘 기판은 실리콘 웨이퍼일 수 있다.
측정된 기판 두께 변화는 기판의 표면 프로파일의 2차원 표시 또는 기판의 표면 프로파일의 3차원 표시를 포함할 수 있다. 측정된 기판 두께 변화는 기판의 표면 프로파일의 2차원 표시를 포함할 수 있다. 측정된 기판 두께 변화는 기판의 표면 프로파일의 3차원 표시를 포함할 수 있다.
플라즈마 챔버 내로 기판을 로딩하는 단계는, 기판 두께 변화 및 평균 기판 두께를 측정하는 단계, 목표 기판 두께 변화 및 목표 평균 기판 두께를 규정하는 단계, 및 생성된 에칭 루틴을 생성하는 단계 이전에 실행될 수 있다. 대안으로, 플라즈마 챔버 내로 기판을 로딩하는 단계는, 기판 두께 변화 및 평균 기판 두께를 측정하는 단계, 목표 기판 두께 변화 및 목표 평균 기판 두께를 규정하는 단계, 및 생성된 에칭 루틴을 생성하는 단계 중 임의의 한 단계 이후에 실행될 수 있다.
생성된 에칭 루팅을 생성하는 단계는, 적어도 2개의 예정된 에칭 루틴을 조합하여 생성된 에칭 프로파일을 생성하는 것을 포함할 수 있고, 적어도 2개의 예정된 에칭 루틴 각각은 기판에 들어가는 각각의 예정된 에칭 프로파일을 에칭하도록 구성된다. 적어도 2개의 예정된 에칭 루틴 각각은 각각의 예정된 에칭 프로파일을 달성하도록 구현된 각각의 에칭 파라미터 세트와 연관될 수 있다. 각각의 에칭 파라미터 세트는 챔버 내의 적어도 하나의 플라즈마 제어 구조체의 위치, 배향, 및 구성 중 적어도 하나를 포함할 수 있다. 에칭 파라미터 세트는
플라즈마 에칭 중의 챔버 내의 압력; 및/또는
플라즈마 에칭 중에 적어도 하나의 가스 입구를 통과하는 가스 또는 가스 혼합물의 유량; 및/또는
플라즈마 에칭 중에 플라즈마 생성 장치에 공급되는 전력; 및/또는
플라즈마 에칭 중에 기판 지지부에 공급되는 전력
중 적어도 하나를 더 포함할 수 있다.
에칭 파라미터 세트는 기판의 온도를 더 포함할 수 있다. 에칭 파라미터 세트는 플라즈마 생성 장치 및/또는 기판 지지부에 공급되는 전력의 주파수를 더 포함할 수 있다.
적어도 2개의 예정된 에칭 루틴은, 기판에 들어가는 제1의 예정된 에칭 프로파일을 에칭하도록 구성된 제1의 예정된 에칭 루틴, 및 기판에 들어가는 제2의 예정된 에칭 프로파일을 에칭하도록 구성된 제2의 예정된 에칭 루틴을 포함할 수 있고, 생성된 에칭 루틴은, 생성된 에칭 루틴과 연관된 에칭 파라미터 세트가 제1의 예정된 에칭 루틴과 연관된 제1 에칭 파라미터 세트와 제2의 예정된 에칭 루틴과 연관된 제2 에칭 파라미터 세트의 조합이 되도록 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴의 조합을 포함한다. 적어도 2개의 예정된 에칭 루틴은 3개 이상의 예정된 에칭 루틴을 포함할 수 있는데, 예컨대, 적어도 2개의 예정된 에칭 루틴은 제1의 예정된 에칭 루틴, 제2의 예정된 에칭 루틴, 및 제3의 예정된 에칭 루틴을 포함할 수 있다. 생성된 에칭 루틴과 연관된 에칭 파라미터 세트는, 각각의 예정된 에칭 루틴의 각각에 연관된 각 세트의 에칭 파마리터의 각각의 조합이다. 달리 말하면, 상기 실시예에서, 생성된 에칭 루틴과 연관된 에칭 파라미터 세트는, 제1의 예정된 에칭 루틴과 연관된 제1 에칭 파라미터 세트, 제2의 예정된 에칭 루틴과 연관된 제2 에칭 파라미터 세트, 및 제3의 예정된 에칭 루틴과 연관된 제3 세트의 에칭 파라미터의 조합이다.
생성된 에칭 루틴이 제1 에칭 루틴 및 제2 에칭 루틴을 포함하는 실시예에서, 생성된 에칭 루틴은 제1 지속시간 동안 제1의 예정된 에칭 루틴을 실행하고, 이어서 제2 지속시간 동안 제2의 예정된 에칭 루틴을 실행하는 것을 포함할 수 있다. 생성된 에칭 루틴이 3개 이상의 에칭 루틴을 포함하는 실시예에서, 생성된 에칭 루틴은 각각의 지속시간 동안 각각의 예정된 에칭 루틴을 각각 실행하는 것을 포함할 수 있다. 제1의 예정된 에칭 루틴 및 제2의 예정된 에칭 루틴을 포함하는 각각의 예정된 에칭 루틴 각각은 순차적으로 실행될 수 있다. 제2의 예정된 에칭 루틴은 챔버 내의 진공 조건의 파괴 없이 제1의 예정된 에칭 루틴 직후에 실행될 수 있다. 대안으로, 생성된 에칭 루틴은 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴 사이의 진공 파괴를 포함할 수 있다.
생성된 에칭 프로파일을 생성하는 단계는, 제1 지속시간 및 제2 지속시간의 각각의 값에 대해 생성된 에칭 프로파일에 따른 예측된 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께를 결정하는 단계와, 생성된 에칭 프로파일에 따른 목표 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 목표 평균 기판 두께에 가장 근접한, 생성된 에칭 프로파일에 따른 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께에 대응하는 제1 지속시간 및 제2 지속시간의 각각의 값을 선택하는 단계를 포함할 수 있다. 제1 지속시간 및 제2 지속시간은 비율로서 표현될 수 있다.
본 발명의 제3 양태에 따르면, 기판의 두께를 감소시키는 방법이 제공되며, 방법은,
기판과 연삭면 사이의 상대 이동에 의해 기판을 연삭하여 기판으로부터 재료를 제거하는 단계; 및/또는
화학기계적 연마(CMP)에 의해 기판으로부터 재료를 제거하는 단계 - CMP는 기판을 연마 패드 및 CMP 조성물과 접촉시키고, 연마 패드와 기판 사이에서 CMP 조성물의 일부가 기판과 접촉한 상태를 유지하면서 연마 패드와 기판 사이의 상대 운동을 유발하는 것을 포함함 -
중 적어도 하나를 포함하고,
방법은 본 발명의 제2 양태의 방법을 실행함으로써 기판의 표면 거칠기를 감소시키는 단계를 더 포함한다.
방법은 기판을 연삭하는 단계, CMP에 의해 기판으로부터 재료를 제거하는 단계, 및 본 발명의 제2 양태에 따른 방법을 순차적으로 포함할 수 있다.
이상 본 발명을 설명하였지만, 본 발명은 위에 설명된 특징, 또는 다음의 설명, 도면 또는 청구범위에 제시된 특징의 임의의 창의적인 조합으로 확장된다. 예를 들어, 본 발명의 일 양태와 관련하여 개시된 임의의 특징은 본 발명의 임의의 다른 양태와 관련하여 개시된 임의의 특징과 조합될 수 있다.
의심의 여지를 피하기 위해, 본 명세서에서 '포함하는' 또는 '구비하는' 및 유사한 용어를 참조할 때마다, 본 발명은 또한 '구성되는' 및 '본질적으로 구성되는'과 같은 더 제한적인 용어를 포함하는 것으로 이해된다.
이제 본 발명의 실시예를 첨부 도면을 참조하여 단지 예로서 설명한다.
도 1은 본 발명의 제2 양태에 따른 방법의 단계의 흐름도이고,
도 2a 및 도 2b는 본 발명의 제1 양태에 따른 예시적인 장치의 일부를 도시하고,
도 3은 CMP 이후의 예시적인 실리콘 웨이퍼의 표면 프로파일의 플롯을 도시하고,
도 4a는 제1의 예정된 에칭 루틴의 제1의 예정된 에칭 프로파일의 플롯을 도시하고, 도 4b는 도 3에 도시된 웨이퍼의 표면 프로파일에 대하여 제1의 예정된 에칭 루틴을 실행한 이후의 시뮬레이션된 표면 프로프일의 플롯을 도시하고,
도 5a는 제2의 예정된 에칭 루틴의 제2의 예정된 에칭 프로파일의 플롯을 도시하고, 도 5b는 도 3에 도시된 웨이퍼의 표면 프로파일에 대하여 제2의 예정된 에칭 루틴을 실행한 이후의 시뮬레이션된 표면 프로프일의 플롯을 도시하고,
도 6은 제1 및 제2의 예정된 에칭 루틴 각각에서 동일한 시간으로(1:1 비율) 제1의 예정된 에칭 루틴 및 제2의 예정된 에칭 루틴을 수행한 후의 도 3에 도시된 표면 프로파일의 시뮬레이션된 표면 프로파일을 도시하고,
도 7은 도 3에 도시된 표면 프로파일의 투영된 TTV의 플롯을, 제1의 예정된 에칭 루틴의 지속시간 대 제2의 예정된 에칭 루틴의 지속시간의 비의 함수로서 도시한다.
이하의 설명에서는, 영국 사우스 웨일즈 뉴포트의 SPTS Technologies Limited에서 상업적으로 구입할 수 있는 유도 결합 플라즈마(ICP) 기반 SPTS Rapier(RTM) XE 플라즈마 에칭 도구에서 예를 실행했다. 그러나, 본 발명의 방법은 대안적인 플라즈마 에칭 도구, 바람직하게는 다른 ICP 기반 에칭 도구에서 실행될 수 있다. 예에서는 300 mm 실리콘 웨이퍼를 사용했지만, 본 발명의 방법은 다양한 기판 재료 및 기하학적 구조에 적용될 수 있다.
다른 도면 및/또는 실시예에서 동일한 참조 번호가 사용된 경우, 이와 관련된 특징은 실질적으로 동일한 특징에 해당한다.
본 발명의 예시적인 실시예에 따라 기판의 표면 거칠기를 박화 및 감소시키는 방법이 도 1의 흐름도에 의해 예시된다. 이 실시예의 방법은 기판의 두께를 감소시키기 위해 연삭 및/또는 화학기계적 연마(CMP)와 같은 사전 처리를 거친 기판과 관련하여 설명된다. 그러나, 예시적인 방법은 기판의 두께를 감소시키기 위한 어떠한 사전 처리도 이루어지지 않은 기판에도 동일하게 적용될 수 있다. 예시적인 실시예의 방법을 사용하여 처리되는 기판의 부분은 통상 기판의 표면에 어떠한 특징도 형성되어 있지 않거나, 또는 기판의 표면에 마스크층과 같은 임의의 층이 형성되어 있지 않으며, 이 표면은 통상적으로 기판의 이면이다. 통상, 에칭될 기판 재료는 플라즈마에 노출 시에 다른 방식으로 에칭되는 미세구조의 상당한 변화를 나타내지 않는다는 점에서 "균질(homogeneous)”하다. 그러나, 본 발명의 예시적인 실시예의 방법은 "불균질(heterogeneous)" 기판 재료에 동등하게 적용될 수 있지만, 플라즈마 에칭 후의 기판의 예측된 표면 프로파일과 획득된 실제 표면 프로파일 사이에 더 큰 변화가 있을 것으로 예상된다.
본 발명의 예시적인 실시예의 방법은, 플라즈마 챔버, 기판을 플라즈마 챔버 내에 지지하기 위한 기판 지지부, 가스 또는 가스 혼합물을 플라즈마 챔버 내로 도입하기 위한 적어도 하나의 가스 입구, 플라즈마 챔버 내에 플라즈마를 생성하기 위한 플라즈마 생성 장치, 컨트롤러, 및 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 구비하는 플라즈마 에칭 장치에서 실행될 수 있다.
측정 단계(101)에서, 측정된 기판 두께 변화 및 측정된 평균 기판 두께를 제공하기 위하여 기판 두께 변화 및 평균(중간) 기판 두께를 측정한다. 두께의 변화는 통상 적어도 기판의 반경을 가로지르는 라인 스캔으로서 측정된다. 기판이 그 두께 변화가 방사상 대칭(radial symmetry)을 나타낼 것으로 예상되는 경우에는, 이것으로 충분할 수 있다. 그러나 라인 스캔은 기판의 더 큰 부분에 걸쳐 실행될 수 있다. 예를 들어, 라인 스캔은 직경을 가로질러 실행될 수도 있다. 이것은, 기판이 그 두께 변화가 방사상 대칭(radial symmetry)을 나타내지 않을 것으로 예상되는 경우에, 특히 유용하다. 두께 변화에 대한 보다 정확한 측정을 제공하기 위해 기판의 다수 섹션에 걸쳐 2 이상의 라인 스캔을 실행할 수도 있다. 측정 방법은 또한 라인 스캔으로 한정되지 않고, 광학 간섭계(optical interferometry)와 같이 당업계에 공지된 다른 방법에 의해 실행될 수도 있다. 측정 단계(101)는 컨트롤러에 의해 제어되는 측정 장치에 의해 플라즈마 에칭 장치에서 실행될 수 있고, 측정된 기판 두께 변화 및 측정된 평균 기판 두께가 플라즈마 에칭 장치의 컨트롤러의 메모리에 저장될 수 있다. 그러나, 측정 단계(101)는 측정된 기판 두께 변화 및 측정된 평균 기판 두께를 획득할 수 있는 임의의 장치에 의해 실행될 수도 있다.
측정된 두께 변화의 예가 도 3에 도시되어 있다. 두께 변화는 300 mm 웨이퍼의 직경에 걸쳐 일련의 측정, 이 경우 103회의 측정을 함으로써 측정된다. 도 3에서 알 수 있듯이, 측정 단계(101)에서의 기판의 측정은 두께의 변화, 즉 기판의 표면의 국부적인 변화에만 제한되지 않고, 측정된 섹션에 걸쳐 기판의 전체 두께를 측정할 수도 있다. 이는 평균 기판 두께를 결정할 수 있게 하며, 기판 두께 변화 또는 표면 거칠기를 줄이려고 할 때 뿐만 아니라 기판의 두께를 크게 줄이거나 기판을 얇게 하려고 할 때 특히 유용하다. 도 3으로부터도 알 수 있듯이, 두께 변화의 측정은 TTV 값에 의해 요약된(encapsulated) 두께의 전체 변화로 한정되지 않고, 기판 전체의 두께 변화의 분포도 포함한다.
도 3에 도시된 예시적인 실시예에서, 기판은 연삭 공정 및 CMP 공정 모두를 거치고, 그 결과 기판의 중심(즉, 반경 방향 거리의 절대값이 더 작은 위치에서)에서 기판의 평균 두께가 현저하게 감소하며, 기판의 둘레(즉, 반경 방향 거리의 절대값이 보다 큰 위치)에서 평균 두께가 덜 크게 감소한다. 또한, 연삭 공정 및 CMP 공정에서는, 기판의 직경에 걸쳐 기판의 두께에 현저한 변화가 발생한다.
기판 두께 변화 및 평균 기판 두께가 측정되면, 목표 기판 두께 변화 및 목표 평균 기판 두께가 규정 단계(102)에서 규정된다. 목표 기판 두께 변화는 다양한 형태로 표현될 수 있다. 목표 두께 변화는 TTV(Total Thickness Variation)로서 표현될 수 있고, 낮은 TTV 값은 기판 전체의 낮은 두께 변화에 대응하는 것으로 기대된다. 그러나, 목표 두께 변화는 기판 두께 변화의 분포를 나타내는 것으로 표현될 수도 있다. 이러한 분포는 기판의 표면 프로파일의 2차원 표현 또는 3차원 표현으로서 설명될 수 있다. 유사하게, 목표 평균 기판 두께는 다양한 형태로 표현될 수 있지만, 실리콘 웨이퍼의 제조에서는 통상적으로, 목표 평균 기판 두께가 RST(Residual Silicon Thickness)로서 표현된다. 도 3에 도시된 예시적인 실시예에서, 기판의 TTV는 2.8 μm이고, RST는 26 μm이다. 이러한 예시적인 실시예에서, 목표 RST는 2.00 μm이고, 목표 TTV는 2.00 μm이다. 따라서, 기판의 표면 거칠기를 감소시키는 것(즉, TTV 값의 감소)과 더불어, 기판의 평균 두께의 감소(즉, RST의 감소)도 또한 요구된다.
목표 기판 두께 변화 및 목표 평균 기판 두께는 기판 표면 전체에 걸쳐 적용될 수 있다. 대안으로, 목표 기판 두께 변화 및 목표 평균 기판 두께는 기판 표면의 서브섹션에 적용될 수 있다. 예를 들어, 예시적인 실시예에서, 목표 RST 및 목표 TTV는 대부분의 기판에 적용되지만, 에지 배제 영역으로도 알려진 기판의 주변에 약간 더 두꺼운 영역을 갖는 것이 바람직하다. 반도체 웨이퍼의 에지 배제 영역은 일반적으로 장치 제조 중에 사용되지 않는다. 이것은 융합 하이브리드 본딩에 사용하기 위해 웨이퍼를 제조할 때에 특히 그러한데, 그 이유는 미립자 제어가 접합 다이의 성공에 중요하고, 웨이퍼의 에지가 미립자 물질의 중대한 원인이 될 수 있기 때문이다. WEP 구조체를 사용하는 장치에서 웨이퍼가 에칭되는 경우에 동일한 원리가 적용될 수 있는데, 그 이유는 웨이퍼의 에지가 플라즈마에 노출되지 않아 에칭되지 않기 때문이다. 예시적인 실시예에서, 웨이퍼의 원주 둘레에서 대략 2 mm의 반경 방향 거리의 에지 배제 영역이 바람직하다. 이러한 에지 배제 영역에서의 평균 기판 두께, 때로는 두께의 변화는 기판의 나머지 부분에 걸친 것보다 더 클 수 있다. 따라서, 기판의 표면 전체에 대한 RST 및 TTV 값은 이러한 에지 배제 영역을 포함하지 않는 기판의 표면에 대한 RST 및 TTV 값보다 높을 것이다. 결과적으로, 목표 기판 두께 변화 및 목표 평균 기판 두께는 기판 전체에 대해, 에지 배제 영역을 포함하지 않는 기판의 영역에 대해, 또는 심지어 에지 배제 영역 자체에 대해 규정될 수 있다.
일 실시예에서, 규정 단계(102)가 플라즈마 에칭 장치에서 수행될 수 있으며, 목표 기판 두께 변화량 및 목표 평균 기판 두께는 컨트롤러의 메모리에 저장될 수 있다.
생성 단계(103)에서, 생성된 에칭 루틴은 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 생성된다. 생성된 에칭 루틴은 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하는, 기판에 들어가는 생성된 에칭 프로파일을 에칭하도록 구성된다. 달리 말하면, 생성된 에칭 루틴은, 플라즈마 에칭 장치에서 구현될 때, 기판이 목표 두께 변화 및 목표 평균 기판 두께를 갖게 하는 방식으로 기판을 에칭하도록 구성된다. 이는 생성된 에칭 프로파일, 또는 플라즈마 에칭 장치 내의 조건 하에서 기판 표면에 걸쳐 예상되는 기판 재료 제거의 측정에 의해 달성된다. 이러한 생성된 에칭 프로파일은, 목표 평균 기판 두께 및 목표 두께 변화에 매칭되도록 하기 위해 보다 많은 기판 재료를 제거할 필요가 있는 영역에서의 기판의 우선적인 플라즈마 에칭을 유도하고, 목표 평균 기판 두께 및 목표 두께 변화에 매칭되도록 하기 위해 보다 적은 기판 재료를 제거할 필요가 있는 영역에서의 기판의 플라즈마 에칭을 금지하는, 생성된 에칭 루틴의 일부로서 플라즈마 에칭 장치 내의 조건을 신중하게 제어함으로써 달성된다. 그 결과, 생성된 에칭 루틴에 따라 에칭한 후, 기판은 방법의 규정 단계(102)에서 설정된 목표 값과 대략 동일한 평균 기판 두께 및 두께 변화를 갖는 프로파일을 갖게 될 것이다.
생성된 에칭 루틴은 적어도 하나의 예정된 에칭 루틴을 포함할 수 있으며, 적어도 하나의 예정된 에칭 루틴 각각은 기판에 들어가는 예정된 에칭 프로파일을 에칭하도록 구성된다. 예정된 에칭 프로파일은 이전 플라즈마 에칭으로부터 얻은 실험 데이터로부터 결정될 수 있다. 이들 이전 플라즈마 에칭은 바람직하게는 예정된 에칭 프로파일의 효과에 대한 가장 정확한 설명을 얻기 위해 표준화된 시작 파라미터를 갖는 처리 대상의 기판과 유사한 기판에서 수행된다. 예를 들어, 일반적으로 균일한 두께와 약 1 μm 이하의 작은 TTV를 갖는 박형화되지 않은 실리콘 웨이퍼를 플라즈마 에칭하여 예정된 에칭 프로파일을 얻을 수 있다. 플라즈마 에칭은 에칭된 표면을 생성하기 위해 특정 기간 동안 챔버 압력, 인가된 RF 전력, 가스 혼합물 조성 및 가스 유량과 같은 특정 에칭 파라미터를 사용하여 수행될 수 있다. 이어서, 에칭된 표면의 프로파일은 이러한 에칭 조건 하에서 실리콘 웨이퍼에 대한 예정된 에칭 프로파일로서 사용될 수 있다.
적어도 하나의 예정된 에칭 루틴 각각과 연관된 에칭 파라미터 세트는 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체의 위치, 배향, 및 구성 중 적어도 하나를 포함할 수 있다. 적어도 하나의 플라즈마 제어 구조체의 위치는 당업계에 공지된 임의의 방식으로, 예를 들어 일반적으로 기판 지지부 또는 플라즈마 챔버에 대해 적어도 하나의 플라즈마 제어 구조체를 상승 및 하강시킴으로써 조정될 수 있다. 적어도 하나의 플라즈마 제어 구조체의 배향은 당업계에 공지된 임의의 방식으로, 예를 들어 적어도 하나의 플라즈마 제어 구조체를 축 주위로 회전시킴으로써 조정될 수 있다. 적어도 하나의 플라즈마 제어 구조체의 구성은 당업계에 공지된 임의의 방식으로, 예를 들어 플라즈마 챔버 내의 적어도 하나의 플라즈마 구조체의 확장 또는 수축, 또는 그외의 치수 변경에 의해 조정될 수 있다. 적어도 하나의 플라즈마 제어 구조체의 위치, 배향 또는 구성의 변화는 위치, 배향 또는 구성을 제어하는 임의의 공지된 수단에 의해 이루어질 수 있다. 예를 들어, 적어도 하나의 플라즈마 제어 구조체는 적어도 하나의 액츄에이터에 장착될 수 있으며, 적어도 하나의 플라즈마 제어 구조체의 위치는 액츄에이터의 신장 또는 수축에 의해 컨트롤러에 의해 조정될 수 있다.
적어도 하나의 예정된 에칭 루틴은 데이터베이스 또는 데이터를 수집하는 다른 수단에 저장될 수 있다. 일단 생성되면, 생성된 에칭 루틴은 또한 데이터베이스 또는 데이터를 수집하는 다른 수단에 저장될 수 있으므로, 생성된 에칭 루틴은 후속 웨이퍼 처리를 위한 예정된 에칭 루틴으로서 사용될 수 있다. 생성 단계(103)는 플라즈마 에칭 장치에서 수행될 수 있고, 생성된 에칭 루틴 및 연관된 에칭 파라미터 세트는 컨트롤러의 메모리에 저장될 수 있다. 대안적으로, 생성된 에칭 루틴은 별도의 장치에서 생성될 수 있고, 후속 플라즈마 에칭 단계에서 기판의 에칭을 제어하기 위해 컨트롤러의 메모리에 도입될 수 있다. 생성 단계(103)가 플라즈마 에칭 장치에서 수행되는 경우, 컨트롤러는 적어도 하나의 예정된 에칭 루틴이 저장되어 있는 데이터베이스 또는 데이터를 수집하는 다른 수단을 저장하도록 구성된 메모리를 포함할 수 있다. 대안적으로, 적어도 하나의 예정된 에칭 루틴이 저장된 데이터베이스 또는 데이터를 수집하는 다른 수단이 별도의 저장 매체에 저장될 수 있고, 후속 플라즈마 에칭 단계에서 기판의 에칭을 제어하기 위해 컨트롤러의 메모리에 도입될 수 있다.
생성된 에칭 루틴을 생성하는 단계는 생성된 에칭 프로파일을 생성하기 위해 적어도 2개의 예정된 에칭 루틴을 결합하는 것을 포함할 수 있다. 적어도 2개의 예정된 에칭 루틴 각각은 기판에 들어가는 각각의 예정된 에칭 프로파일을 에칭하도록 구성되므로, 생성된 에칭 프로파일은 각각의 예정된 에칭 프로파일의 조합의 결과이다. 적어도 2개의 예정된 에칭 루틴 각각은 각각의 예정된 에칭 프로파일을 달성하도록 구현된 각각의 에칭 파라미터 세트와 연관되어 있다. 각각의 에칭 파라미터 세트는 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체의 위치, 배향, 및 구성 중 적어도 하나를 포함할 수 있다. 에칭 파라미터 세트는 플라즈마 에칭 중의 플라즈마 챔버 내의 압력, 플라즈마 에칭 중에 적어도 하나의 가스 입구를 통한 가스 또는 가스 혼합물의 유량, 플라즈마 에칭 중에 플라즈마 생성 장치에 공급된 전력, 플라즈마 에칭 중에 기판 지지부에 공급된 전력, 기판의 온도, 및 플라즈마 생성 장치 및/또는 기판 지지부에 공급된 전력의 주파수 중 적어도 하나를 더 포함할 수 있다.
일 실시예에서, 적어도 2개의 예정된 에칭 루틴은 기판에 들어가는 제1의 예정된 에칭 프로파일을 에칭하도록 구성된 제1의 예정된 에칭 루틴 및 기판에 들어가는 제2의 예정된 에칭 프로파일을 에칭하도록 구성되는 제2의 예정된 에칭 루틴을 포함하고, 생성된 에칭 루틴은, 생성된 에칭 루틴과 연관된 에칭 파라미터 세트가 제1의 예정된 에칭 루틴과 연관된 제1 에칭 파라미터 세트와 제2의 예정된 에칭 루틴과 연관된 제2 에칭 파라미터 세트의 조합이 되도록 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴의 조합을 포함한다.
제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴의 조합은 2개의 루틴의 동시 조합일 수 있으므로, 생성된 에칭 루틴과 연관된 에칭 파라미터 세트는 제1의 예정된 에칭 루틴과 연관된 제1 에칭 파라미터 세트의 값과 제2의 예정된 에칭 루틴과 연관된 제2 에칭 파라미터 세트의 값 사이의 보간(interpolation)이다. 예를 들어, 플라즈마 제어 구조체가 환형 링이고, 제1 에칭 파라미터 세트가 기판 지지부 위의 1 cm에 위치된 환형 링을 포함하고, 제2 에칭 파라미터 세트가 기판 지지부 위의 5 cm에 위치되어 환형 링을 포함하는 실시예에서, 생성된 에칭 루틴과 연관된 에칭 파라미터 세트는 기판 지지부 위 1 cm와 5 cm 사이에 위치하는 환형 링을 포함할 수 있다.
대안으로, 생성된 에칭 루틴에 있어서 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴의 조합은, 제1 지속시간 동안 제1의 예정된 에칭 루틴을 실행하고, 이어서 제2 지속시간 동안 제2의 예정된 에칭 루틴을 실행하는 것을 포함할 수 있다. 제1의 예정된 에칭 루틴은 제2의 예정된 에칭 루틴 직전에 제1 지속시간 동안 수행될 수 있으므로, 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴 사이에 챔버 내의 진공 조건이 깨지지 않는다. 대안으로, 제1의 예정된 에칭 루틴과 제2의 예정된 에칭 루틴 사이에 진공 파괴가 있을 수도 있다.
도 3에 도시된 프로파일을 갖는 웨이퍼에 관련한 예시적인 실시예에서, 대응하는 제1의 예정된 에칭 프로파일(“A 프로파일”)을 갖는 제1의 예정된 에칭 루틴(“A 루틴”)과 대응하는 제2의 예정된 에칭 프로파일(“B 프로파일”)을 갖는 제2의 예정된 에칭 루틴(“B 루틴”)이 선택되어 생성된 에칭 루틴을 생성한다. A 루틴에서, 플라즈마 제어 구조체는 환형 링이고, 환형 링은 "상승된" 위치에 있도록 구성되며, 환형 링은 기판 지지부의 표면 위에 위치한다. A 프로파일이 도 4a에 예시되어 있으며, A 루틴을 수행한 후의 웨이퍼의 시뮬레이션된 표면 프로파일에 해당하는 플롯이 도 4b에 예시되어 있다. 예측된 최종 평균 두께는 2.04 μm이고, 기판 전체에 대해 예측된 TTV는 2.04 μm이며, 기판 양단의 2 mm 에지 배제 영역에 대한 예측된 TTV는 4.75 μm이다. 도 4a에서 알 수 있는 바와 같이, A 프로파일은 기판 주변에서 기판 재료가 더 많이 제거되는 것을 보여주며, 이에 의해, 도 4b의 시뮬레이션된 표면 프로파일 주변에서 기판 주변의 두께가 대응하여 더 크게 감소하게 된다. 실제로, 도 4b에서, 예측된 기판 재료 제거 속도는 주변의 기판 두께가 음수로 예측될 만큼 충분히 크다. 실제로는, 이는 기판 재료의 완전한 제거 및 이에 따른 기판 반경의 감소에 해당한다. 이는 또한 2 mm 에지 배제 영역에서 더 높은 TTV 값으로 표시되는 기판 두께의 예측된 변화에 기여할 것이다.
B 프로파일이 도 5a에 예시되어 있으며, B 루틴을 수행한 후의 웨이퍼의 시뮬레이션된 표면 프로파일에 해당하는 플롯이 도 5b에 예시되어 있다. B 루틴에서, 플라즈마 제어 구조체는 환형 링이고, 환형 링은 "하강된" 위치에 있도록 구성되며, 환형 링은 기판 지지부의 표면 위에 위치한다. 예측된 최종 평균 두께는 1.95 μm이고, 기판 전체에 대해 예측된 TTV는 1.95 μm이며, 기판 양단의 2 mm 에지 배제 영역에 대한 예측된 TTV는 5.86 μm이다. 도 5a에서 알 수 있는 바와 같이, B 프로파일은 기판 주변에서 기판 재료가 적게 제거되는 것을 보여주며, 이에 의해, 도 5b의 시뮬레이션된 표면 프로파일 주변에서 기판 주변의 두께가 대응하여 더 작게 감소하게 된다.
따라서 생성된 에칭 프로파일은 도 4a와 도 5a에 도시된 것 사이의 A 프로파일과 B 프로파일의 조합을 포함할 것이며, 도 4b에 도시된 것과 도 5a에 도시된 것 사이의 웨이퍼 표면 프로파일을 생성할 것으로 예측된다.
일 실시예에서, 생성된 에칭 프로파일을 생성하는 생성 단계(103)는 제1 지속시간 및 제2 지속시간의 각각의 값에 대해 생성된 에칭 프로파일에 따른 예측된 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께를 결정하는 단계와, 생성된 에칭 프로파일에 따른 목표 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 목표 평균 기판 두께에 가장 근접한, 생성된 에칭 프로파일에 따른 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께에 대응하는 제1 지속시간 및 제2 지속시간의 각각의 값을 선택하는 단계를 포함할 수 있다. 바람직하게는, 생성된 에칭 프로파일을 생성하는 생성 단계(103)는 제1 지속시간 및 제2 지속시간의 각각의 값에 대해 생성된 에칭 프로파일에 따른 예측된 기판 두께 변화 및 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께를 결정하는 단계와, 생성된 에칭 프로파일에 따른 목표 기판 두께 변화 및 생성된 에칭 프로파일에 따른 목표 평균 기판 두께에 가장 근접한, 생성된 에칭 프로파일에 따른 기판 두께 변화 및 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께에 대응하는 제1 지속시간 및 제2 지속시간의 각각의 값을 선택하는 단계를 포함할 수 있다. 제1 지속시간 및 제2 지속시간은 지속시간 비로서 표현될 수 있고, 지속시간 비의 다수의 값에 대해 에칭 프로파일에 따른 예측된 기판 두께 변화 및 예측된 평균 기판 두께를 결정하는 단계와, 결정 단계(102)에서 설정된 목표 기판 두께 변화 및 목표 평균 기판 두께에 가장 근접하게 일치하는 에칭 프로파일에 따른 예측된 기판 두께 변화 및 예측된 평균 기판 두께에 대응하는 지속시간 비를 선택하는 단계를 포함할 수 있다.
예를 들어, 도 3에 도시된 프로파일을 갖는 웨이퍼에 관련한 예시적인 실시예에서, 도 4a 및 4b에 해당하는 A 루틴과 도 5a 및 5b에 해당하는 B 루틴의 1:1 비율은 도 6에 예시된 바와 같이 기판의 표면 프로파일을 생성할 것으로 예측된다. 이는 제1 지속시간 동안 A 루틴 하에서 에칭되고 이어서 제2 지속시간 동안 B 루틴 하에서 에칭되는 기판에 해당하며, 제1 및 제2 지속시간은 동일하다. 예측된 표면 프로파일은 2.00 μm의 예측된 평균 기판 두께와 2.15 μm의 예측된 TTV를 갖는다. 이는 목표 평균 기판 두께와 일치하지만, 예측된 TTV는 목표 TTV 2.00 μm보다 크다.
제1의 예정된 프로파일과 제2의 예정된 프로파일의 서로 다른 지속시간 비율에 대한 일련의 예측된 TTV 값이 도 7에 도시되어 있다. 도 7에서 알 수 있는 바와 같이, 가장 낮은 TTV 값은 4:5의 지속시간 비율에서 얻어지는데, 즉, 제2 지속시간은 제1 지속시간보다 1.25배 더 길다. 이 시나리오에서, 예측된 평균 기판 두께는 2.00 μm이고 예측된 TTV는 2.08 μm이다. 이는 목료 기판 두께 변화에 더 가깝기 때문에, 지속시간 비율 1:1보다 지속 비율 4:5가 우선적으로 선택된다.
플라즈마 에칭 장치에서 생성 단계(103)가 수행되는 경우에, 컨트롤러는 제1 지속시간 및 제2 지속시간의 각각의 값에 대해 생성된 에칭 프로파일에 따른 예측된 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께를 결정하고, 생성된 에칭 프로파일에 따른 목표 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 목표 평균 기판 두께에 가장 근접한, 생성된 에칭 프로파일에 따른 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께에 대응하는 제1 지속시간 및 제2 지속시간의 각각의 값을 선택하도록 구성된 계산 유닛을 포함할 수 있다.
생성 단계(103) 후에, 기판은 로딩 단계(104)에서 플라즈마 에칭 장치의 플라즈마 챔버 내로 로딩되고 기판 지지부 상에 위치된다. 그러나, 플라즈마 에칭 장치에서 측정 단계(101), 규정 단계(102) 및 생성 단계(103) 중 적어도 하나가 수행되는 경우, 로딩 단계(104)는 측정 단계(101), 규정 단계(102) 및 생성 단계(103) 중 임의의 단계 이전에 수행될 수 있다. 바람직한 실시예에서, 로딩 단계(104)는 측정 단계(101), 규정 단계(102) 및 생성 단계(103) 모두의 이전에 수행되고, 측정 단계(101), 규정 단계(102) 및 생성 단계(103) 각각은 플라즈마 에칭 장치에서 수행된다. 기판의 두께가 1 μm 정도까지 상당히 감소될 수 있다는 점을 고려하면, 기판의 취급을 용이하게 하기 위해, 기판은 캐리어 웨이퍼 또는 다른 캐리어, 예를 들어 실리콘 또는 유리로 형성된 캐리어 웨이퍼 상에 탑재되는 것이 바람직하다. 기판은 기판을 고정하기 위해 접착제에 의해 캐리어 웨이퍼 또는 다른 캐리어에 부착될 수 있다.
측정 단계(101), 규정 단계(102), 생성 단계(103), 및 로딩 단계(104)가 수행되면, 수행되는 순서에 상관없이, 가스 도입 단계(105)에서 가스 또는 가스 혼합물이 적어도 하나의 가스 입구를 통해 플라즈마 챔버 내로 도입된다. 이어서, 도입된 가스 또는 가스 혼합물은 생성 단계(106)에서 플라즈마 생성 장치에 의해 점화된다.
플라즈마가 생성되면, 컨트롤러는 제어 단계(107)에서 평탄화된 기판을 생성하기 위해 생성된 에칭 루틴에 따라 기판이 에칭되도록 플라즈마 챔버 내의 플라즈마를 제어한다. 제어 단계(107)에서, 컨트롤러는 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 생성된 에칭 루틴에 따라 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하고, 적어도 하나의 플라즈마 제어 구조체는 플라즈마 챔버 내의 플라즈마의 분포를 제어하도록 구성된다. 플라즈마 제어 구조체는, 기판 상의 플라즈마의 에칭 프로파일을 변경하는 방식으로 생성된 플라즈마와 상호작용하는, 적어도 부분적으로 플라즈마 챔버 내에 있는 임의의 물리적 구성요소일 수 있다. 예를 들어, 플라즈마 제어 구조체는 기판 지지부에 수직인 축을 따라 이동 가능할 수 있는 균일성 링 및/또는 WEP 구조체를 포함할 수 있는 적어도 하나의 환형 링 구조체를 포함할 수 있다. 이 경우, 제어 단계(107)는 생성된 에칭 루틴에 따라 기판 지지부에 수직인 축을 따라 적어도 하나의 환형 링 구조체를 이동시키는 단계를 포함할 수 있다. 예시적인 실시예에서, 컨트롤러는 생성된 에칭 프로파일을 수행하는 동안 A 프로파일과 B 프로파일에 대응하여 "상승" 위치와 "하강" 위치 사이에서 환형 링을 이동시키도록 구성될 것이다. 적어도 하나의 플라즈마 제어 구조체는 본원 명세서에서는 주로 플라즈마 분포를 제어하기 위해 변경된 그것의 위치, 배향 또는 구성을 가질 수 있는 플라즈마 제어 구조체로서 설명되었지만, 적어도 하나의 플라즈마 제어 구조체는 이 실시예에 제한되지 않는다. 예를 들어, 적어도 하나의 플라즈마 제어 구조체는, 플라즈마 챔버 내의 정적 전도성 그리드 또는 플라즈마 챔버 내측에 자기장 및/또는 전기장을 부과하도록 구성된 구성요소, 예를 들어, 바이어스 전압, 전자석. 또는 플라즈마 소스와 웨이퍼 표면 사이에서 제어 가능한 방식으로 플라즈마 분포를 변경하는 것으로 알려진 임의의 다른 구성요소에 의해 활성화되는 플라즈마 챔버 내의 고정 링을 포함할 수 있다. 이들 플라즈마 제어 구조체 각각은 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 생성된 에칭 루틴에 따라 플라즈마 분포를 제어할 수 있도록 개별적으로 또는 조합하여 존재할 수 있다.
제어 단계(107) 동안, 기판의 평균 두께 및 두께 변화는 알려진 측정 기술을 사용하여 모니터링될 수 있다. 예를 들어, 근적외선(NIR) 간섭계를 사용하여, 에칭 공정 중 또는 에칭 공정 종료 시의 기판의 평균 두께와 두께 변화를 측정하여 공정이 예상대로 진행되고 있는지 확인할 수 있다.
생성된 에칭 프로파일이 수행되고 목표 평균 기판 두께 및 목표 기판 두께 변화가 달성되면, 플라즈마 에칭 공정이 중단되고 평탄하고 얇은 기판이 플라즈마 에칭 장치로부터 제거될 수 있다(단계 108).
본 발명의 제2 양태의 방법은 기판의 표면 프로파일에 대해 훨씬 더 높은 수준의 제어를 제공할 수 있으며, 높은 표면 거칠기를 갖는 기판으로 시작할 때에도 균일한 기판 표면을 제공할 수 있다. 이러한 제어는, 기판의 초기 표면을 고려한 맞춤형의 생성된 에칭 프로파일의 생성을 통하여, 그리고 플라즈마의 거동, 그에 따라 결과적인 에칭 프로파일에 영향을 끼치는 적어도 하나의 플라즈마 제어 구조체의 제어에 의한 플라즈마 내의 에칭 환경의 미세 제어를 통하여 제공된다.
본 발명의 제2 양태의 방법은 달리 처리되지 않은 기판 상에서 자체적으로 수행될 수도 있고, 본 발명의 제3 양태에서 언급된 바와 같이, 기판의 두께를 감소시키는 전체 방법의 일부로서 수행될 수도 있다. 본 발명의 제3 양태에서, 본 발명의 제2 양태의 방법은 기판과 연삭 표면 사이의 상대 이동에 의해 기판을 연삭하여 기판으로부터 재료를 제거하는 것 및/또는 CMP에 의해 기판으로부터 재료를 제거하는 것 중 적어도 하나 이후에 수행될 수 있고, CMP는 기판을 연마 패드 및 CMP 조성물과 접촉시키는 단계, 그리고 연마 패드와 기판 사이에서 CMP 조성물의 일부가 기판과 접촉한 상태를 유지하면서 연마 패드와 기판 사이의 상대 운동을 유발하는 단계를 포함한다. 일 실시예에서, 연삭 및 CMP 둘 다는 본 발명의 제2 양태의 방법 이전에 기판에 대해 수행될 수 있다. 본 발명의 제3 양태에서, 본 발명의 제2 양태의 방법은 연삭 및/또는 CMP 단계 동안 도입된 거칠기뿐만 아니라, 초기에 존재했던 표면 거칠기를 목표 값으로 감소시킬 뿐아니라, 평균 기판 두께를 목표 값까지 감소시키는 데 사용된다. 이는 기판의 표면 프로파일에 대해 훨씬 더 높은 수준의 제어를 제공할 수 있으며, 높은 수준의 표면 거칠기를 갖는 기판으로 시작할 때에도 균일한 기판 표면을 제공할 수 있다.
도 2a는 본 발명의 예시적인 실시예에 따른 플라즈마 에칭 장치의 하부 플라즈마 챔버 조립체(7)의 단면을 도시한다. 플라즈마 에칭 장치는 플라즈마 챔버, 가스 또는 가스 혼합물을 플라즈마 챔버 내로 도입하기 위한 적어도 하나의 가스 입구, 및 플라즈마 생성 장치(이 경우에는, 듀얼의 동심 ICP 플라즈마 소스)를 포함한다. 동작 중에, 박형화될 기판(1) 또는 웨이퍼는 슬롯(2)을 통해 로딩되고, 이 실시예에서는 정전 척(ESC)인 기판 지지부(3) 상에 배치된다. 플라즈마 챔버는 개구부(4)를 통해 배기된다. 플라즈마 제어 구조체(5)가 플라즈마 챔버 내에 위치한다. 이 실시예에서, 플라즈마 제어 구조체는 때때로 균일성 링(uniformity ring)으로서 알려진 환형 링을 포함하는 환형 링 구조체이다. 환형 링(5)은 웨이퍼(1) 주위에 위치하며, ESC의 표면으로부터 자동으로 상승 및 하강할 수 있다. 환형 링(5)은 웨이퍼(1)를 둘러싸고 ESC에 수직인 축을 따라 이동 가능하다. 듀얼의 동심 ICP 플라즈마 소스(도시하지 않음)는 세라믹 인터페이스 플레이트(6) 위에 위치한다. 도 2a에 있어서, 환형 링(5)은 ESC 상에 위치되어 있다. 도 2b에 있어서, 환형 링(5)의 최대 이동이 도시되어 있고, 환형 링(5)은 인터페이스 플레이트(6)와 매우 근접해 있다. 컨트롤러(도시 생략)에 의해 제어되는 액츄에이터에 의해 환형 링(5)의 위치 조정이 제공된다. 컨트롤러는, 생성된 에칭 루틴에 따라 기판의 플라즈마 에칭 중에 환형 링(5)의 위치를 제어하도록 구성된다. 생성된 에칭 루틴을 생성하기 위해, 컨트롤러는 측정된 기판 두께 변화, 측정된 평균 기판 두께, 목표 기판 두께 변화 및 목표 평균 기판 두께를 수신하고, 이에 의해, 측정된 두께 변화 및 측정된 평균 기판 두께에 기초하여 목표 기판 두께 변화 및 목표 평균 기판 두께를 제공할 이들 데이터로부터 생성된 에칭 루틴을 생성하도록 구성된다. 생성된 에칭 루틴은 본 발명의 예시적인 방법과 관련하여 위에서 논의된 방식으로 생성될 수 있다.
컨트롤러는 또한 기술 분야에 알려진 방식으로 적어도 하나의 가스 입구, 듀얼의 동심 ICP 플라즈마 소스 및 ESC를 제어하도록 구성된다. RF 전력을 갖는 RF 전기 신호가 전원 공급부(도시 생략)에 의해 기판 지지부에 공급될 수 있다. 이러한 RF 전기 신호는 또한 컨트롤러에 의해 제어될 수 있다.
웨이퍼(1)가 플라즈마 챔버 내에 로딩되고, 컨트롤러가 생성된 에칭 루틴을 생성하거나 수신하면, 가스 또는 가스 혼합물이 적어도 하나의 가스 입구를 통해 플라즈마 챔버 내로 도입되고, 생성된 에칭 루틴에 따라 웨이퍼를 에칭하기 위해 가스 또는 가스 혼합물로부터 듀얼의 동심 ICP 소스에 의해 플라즈마가 생성된다.
일부 에칭 용례에서는, 가혹한 플라즈마 에칭 조건으로부터 기판의 에지 영역을 보호하기 위해 균일성 링 대신에 또는 그에 추가로, WEP 구조체가 필요하다. WEP 구조체는, 기판과 접촉하지 않고 기판의 에지 영역을 덮어 플라즈마로부터 에지 영역을 보호한다. 예를 들어, WEP 구조체의 내부 직경은 약 297 mm(즉, 300 mm 웨이퍼의 직경보다 3 mm 더 작음)일 수 있다. 이 예에서, WEP 구조체는 웨이퍼 둘레 주변의 약 1.5 mm 폭의 에지 영역을 덮는다. WEP 구조체는 ESC에 수직인 축을 따라 이동할 수도 있으며, WEP 구조체의 위치 조정은 컨트롤러에 의해 제어되는 액추에이터에 의해 제공될 수 있다.
환형 링 구조체는 세라믹 재료와 같은 유전체 재료로 이루어질 수 있다. 일 실시예에서, 환형 링 구조체는 WEP 구조체의 상부에 적층된 균일성 링을 포함할 수 있다. 그러나, 다른 실시예에서, 환형 링 구조체는 균일성 링 또는 WEP 구조체일 수 있다. 환형 링 구조체는 기판의 에지 영역을 덮을 수 있고, 기판으로부터 이격되어, 에칭 공정 동안 플라즈마 조건으로부터 기판의 에지 영역을 보호할 수 있다.
환형 링 구조체는 플라즈마 에칭 공정 동안 플라즈마에 면하는(그리고 일반적으로 플라즈마에 노출되는) 전면 표면을 가질 수 있다. 예시된 실시예에서, 전면 표면은 플라즈마 에칭 공정 동안 플라즈마에 면하는 환형 링(5)의 표면이다. 전면 표면은 임의의 특정 형상으로 형성될 수 있다. 환형 링 구조체는 또한 플라즈마 에칭 공정 동안 플라즈마로부터 멀어지는 쪽에 면하는 후면 표면을 포함할 수 있다. 도 2a의 실시예에서, 환형 링(5)의 후면 표면은 웨이퍼(1)를 지지하는 ESC(3)의 표면과 부분적으로 접촉한다.

Claims (27)

  1. 기판의 표면 거칠기를 박화 및 감소시키는 장치로서,
    플라즈마 챔버;
    상기 플라즈마 챔버 내에 플라즈마를 유지하기 위한 플라즈마 생성 장치;
    상기 플라즈마 챔버 내에 배치되어 기판을 지지하는 기판 지지부;
    상기 플라즈마 챔버 내로 가스 또는 가스 혼합물을 도입하기 위한 적어도 하나의 가스 입구;
    상기 플라즈마 챔버 내에서의 플라즈마의 분포를 제어하도록 구성된 적어도 하나의 플라즈마 제어 구조체; 및
    컨트롤러를 포함하고,
    상기 컨트롤러는,
    상기 가스 또는 가스 혼합물로부터 플라즈마 챔버 내에 플라즈마를 발생시키고;
    측정된 기판 두께 변화, 측정된 평균 기판 두께, 목료 기판 두께 변화, 및 목표 평균 기판 두께를 수신하고;
    측정된 두께 변화 및 측정된 평균 기판 두께에 기초하여 목료 기판 두께 변화 및 목표 평균 기판 두께를 제공하는 생성된 에칭 루틴을 생성하고; 그리고
    상기 생성된 에칭 루틴에 기초하여, 상기 생성된 에칭 루틴에 따라 상기 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하도록 구성되는 것인 장치.
  2. 제1항에 있어서, 상기 컨트롤러는 상기 플라즈마 챔버 내의 플라즈마의 분포를 제어하기 위해 상기 적어도 하나의 플라즈마 제어 구조체의 위치, 배향, 및 구성 중 적어도 하나를 제어하도록 구성되는 것인 장치.
  3. 제1항 또는 제2항에 있어서, 상기 적어도 하나의 플라즈마 제어 구조체는 적어도 하나의 환형 링 구조체를 포함하는 것인 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 적어도 하나의 환형 링 구조체는 상기 기판 지지부에 수직인 축을 따라 이동 가능한 것인 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 적어도 하나의 환형 링 구조체는 균일성 링(uniformity ring)을 포함하는 것인 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 적어도 하나의 환형 링 구조체는 웨이퍼 에지 보호(WEP; wafer edge protection) 구조체를 포함하는 것인 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 기판 지지부는 정전 척(ESC; electrostatic chuck)을 포함하는 것인 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 플라즈마 생성 장치는 유도 결합형 플라즈마 생성 장치인 것인 장치.
  9. 기판의 표면 거칠기를 박화 및 감소시키는 방법으로서,
    측정된 기판 두께 변화 및 측정된 평균 기판 두께를 제공하기 위하여 기판 두께 변화 및 평균 기판 두께를 측정하는 단계;
    목표 기판 두께 변화 및 목표 평균 기판 두께를 규정하는 단계;
    생성된 에칭 루틴을 생성하는 단계 - 상기 생성된 에칭 루틴은 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 기판에 들어가는 생성된 에칭 프로파일을 에칭하도록 구성됨 -;
    상기 기판을 플라즈마 에칭 장치의 플라즈마 챔버 내로 로딩하고 상기 기판을 기판 지지부 상에 위치시키는 단계;
    적어도 하나의 가스 입구를 통하여 상기 플라즈마 챔버 내에 가스 또는 가스 혼합물을 도입하는 단계;
    플라즈마 생성 장치를 이용하여 가스 또는 가스 혼합물로부터 상기 플라즈마 챔버 내에 플라즈마를 생성하는 단계; 및
    상기 기판을 상기 생성된 에칭 루틴에 따라 에칭하여 평탄화된 기판을 생성하기 위하여 컨트롤러를 이용하여 상기 플라즈마 챔버 내의 플라즈마를 제어하는 단계를 포함하고,
    상기 컨트롤러를 이용하여 플라즈마 챔버 내의 플라즈마를 제어하는 단계는, 상기 컨트롤러가 목표 기판 두께 변화 및 목표 평균 기판 두께를 달성하기 위해 상기 생성된 에칭 루틴에 따라 상기 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체를 제어하는 것을 포함하고, 상기 적어도 하나의 플라즈마 제어 구조체는 상기 플라즈마 챔버 내의 플라즈마의 분포를 제어하도록 구성되는 것인, 방법.
  10. 제9항에 있어서, 상기 플라즈마 챔버 내의 플라즈마를 제어하는 단계는, 상기 적어도 하나의 플라즈마 제어 구조체의 위치, 배향 및 구성 중 적어도 하나를 제어하는 단계를 포함하는 것인 방법.
  11. 제9항 또는 제10항에 있어서, 상기 플라즈마 챔버 내에 발생된 플라즈마에 의해 에칭되는 기판의 부분은 마스크층에 의해 덮이지 않는 것인 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 적어도 하나의 플라즈마 제어 구조체는 적어도 하나의 환형 링 구조체를 포함하는 것인 방법.
  13. 제12항에 있어서, 상기 적어도 하나의 환형 링 구조체는 상기 기판 지지부에 수직인 축을 따라 이동 가능하며, 선택적으로, 상기 컨트롤러를 이용하여 플라즈마 챔버 내의 플라즈마를 제어하는 단계 중에, 상기 컨트롤러는 상기 기판 지지부에 수직인 축을 따라 이동하도록 상기 적어도 하나의 환형 링 구조체를 제어하는 것인 방법.
  14. 제12항 또는 제13항에 있어서, 상기 적어도 하나의 환형 링 구조체는 균일성 링을 포함하는 것인 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 적어도 하나의 환형 링 구조체는 웨이퍼 에지 보호(WEP; wafer edge protection) 구조체를 포함하는 것인 방법.
  16. 제9항 내지 제15항 중 어느 한 항에 있어서, 상기 기판은 반도체 기판이고, 선택적으로, 상기 반도체 기판은 실리콘 기판인 것인 방법.
  17. 제9항 내지 제16항 중 어느 한 항에 있어서, 상기 측정된 기판 두께 변화는 기판의 표면 프로파일의 2차원 표시 또는 기판의 표면 프로파일의 3차원 표시를 포함하는 것인 방법.
  18. 제9항 내지 제17항 중 어느 한 항에 있어서, 상기 플라즈마 챔버 내로 기판을 로딩하는 단계는, 기판 두께 변화 및 평균 기판 두께를 측정하는 단계, 목표 기판 두께 변화 및 목표 기판 두께를 규정하는 단계, 및 생성된 에칭 루틴을 생성하는 단계 이전에 실행되는 것인 방법.
  19. 제9항 내지 제18항 중 어느 한 항에 있어서, 상기 생성된 에칭 루팅을 생성하는 단계는, 적어도 2개의 예정된 에칭 루틴을 조합하여 생성된 에칭 프로파일을 생성하는 단계를 포함하고, 상기 적어도 2개의 예정된 에칭 루틴 각각은 기판에 들어가는 각각의 예정된 에칭 프로파일을 에칭하도록 구성되는 것인 방법.
  20. 제19항에 있어서, 상기 적어도 2개의 예정된 에칭 루틴 각각은 각각의 예정된 에칭 프로파일을 달성하도록 구현되는 각 에칭 파마리터 세트와 연관되고, 선택적으로, 각 에칭 파라미터 세트는 상기 플라즈마 챔버 내의 적어도 하나의 플라즈마 제어 구조체의 위치, 배향 및 구성 중 적어도 하나를 포함하는 것인, 방법.
  21. 제20항에 있어서, 상기 에칭 파라미터 세트는,
    상기 플라즈마 에칭 중의 상기 플라즈마 챔버 내의 압력; 및/또는
    상기 플라즈마 에칭 중에 상기 적어도 하나의 가스 입구를 통과하는 가스 또는 가스 혼합물의 유량; 및/또는
    상기 플라즈마 에칭 중에 상기 플라즈마 생성 장치에 공급되는 전력; 및/또는
    상기 플라즈마 에칭 중에 상기 기판 지지부에 공급되는 전력
    중 적어도 하나를 포함하는 것인 방법.
  22. 제20항 또는 제21항에 있어서, 상기 적어도 2개의 예정된 에칭 루틴은 기판에 들어가는 제1의 예정된 에칭 프로파일을 에칭하도록 구성된 제1의 예정된 에칭 루틴 및 기판에 들어가는 제2의 예정된 에칭 프로파일을 에칭하도록 구성된 제2의 예정된 에칭 루틴을 포함하고, 상기 생성된 에칭 루틴은, 상기 생성된 에칭 루틴과 연관된 에칭 파라미터 세트가 제1의 예정된 에칭 루틴과 연관된 제1 에칭 파라미터 세트와 제2의 예정된 에칭 루틴과 연관된 제2 에칭 파라미터 세트의 조합이 되도록 상기 제1의 예정된 에칭 루틴과 상기 제2의 예정된 에칭 루틴의 조합을 포함하는 것인, 방법.
  23. 제22항에 있어서, 상기 생성된 에칭 루틴은 제1 지속시간(first duration) 동안 제1의 예정된 에칭 루틴을 수행하고, 이어서 제2 지속시간 동안 제2의 예정된 에칭 루틴을 수행하는 것을 포함하는 것인 방법.
  24. 제22항 또는 제23항에 있어서, 상기 생성된 에칭 프로파일을 생성하는 단계는 상기 제1 지속시간 및 제2 지속시간의 각각의 값에 대해 생성된 에칭 프로파일에 따른 예측된 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께를 결정하는 단계와, 상기 생성된 에칭 프로파일에 따른 목표 기판 두께 변화 및/또는 생성된 에칭 프로파일에 따른 목표 평균 기판 두께에 가장 근접한, 상기 생성된 에칭 프로파일에 따른 기판 두께 변화 및/또는 상기 생성된 에칭 프로파일에 따른 예측된 평균 기판 두께에 대응하는 제1 지속시간 및 제2 지속시간의 각각의 값을 선택하는 단계를 포함하는 것인 방법.
  25. 제23항 또는 제24항에 있어서, 상기 생성된 에칭 루틴은 상기 제1의 예정된 에칭 루틴과 상기 제2의 예정된 에칭 루틴 사이의 진공 파괴를 포함하는 것인 방법.
  26. 기판의 두께를 감소시키는 방법으로서,
    a. 기판과 연삭면 사이의 상대 이동에 의해 기판을 연삭하여 상기 기판으로부터 재료를 제거하는 단계; 및/또는
    b. 화학기계적 연마(CMP)에 의해 상기 기판으로부터 재료를 제거하는 단계 - 상기 CMP는 기판을 연마 패드 및 CMP 조성물과 접촉시키고, 상기 연마 패드와 기판 사이에서 상기 CMP 조성물의 일부가 상기 기판과 접촉한 상태를 유지하면서 상기 연마 패드와 상기 기판 사이의 상대 운동을 유발하는 것을 포함함 -
    중 적어도 하나의 단계를 포함하며,
    방법은 제8항 내지 제25항 중 어느 한 항에 따른 방법을 실행함으로써 상기 기판의 표면 거칠기를 감소시키는 단계를 더 포함하는 것인 방법
  27. 제26항에 있어서, 방법은 상기 기판을 연삭하는 단계, CMP에 의해 상기 기판으로부터 재료를 제거하는 단계, 및 제8항 내지 제25항 중 어느 한 항에 따른 방법을 순차적으로 포함하는 것인 방법.
KR1020230128591A 2022-10-18 2023-09-25 기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법 KR20240054880A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2215394.4 2022-10-18
GB2215394.4A GB2623533A (en) 2022-10-18 2022-10-18 Apparatus and method for reducing substrate thickness and surface roughness

Publications (1)

Publication Number Publication Date
KR20240054880A true KR20240054880A (ko) 2024-04-26

Family

ID=84818384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230128591A KR20240054880A (ko) 2022-10-18 2023-09-25 기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법

Country Status (6)

Country Link
US (1) US20240128066A1 (ko)
EP (1) EP4358114A1 (ko)
JP (1) JP2024059561A (ko)
KR (1) KR20240054880A (ko)
CN (1) CN117912988A (ko)
GB (1) GB2623533A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668366A (en) * 1984-08-02 1987-05-26 The Perkin-Elmer Corporation Optical figuring by plasma assisted chemical transport and etching apparatus therefor
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
IL112511A0 (en) * 1994-02-18 1995-05-26 Hughes Aircraft Co System for improving the total thickness variation of a wafer
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
DE60140749D1 (de) * 2000-07-10 2010-01-21 Tel Epion Inc Ung
US10026660B2 (en) * 2014-10-31 2018-07-17 Veeco Precision Surface Processing Llc Method of etching the back of a wafer to expose TSVs
DE102015114307A1 (de) * 2015-08-28 2017-03-02 Infineon Technologies Ag Zumindest teilweise Ausgleichen von Dickenvariationen eines Substrats

Also Published As

Publication number Publication date
US20240128066A1 (en) 2024-04-18
EP4358114A1 (en) 2024-04-24
JP2024059561A (ja) 2024-05-01
CN117912988A (zh) 2024-04-19
GB202215394D0 (en) 2022-11-30
GB2623533A (en) 2024-04-24

Similar Documents

Publication Publication Date Title
US7672110B2 (en) Electrostatic chuck having textured contact surface
US7525787B2 (en) Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of use and apparatus incorporating same
KR102037542B1 (ko) 기판 배치대 및 플라즈마 처리 장치
JP7516611B2 (ja) エッジリングの温度及びバイアスの制御
JPH05160074A (ja) ウエハから材料を除去するシステム
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
TWI822715B (zh) 寬能隙半導體基板、寬能隙半導體基板之製造裝置及寬能隙半導體基板之製造方法
KR101272736B1 (ko) 에어로졸 코팅을 이용한 정전척 재생 방법
JP7539873B2 (ja) ベベルエッチャ用の下側プラズマ排除区域リング
JP2020530943A (ja) 静電基板支持体幾何形状の研磨
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
US10872749B2 (en) Textured skin for chamber components
CN111048462B (zh) 基板支承装置及其制造方法
KR20150008819A (ko) 하이브리드 피처 에칭 및 베벨 에칭 시스템
KR20030044205A (ko) 반도체 제조 장치 및 방법
KR20240054880A (ko) 기판 두께 및 표면 거칠기를 감소시키기 위한 장치 및 방법
TW202243888A (zh) 靜電式定位盤及其製造方法
TW202435334A (zh) 用於減少基板厚度及表面粗糙度之設備及方法
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
KR102695443B1 (ko) 기판 가장자리의 베벨 식각 장치 및 그를 이용한 반도체 소자의 제조 방법
JP6782157B2 (ja) 静電チャック
US20140342571A1 (en) Wafer etching apparatus and wafer etching method using the same
US11875973B2 (en) Methods for preparing void-free coatings for plasma treatment components
US20220184773A1 (en) Chemical mechanical planarization membrane
CN106711061A (zh) 承载装置及反应腔室