KR20240038563A - 웨이퍼 테이블 및 반도체 리소그래피 장치 - Google Patents

웨이퍼 테이블 및 반도체 리소그래피 장치 Download PDF

Info

Publication number
KR20240038563A
KR20240038563A KR1020230044397A KR20230044397A KR20240038563A KR 20240038563 A KR20240038563 A KR 20240038563A KR 1020230044397 A KR1020230044397 A KR 1020230044397A KR 20230044397 A KR20230044397 A KR 20230044397A KR 20240038563 A KR20240038563 A KR 20240038563A
Authority
KR
South Korea
Prior art keywords
wafer
friction coefficient
area
wafer table
region
Prior art date
Application number
KR1020230044397A
Other languages
English (en)
Inventor
이종구
김정길
김현진
오경환
이동진
최민석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20240038563A publication Critical patent/KR20240038563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 개시의 일 실시예에 따른 웨이퍼 테이블은, 반도체 웨이퍼 리소그래피 장치에서 웨이퍼를 지지하는 웨이퍼 테이블로서, 제1 마찰 계수 영역과 제2 마찰 계수 영역을 포함하는 웨이퍼 안착부; 및 상기 제1 마찰 계수 영역과 상기 제2 마찰 계수 영역 상에 돌출되는 복수의 버얼;을 포함하며, 상기 웨이퍼 안착부는 상기 웨이퍼의 면내 변형이 생기는 위치에는 제2 마찰 계수 영역을 포함할 수 있다.

Description

웨이퍼 테이블 및 반도체 리소그래피 장치{WAFER TABLE AND SEMICONDUCTOR LITHOGRAGHY APPARATUS}
본 개시는 웨이퍼 테이블 및 이를 포함하는 반도체 처리 장치에 관한 것이다.
반도체 웨이퍼의 제조 공정 중 사용되는 리소그래피 장치는 웨이퍼의 타켓부 상에 원하는 회로 패턴을 인쇄하는 장치이다. 리소그래피 장치는 마스크 또는 레티클과 같은 패터닝 디바이스로 웨이퍼의 개별 레이어에 회로 패턴을 형성한다.
패터닝 디바이스로부터 패턴을 전사할 때, 리소그래피 장치의 웨이퍼 테이블 상에 웨이퍼가 고정된다. 웨이퍼 테이블에는 웨이퍼를 접촉 지지하는 복수의 버얼이 산포된다. 웨이퍼는 웨이퍼 테이블의 버얼 상에서 지지되며, 웨이퍼와 접촉하는 버얼의 전체 면적은 웨이퍼의 전체 면적에 비해 작다.
웨이퍼에 회로패턴을 형성하는 포토리스그래피(Photolithography) 공정을 위하여, 리소그래피 장치의 웨이퍼 테이블 상에 웨이퍼를 먼저 로딩한다. 웨이퍼 테이블 상의 웨이퍼의 로딩은 웨이퍼 테이블 내에 배치되는 핀이 웨이퍼 테이블 위로 상승하여 웨이퍼를 지지한 후 다시 하강하여 웨이퍼를 기판 테이블 상에 안착시킨다.
핀이 웨이퍼를 지지할 때 웨이퍼의 무게로 인해 웨이퍼 자체의 곡률이 발생한다. 또한, 핀이 하강하여 웨이퍼가 웨이퍼 테이블 상의 복수의 버얼 위에 안착될 때, 웨이퍼와 웨이퍼 테이블 계면 사이의 계면 마찰력으로 인해 웨이퍼 자체의 면내 변형이 발생할 수 있다. 여기서, 발생한 웨이퍼의 면내 변형이 웨이퍼 테이블 상에서 완전히 해소되지 못하는 경우 웨이퍼 로드 그리드(WLG, Wafer Load Grid)가 일정하지 않게 된다.
웨이퍼 로드 그리드가 발생하고 일정하지 않으면, 리소그래피 장치와의 관계에서, 웨이퍼, 웨이퍼 테이블, 마스크(또는 레티클(Reticle)) 사이에 오정렬이 생길 수 있고 이는 결국 웨이퍼 회로 패턴의 오버레이 오차를 발생시킨다.
본 개시의 여러 목적 중 하나는, 웨이퍼의 면내 변형을 줄일 수 있는 위치에 마찰 계수가 다른 영역을 구비하는 웨이퍼 테이블을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 웨이퍼가 웨이퍼 테이블 상에 안착될 때 웨이퍼의 면내 변형의 이방성, 즉 비등방성이 감소되도록 하는 웨이퍼 테이블을 제공하는 것이다.
본 개시의 여러 목적 중 또 다른 하나는, 웨이퍼 테이블 상에 웨이퍼가 면내 변형이 감소 또는 면내 변형의 크기가 방향과 무관하게 동일한 상태로 안착되도록 유도하여 웨이퍼 테이블, 웨이퍼, 마스크 사이에 오정렬이 감소되어 리소그래피 적층 패턴 사이의 오버레이 수치 열화를 방지하는 반도체 웨이퍼 리소그래피 장치를 제공하는 것이다.
본 개시의 일 실시예에 따른 웨이퍼 테이블은, 반도체 웨이퍼 리소그래피 장치에서 웨이퍼를 지지하는 웨이퍼 테이블로서, 제1 마찰 계수 영역과 제2 마찰 계수 영역을 포함하는 웨이퍼 안착부; 및 상기 제1 마찰 계수 영역과 상기 제2 마찰 계수 영역 상에 돌출되는 복수의 버얼;을 포함하며, 상기 웨이퍼 안착부는 상기 웨이퍼의 면내 변형이 생기는 위치에는 제2 마찰 계수 영역을 포함할 수 있다.
또한, 본 개시의 다른 일 실시예에 따른 웨이퍼 테이블은, 반도체 웨이퍼 리소그래피 장치에서 웨이퍼를 지지하는 웨이퍼 테이블로서, 웨이퍼 안착부; 및 상기 웨이퍼 안착부 상에 돌출되는 버얼;을 포함하며, 상기 웨이퍼 안착부를 평면에서 사사분면으로 볼 때, 각 사분면에서 상기 웨이퍼의 물성 이방성으로 발생하는 면내 변형의 위치에 따라 제1 마찰 계수 영역과 제2 마찰 계수 영역으로 구분될 수 있다.
또한, 본 개시의 다른 일 실시예에 따른 반도체 웨이퍼 리소그래피 장치는 마스크를 지지하는 지지 본체; 상기 지지 본체 내에서 상기 마스크와 대응되는 위치에서 웨이퍼를 안착시키는 웨이퍼 안착부를 가지는 웨이퍼 테이블; 및 상기 마스크를 통해 빔을 웨이퍼 상으로 투영하는 투영 장치;를 포함하며, 상기 웨이퍼 안착부에는 복수의 버얼이 배치되고, 상기 웨이퍼 안착부는 평면에서 사사분면으로 구분되고 제1 마찰 계수 영역과 제2 마찰 계수 영역을 포함하며, 상기 제1 마찰 계수 영역은 사사분면으로 구획하는 구획라인 영역에 형성되고, 상기 제2 마찰 계수 영역이 상기 구획라인 영역을 제외한 나머지 영역에 형성될 수 있다.
본 개시의 웨이퍼 테이블 및 반도체 리소그래피 장치에 따르면, 웨이퍼 테이블에 웨이퍼의 면내 변형 자체가 줄어들거나, 면내 변형의 크기가 방향과 무관하게 동일한 수준으로 발현되는 상태로 웨이퍼가 버얼 상에 안착될 수 있다.
또한, 웨이퍼의 면내 변형이 감소된 상태로, 면내 변형의 크기가 방향과 무관하게 동일한 수준으로 안착되어 웨이퍼 테이블, 웨이퍼, 마스크 사이에 오정렬이 감소되어 리소그래피 공정 상에서 웨이퍼의 적층 패턴 사이의 오버레이 수치 열화가 방지된다.
또한, 오버레이 수치 열화가 방지되어 반도체 웨이퍼의 불량이 감소하여 수율이 향상된다.
도 1은 본 개시의 일례에 따른 반도체 웨이퍼 리소그래피 장치의 개략도이다.
도 2는 도 1의 웨이퍼 테이블 상에 웨이퍼가 안착된 모습의 개략 단면도이다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼 테이블의 평면도이다.
도 4는 도 5의 웨이퍼 테이블 상에 형성되는 버얼의 개략 단면도이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 테이블 상에 웨이퍼가 안착되는 과정을 설명하기 위한 개략도이다.
도 6은 도 5의 과정에서 웨이퍼의 물성 이방성 특성에 의해 발생하는 변형 이방성을 도시하는 도면이다.
도 7 내지 도 10는 웨이퍼 테이블 상의 웨이퍼 안착부의 여러 실시예를 도시한 개략도이다.
이하, 첨부된 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다.
본 개시의 실시예들은 여러가지 다른 형태로 변경될 수 있으며, 당업계의 평균적인 지식을 가진 자에게 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소를 지칭한다.
본 개시에서, "연결"의 의미는 "직접 연결된 것"뿐만 아니라, 다른 구성을 통하여 "간접적으로 연결된 것"을 포함하는 개념이다. 또한, 경우에 따라 "전기적으로 연결된 것"을 모두 포함하는 개념이다.
본 개시에서, "제1", "제2" 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
반도체 웨이퍼 리소그래피 장치
도 1은 본 개시의 일례에 따른 반도체 웨이퍼 리소그래피 장치의 개략도이다.
본 개시의 일례에 따른 반도체 웨이퍼 리소그래피 장치(1)는 지지 본체(20), 웨이퍼 테이블(40) 및 투영 장치(60)를 포함한다.
지지 본체(20)는 마스크(M)를 지지하며, 내부에 웨이퍼 테이블(40)이 구비된다. 웨이퍼 테이블(40)에는 마스크(M)와 대응되는 위치에서 웨이퍼(W)를 안착시키는 웨이퍼 안착부(42)가 형성된다.
리소그래피 장치(1)는 UV 방사선 또는 DUV 방사선과 같은 방사선 빔을 컨디셔닝하도록 구성된 조명 시스템(50)을 더 포함한다.
투영장치(60)는 다이의 일부, 하나의 다이 또는 그 이상의 다이를 포함하는 웨이퍼(W)의 타켓부(C) 상에 마스크(M)를 통해 방사선 빔을 투영하여 웨이퍼(W)에 회로패턴을 형성하도록 한다.
조명 시스템(50)은 방사선 소스(10)로부터 방사선 빔을 수광한다. 예를 들어 방사선 소스(10)가 엑시머 레이저인 경우, 방사선 소스(10)와 리소그래피 장치는 별개의 개체일 수 있다. 이 경우, 방사선 소스(10)는 리소그래피 장치의 일부를 형성하는 것으로 여겨지지 않으며, 방사선 빔은 예를 들어 적절한 지향 미러와 빔 확장기를 포함하는 빔 전달 시스템(12)의 도움으로 방사선 소스(10)로부터 조명 시스템(50)으로 전달된다. 이와 다른 경우, 예를 들어 방사선 소스(10)가 수은 램프인 경우, 방사선 소스(10)는 리소그래피 장치에 통합된 부분일 수 있다. 방사선 소소(10) 및 조명 시스템(50)은 빔 전달 시스템(12)과 함께 방사선 시스템으로 지칭될 수 있다.
방사선 빔은 지지 본체(20) 상에 유지되는 마스크(M) 상에 입사되고 마스크(M)에 의해 패터닝된다. 방사선 빔은 마스크(M)를 거친 후 투영 장치(60)를 통과하며, 투영 장치(60)는 웨이퍼(W)의 타켓부(C) 상으로 빔을 포커싱한다.
웨이퍼 테이블(40)은 방사선 빔의 경로에 웨이퍼(W)의 다양한 타겟부(C)를 위치설정할 수 있도록 정확하게 이동될 수 있다. 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안 웨이퍼 테이블(40)이 이동 또는 스캐닝된다.
웨이퍼 테이블
도 2는 도 1의 웨이퍼 테이블 상에 웨이퍼가 안착된 모습의 개략 단면도이며, 도 3는 본 발명의 일 실시예에 따른 웨이퍼 테이블의 평면도이고, 도 4는 도 3의 웨이퍼 테이블 상에 형성되는 버얼을 확대하여 도시한 개략 단면도이다.
본 개시의 일례에 따른 웨이퍼 테이블(40)은 반도체 웨이퍼 리소그래피(1) 장치에서 웨이퍼(W)를 지지하는 장치로, 웨이퍼 안착부(42)와 웨이퍼 악착부(42)에서 돌출되는 버얼(45)을 포함한다.
웨이퍼 안착부(42)는 웨이퍼(W)와 실질적으로 동일한 형상으로 웨이퍼(W)의 배면이 버얼(45)과 접촉하여 안착된다.
도 4에는 버얼(45)이 확대하여 도시되어 있다. 일 실시예로, 각각의 버얼(45)은 버얼 표면(45a)과 버얼 측면(45b)을 가진다. 버얼(45)의 높이(h)는 약 1㎛ 내지 50㎛ 범위일 수 있다. 예를 들어 약 15㎛일 수 있다. 버얼(45) 말단은 특별하게 한정되지 않으나 평면상으로 원형이다. 버얼 표면(45a)의 직경(d)은 약 50㎛ 내지 500㎛ 범위일 수 있다. 예를 들어 약 200㎛일 수 있다. 두 개의 인접한 버얼(45)의 중심의 거리, 즉, 버얼(45)의 피치는 약 0.1mm 내지 3mm의 범위일 수 있다. 버얼(45)은 버얼 측면(45b)이 약간 기울어진 원추형 형상을 가지며, 웨이퍼 안착부(42)에 전체적으로 배치된다.
일 실시예에서, 오버레이 오차를 감소시키기 위해, 버얼 표면(45a)은 다이아몬드형 탄소층(DLC, Diamond like carbon layer) 또는 CrN으로 코팅될 수 있다. 제조상 버얼 측면(45b)까지 덮일 수 있다. 다이아몬드형 탄소층은 웨이퍼의 접착성을 개선시킬 수 있다.
웨이퍼 안착부(42)에 대한 설명에 앞서, 웨이퍼(W)가 웨이퍼 테이블(40)에 안착되는 과정을 우선 설명한다.
웨이퍼(W)를 웨이퍼 테이블(40) 상에 정확하게 위치를 설정하여 노광하기 위해, 웨이퍼(W)는 웨이퍼 핸들러 로봇에 의해 픽업되어 도 2에 도시된 바와 같이, 웨이퍼 테이블(40)의 하측에 구비되는 핀(46) 상으로 하강된다. 핀(46)은 웨이퍼 테이블(40)에 형성된 핀홀(48) 내에서 승하강될 수 있다. 핀(46)은 도 3에 도시된 바와 같이 중심 주위에 이격된 3개의 핀(46)을 포함할 수 있다. 핀(46)에 웨이퍼(W)가 놓여지면 핀(46)이 하강하여 기판 테이블(40) 상의 버얼(45)에 의해 웨이퍼(W)가 지지된다. 웨이퍼(W)가 핀(46)에 의해 유지되는 동안, 웨이퍼(W)의 자체 무게 및 가성으로 인해 웨이퍼(W) 자체에서 위에서 볼 때 볼록하게 되는 등의 변형이 발생할 수 있다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 테이블 상에 웨이퍼가 안착되는 과정을 설명하기 위한 개략도이다.
도 5를 참조하면, 우선, 웨이퍼(W)가 웨이퍼 테이블(40)의 버얼(45) 상으로 하강됨에 따라, 웨이퍼(W)는 예를 들어 웨이퍼 테이블(40)의 중심 부근 등의 위치에 앞서 기판 테이블(40)의 에지 부근 등의 위치에서 먼저 접촉한다.
그리고, 중심 부근의 위치에서 핀(46)이 완전히 하강되어 웨이퍼(W)가 웨이퍼 테이블(40)의 중심 부근에서 접촉된 후 웨이퍼 테이블(40)의 에지 부근으로 접촉면이 전파된다. 이때, 웨이퍼(W)의 하부 표면과 버얼(45) 사이에서 발생하는 계면 마찰력에 기인하여 웨이퍼(W)가 무응력 상태로 버얼(45) 상으로 완전히 전파되지 못한다. 웨이퍼(W)가 웨이퍼 테이블(40) 상에서 전파(Propagation)되고 릴리스(Release)될 때 웨이퍼(W)는 특정 위치에서 면내 변형(또는 잔류 변형)(δ)이 생기며, 면내 변형의 크기는 면내 방향에 따라 불균일하게 생길 수 있으며, 이 면내 변형(δ) 은 노광시 회로 패턴의 오버레이 오차를 발생시킬 수 있다.
여기서, 잔류 변형의 발생 및 잔류 변형 크기의 불균일성이 생기는 특정 위치는 웨이퍼(W)의 기계적 물성 이방성 분표 형태와 유사하게 도 6과 같은 변형률이 발생될 수 있다.
도 6은 도 5의 과정에서 웨이퍼의 물성 이방성 특성에 의해 발생하는 변형 이방성을 도시하는 도면이다.
도 6을 참조하면, 웨이퍼(W)를 결정 방향 기준(평면 기준)으로 사사분면으로 구분하여 보면, 각도 0°~90°를 1사분면, 90°~180°를 2사분면, 180°~270°를 3사분면, 270~0°를 4사분면으로 구분할 수 있다.
여기서, 면내 변형 이방성을 최소화하는 가장 이상적인 웨이퍼의 물성 이방성율은 점선으로 도시한 것처럼 사사분면에 웨이퍼(W)의 형상과 같이 원형(등방성)으로 나타난다(예를 들어, [111]Non-Pattern 웨이퍼). 해당 웨이퍼(W)가 웨이퍼 테이블(40) 상에서 전파되고 릴리스될 때 발현되는 면내 변형을 웨이퍼 로드 그리드(WLG, Wafer load grid)라고 하며, 웨이퍼 로드 그리드는 웨이퍼의 기계적 물성 분포 형태와 유사하게 실질적으로 점선의 분포 형태를 보인다.
[111]Non-pattern 웨이퍼와 달리 [100]Non-pattern 웨이퍼의 웨이퍼 로드 그리드가 가장 늦게 나타나는 부분(물성 이방성이 가장 큰 부분)은 각 사분면을 나눌 수 있는, 0°, 90°, 270°, 360°의 위치에 대응하며 발현된다. 평면에서 볼 때, 각도에 따라 불균일하게 면내 변형이 발생한다.
웨이퍼 로드 그리드의 이방성은 오버레이 열화와 수율 하락을 유발하기 때문에 이를 개선하여 전체적으로 웨이퍼 로드 그리드의 이방성을 원형에 가깝게 균일하게 보정할 필요가 있다.
이를 위하여, 아래에서 설명할 실시예들과 같이 웨이퍼 테이블(WT)의 표면 마찰 계수를 모두 일정하게 하지 않고, 위치 및 구역마다 다르게 아래의 실시예와 같이 설계/패터닝한다.
도 3는 본 발명의 일 실시예에 따른 웨이퍼 테이블의 평면도이고, 도 7 내지 도 10는 웨이퍼 테이블 상의 웨이퍼 안착부의 다른 여러 실시예를 도시한 개략도이다.
웨이퍼 테이블(40)의 웨이퍼 안착부(42)는 제1 마찰 계수 영역(80)과 제2 마찰 계수 영역(82)을 포함한다. 제1 마찰 계수 영역(80)와 제2 마찰 계수 영역(80)의 마찰 계수는 다르게 설정된다.
제2 마찰 계수 영역(82)은 웨이퍼(W)의 면내 변형(δ)이 생기는 위치에 분포될 수 있다. 또한, 제2 마찰 계수 영역(82)은 상기 웨이퍼(W)의 물성 이방성에 대응하는 패턴을 포함할 수 있다.
웨이퍼(W)의 물성 이방성이 큰 영역은 제2 마찰 계수 영역(82)보다 마찰 계수를 크게 한 제1 마찰 계수 영역(80)으로 하고, 웨이퍼(W)의 물성 이방성이 작은 영역은 제1 마찰 계수 영역(80)보다 마찰 계수를 작게 한 제2 마찰 계수 영역(82)으로 한다. 이와 같이 구성하면, 물성 이방성이 크기 때문에 웨이퍼 테이블(40) 상에서 웨이퍼(W)의 릴리스가 용이한 위치에는 상대적으로 큰 마찰 계수 영역을 대응시켜 릴리스를 줄이고, 웨이퍼(W)의 물성 이방성이 작아서 웨이퍼 테이블(40) 상에서 웨이퍼(W)의 릴리스가 용이하지 않은 위치에는 상대적으로 작은 마찰 계수 영역을 대응시켜 릴리스가 잘 이루어지도록 하여, 전체적으로 균일한 릴리스가 이루어져 전체적으로 웨이퍼(W)에서 발생하는 면내 변형의 크기와 방향별 불균일성(비등방성)을 줄일 수 있다.
도 3의 실시예는, 웨이퍼 안착부(42)를 평면에서 사사분면(42-1, 42-2, 42-3, 42-4)으로 볼 때, 제1 마찰 계수 영역(80)은 사사분면으로 구획하는 구획라인 영역에 형성되고, 제2 마찰 계수 영역(82)은 상기 구획라인 영역을 제외한 나머지 영역에 형성된다.
여기서 구획라인은 90°를 기준으로 사사분면을 나누는 가상의 선으로 고려할 때, 구획라인 영역은 그 구획라인(점선으로 표시)을 포함하는 소정의 넓이를 가지는 열십자 영역으로 규정할 수 있다. 또한, 구획라인 영역은 사사분면의 단부(42E1, 42E2, 42E3, 42E4)를 포함한다.
도 7의 실시예는 도 3의 실시예와 기본적으로 동일한 제1 마찰 계수 영역(80)과 제2 마찰 계수 영역(82)을 가진다. 도 7의 실시예는 도 3의 실시예에서, 상기 구획라인 영역을 제외한 나머지 영역에 복수의 제1 마찰 계수 영역(80)이 산포되어 형성될 수 있다. 여기서, 상기 구획라인 영역을 제외한 나머지 영역에 산포된 마찰 계수 영역(80)을 제1 마찰 계수 영역으로 예시하였으나, 제1 마찰 계수 또는 제2 마찰 계수와 다른 마찰 계수를 가지는 제3의 마찰 계수 영역일 일 수도 있다.
도 8의 실시예는 웨이퍼 안착부(42)를 평면에서 사사분면(42-1, 42-2, 42-3, 42-4)으로 볼 때, 제1 마찰 계수 영역(80)은 사사분면으로 구획하는 구획라인 영역과 상기 사사분면의 단부(42E1, 42E2, 42E3, 42E4)를 연결하는 연결라인(85)의 연결라인 내측 영역에 형성되고, 제2 마찰 계수 영역(82)은 상기 연결라인 내측 영역을 제외한 나머지 영역에 형성된다.
도 9을 참조하면, 도 9의 실시예는 도 8의 실시예와 기본적으로 동일한 제1 마찰 계수 영역(80)과 제2 마찰 계수 영역(82)을 가진다. 도 9의 실시예는 도 8의 실시예에서, 상기 연결라인 내측 영역을 제외한 나머지 영역에는 복수의 제1 마찰 계수 영역(80)이 산포되어 형성될 수 있다. 여기서, 상기 연결라인 내측 영역을 제외한 나머지 영역에 산포된 마찰 계수 영역(80)을 제1 마찰 계수 영역으로 예시하였으나, 제1 마찰 계수 또는 제2 마찰 계수와 다른 마찰 계수를 가지는 제3의 마찰 계수를 가지는 영역일 수도 있다.
도 10의 실시예는 도 8의 실시예와 기본적으로 동일한 제1 마찰 계수 영역(80)과 제2 마찰 계수 영역(80)을 가진다. 도 10의 실시예는 도 8의 실시예에서 상기 연결라인(85)이 중심을 향하여 볼록하게 형성된다.
본 개시의 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의하여 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 반도체 리소그래피 장치 50: 조명 시스템
40: 웨이퍼 테이블 60: 투영 장치
42: 웨이퍼 안착부 45: 버얼
46: 핀 80: 제1 마찰 계수 영역
82: 제2 마찰 계수 영역 85: 연결라인

Claims (10)

  1. 반도체 웨이퍼 리소그래피 장치에서 웨이퍼를 지지하는 웨이퍼 테이블로서,
    제1 마찰 계수 영역과 제2 마찰 계수 영역을 포함하는 웨이퍼 안착부; 및
    상기 제1 마찰 계수 영역과 상기 제2 마찰 계수 영역 상에 돌출되는 복수의 버얼;을 포함하며,
    상기 웨이퍼 안착부는 상기 웨이퍼의 면내 변형이 생기는 위치에는 제2 마찰 계수 영역을 포함하는 웨이퍼 테이블.
  2. 제1항에 있어서,
    상기 제1 마찰 계수 영역 및 제2 마찰 계수 영역은 상기 웨이퍼의 물성 이방성에 대응하는 패턴을 포함하는 웨이퍼 테이블.
  3. 제2항에 있어서,
    상기 웨이퍼의 물성 이방성이 큰 영역은 상기 제2 마찰 계수 영역보다 마찰 계수를 크게 한 상기 제1 마찰 계수 영역에 대응하며,
    상기 웨이퍼의 물성 이방성이 작은 영역은 상기 제1 마찰 계수 영역보다 마찰 계수를 작게 한 상기 제2 마찰 계수 영역에 대응하는 웨이퍼 테이블.
  4. 제1항에 있어서,
    상기 웨이퍼 안착부를 평면에서 사사분면으로 볼 때,
    상기 제1 마찰 계수 영역이 사사분면으로 구획하는 구획라인 영역에 형성되고,
    상기 제2 마찰 계수 영역이 상기 구획라인 영역을 제외한 나머지 영역에 형성되는 웨이퍼 테이블.
  5. 제4항에 있어서,
    상기 구획라인 영역을 제외한 나머지 영역에 복수의 제1 마찰 계수 영역 또는 상기 제1 및 제2 마찰 계수 영역과 다른 마찰 계수를 가지는 제3 마찰 계수 영역이 산포되는 웨이퍼 테이블.
  6. 제1항에 있어서,
    상기 웨이퍼 안착부를 평면에서 사사분면으로 볼 때,
    상기 제1 마찰 계수 영역이 사사분면으로 구획하는 구획라인 영역과 상기 사사분면의 단부를 연결하는 연결라인의 연결라인 내측 영역에 형성되고,
    상기 제2 마찰 계수 영역이 상기 연결라인 내측 영역을 제외한 나머지 영역에 형성되는 웨이퍼 테이블.
  7. 제6항에 있어서,
    상기 연결라인 내측 영역을 제외한 나머지 영역에는 복수의 제1 마찰 계수 영역 또는 상기 제1 및 제2 마찰 계수 영역과 다른 마찰 계수를 가지는 제3 마찰 계수 영역이 산포되는 웨이퍼 테이블.
  8. 제6항에 있어서,
    상기 연결라인은 중심을 향하여 볼록한 곡선인 웨이퍼 테이블.
  9. 마스크를 지지하는 지지 본체;
    상기 지지 본체 내에서 상기 마스크와 대응되는 위치에서 웨이퍼를 안착시키는 웨이퍼 안착부를 가지는 웨이퍼 테이블; 및
    상기 마스크를 통해 빔을 웨이퍼 상으로 투영하는 투영 장치;를 포함하며,
    상기 웨이퍼 안착부에는 복수의 버얼이 배치되고,
    상기 웨이퍼 안착부는 평면에서 사사분면으로 구분되고 제1 마찰 계수 영역과 제2 마찰 계수 영역을 포함하며,
    상기 제1 마찰 계수 영역은 사사분면으로 구획하는 구획라인 영역에 형성되고,
    상기 제2 마찰 계수 영역이 상기 구획라인 영역을 제외한 나머지 영역에 형성되는 반도체 리소그래피 장치.
  10. 제9항에 있어서,
    상기 제1 마찰 계수 영역이 상기 구획라인 영역과 상기 사사분면의 단부를 연결하는 연결라인의 연결라인 내측 영역에 형성되고,
    상기 제2 마찰 계수 영역이 상기 연결라인 내측 영역을 제외한 나머지 영역에 형성되는 반도체 리소그래피 장치.
KR1020230044397A 2022-09-16 2023-04-04 웨이퍼 테이블 및 반도체 리소그래피 장치 KR20240038563A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220117287 2022-09-16
KR1020220117287 2022-09-16

Publications (1)

Publication Number Publication Date
KR20240038563A true KR20240038563A (ko) 2024-03-25

Family

ID=90473890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230044397A KR20240038563A (ko) 2022-09-16 2023-04-04 웨이퍼 테이블 및 반도체 리소그래피 장치

Country Status (1)

Country Link
KR (1) KR20240038563A (ko)

Similar Documents

Publication Publication Date Title
JP6698706B2 (ja) 基板ホルダ、リソグラフィ装置およびデバイス製造方法
KR20020079807A (ko) 웨이퍼 척, 이를 이용한 노광장치 및 반도체장치의 제조방법
US9437414B2 (en) Pattern forming device and semiconductor device manufacturing method
CN1313633A (zh) 衬底保持装置和具备该装置的曝光装置
US6844921B2 (en) Wafer holder
JP3639686B2 (ja) 基板の保持装置とこれを用いた露光装置、及びデバイスの製造方法
US20110232075A1 (en) Wafer holding apparatus and method
TWI698704B (zh) 修復一基板支撐件之系統、裝置及方法
US20210263418A1 (en) Tool for modifying a support surface
JP2002520838A (ja) 非平面基板での結像用反射システム
JP7098722B2 (ja) リソグラフィアプリケーション内でオブジェクトを保持するための改変された表面トポグラフィを伴うバール
JPH0831513B2 (ja) 基板の吸着装置
JPH0590137A (ja) 露出マスク
JPH1050810A (ja) 基板の吸着装置及び露光装置
KR20240038563A (ko) 웨이퍼 테이블 및 반도체 리소그래피 장치
JP7557003B2 (ja) リソグラフィ装置で用いる基板ホルダ及びデバイス製造方法
WO2011049133A1 (ja) 基板支持装置、基板支持部材、基板搬送装置、露光装置、及びデバイス製造方法
US10761434B2 (en) Substrate holding apparatus, exposure apparatus, and article manufacturing method
TWI777066B (zh) 基板保持裝置、曝光裝置及物品製造方法
JP2004163366A (ja) 計測方法、基板保持方法、基板保持装置及び露光装置
KR0142632B1 (ko) 레티클 제조방법
CN113874789B (zh) 光刻装置、衬底台以及方法
KR102717708B1 (ko) 리소그래피 장치에 사용되는 기판 홀더 및 디바이스 제조 방법
US20240131624A1 (en) Substrate treating apparatus and method for substrate treating
JP2003142439A (ja) ウェハの研磨方法及びマスク