KR20240036542A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20240036542A
KR20240036542A KR1020240033903A KR20240033903A KR20240036542A KR 20240036542 A KR20240036542 A KR 20240036542A KR 1020240033903 A KR1020240033903 A KR 1020240033903A KR 20240033903 A KR20240033903 A KR 20240033903A KR 20240036542 A KR20240036542 A KR 20240036542A
Authority
KR
South Korea
Prior art keywords
electrode
region
light emitting
area
layer
Prior art date
Application number
KR1020240033903A
Other languages
English (en)
Other versions
KR102711158B1 (ko
Inventor
박상진
김히나
백영석
양동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020240033903A priority Critical patent/KR102711158B1/ko
Publication of KR20240036542A publication Critical patent/KR20240036542A/ko
Application granted granted Critical
Publication of KR102711158B1 publication Critical patent/KR102711158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Led Device Packages (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 화소 회로, 상기 화소 회로를 커버하는 절연층, 상기 절연층 위에 배치되며 상기 화소 회로와 전기적으로 연결되고, 제1 저항을 갖는 제1 영역 및 상기 제1 저항보다 큰 제2 저항을 갖는 제2 영역을 포함하는 제1 전극, 상기 절연층 위에 배치되며 상기 제1 전극과 이격된 제3 저항을 갖는 제3 영역 및 상기 제3 저항보다 큰 제4 저항을 갖는 제4 영역을 포함하는 제2 전극, 및 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자를 포함할 수 있다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 신뢰성 및 제조 수율이 향상된 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
표시 장치는 발광 소자를 포함할 수 있다. 발광 소자는 전극과 전기적으로 연결되고, 전극에 인가되는 전압에 따라 발광할 수 있다. 발광 소자는 전극 위에 직접 형성될 수도 있고, 전극과는 별개로 형성된 발광 소자를 전극에 연결할 수도 있다. 발광 소자가 별도로 형성된 후 전극과 연결되는 경우, 발광 소자를 전극 위에 정렬시키는 공정이 필요하다. 발광 소자가 전극 위에 제대로 정렬되지 않은 경우, 해당 발광 소자는 발광하지 않을 수 있다.
본 발명의 신뢰성 및 제조 수율이 향상된 표시 장치 및 표시 장치 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 화소 회로, 상기 화소 회로를 커버하는 절연층, 상기 절연층 위에 배치되며 상기 화소 회로와 전기적으로 연결되고, 제1 저항을 갖는 제1 영역 및 상기 제1 저항보다 큰 제2 저항을 갖는 제2 영역을 포함하는 제1 전극, 상기 절연층 위에 배치되며 상기 제1 전극과 이격된 제3 저항을 갖는 제3 영역 및 상기 제3 저항보다 큰 제4 저항을 갖는 제4 영역을 포함하는 제2 전극, 및 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자를 포함할 수 있다.
상기 제2 영역은 복수의 제2 영역들 중 하나이고, 상기 복수의 제2 영역들은 제1 방향을 따라 이격되어 배열되고, 상기 제4 영역은 복수의 제4 영역들 중 하나이고, 상기 복수의 제4 영역들은 상기 제1 방향을 따라 이격되어 배열될 수 있다.
상기 제1 영역은 상기 제1 방향을 따라 연장되는 제1 전극 중심 영역, 제1 전극 중심 영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 돌출된 복수의 제1 전극 돌출 영역들을 포함하고, 상기 제3 영역은 상기 제1 방향을 따라 연장되는 제2 전극 중심 영역, 제2 전극 중심 영역으로부터 상기 제2 방향으로 돌출된 복수의 제2 전극 돌출 영역들을 포함할 수 있다.
상기 복수의 제1 전극 돌출 영역들 및 상기 복수의 제2 영역들은 상기 제1 방향을 따라 교대로 배열되고, 상기 복수의 제2 전극 돌출 영역들 및 상기 복수의 제4 영역들은 상기 제1 방향을 따라 교대로 배열될 수 있다.
상기 복수의 제1 전극 돌출 영역들은 제1 돌출영역 및 제2 돌출영역을 포함하고, 상기 제1 돌출영역 및 상기 제2 돌출영역 사이에는 상기 제1 전극 중심 영역이 배치될 수 있다.
상기 발광 소자는 평면상에서 상기 제1 영역 및 상기 제3 영역과 중첩할 수 있다.
상기 제2 영역 및 상기 제4 영역은 비정질 영역일 수 있다.
상기 제2 영역 및 상기 제4 영역은 이온 주입 영역일 수 있다.
상기 이온은 산소 이온이고, 상기 제2 영역에 포함된 산소 이온의 양은 상기 제1 영역에 포함된 산소 이온의 양보다 많고, 상기 제4 영역에 포함된 산소 이온의 양은 상기 제3 영역에 포함된 산소의 양 보다 많을 수 있다.
상기 제1 영역 및 상기 제3 영역은 인듐주석 산화물을 포함하고, 상기 제2 영역 및 상기 제4 영역은 산소 이온이 도핑된 인듐주석 산화물을 포함할 수 있다.
상기 제1 영역 및 상기 제3 영역은 알루미늄을 포함하고, 상기 제2 영역 및 상기 제4 영역은 산화알루미늄을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 베이스층 위에 회로층을 형성하는 단계, 상기 회로층 위에 제1 예비 전극 및 제2 예비 전극을 형성하는 단계, 상기 제1 예비 전극 및 상기 제2 예비 전극 위에 포토레지스트층을 형성하는 단계, 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계, 상기 제1 예비 전극 및 상기 제2 예비 전극의 일부 영역에 데미지를 가해 제1 전극 및 제2 전극을 형성하는 단계, 및 상기 제1 전극 및 상기 제2 전극 위에 발광 소자를 제공하는 단계를 포함할 수 있다.
상기 제1 전극은 제1 영역 및 제2 영역을 포함하고, 제2 전극은 제3 영역 및 제4 영역이 포함되며, 상기 제2 영역 및 상기 제4 영역은 상기 데미지를 받은 영역일 수 있다.
상기 제1 영역 및 상기 제3 영역은 인듐주석 산화물을 포함하고, 상기 제2 영역 및 상기 제4 영역은 산소 이온이 도핑된 인듐주석 산화물을 포함할 수 있다.
상기 제1 영역 및 상기 제3 영역은 알루미늄을 포함하고, 상기 제2 영역 및 상기 제4 영역은 산화알루미늄을 포함할 수 있다.
상기 제2 영역 및 상기 제4 영역은 비정질 영역일 수 있다.
상기 데미지를 가하는 단계는 이온을 제공하는 단계를 포함할 수 있다.
상기 이온은 산소 이온일 수 있다.
상기 데미지를 가하는 단계는 질소 또는 아르곤을 제공하는 단계일 수 있다.
상기 데미지를 가하는 단계는 플라즈마를 제공하는 단계일 수 있다.
상기 발광 소자를 제공하는 단계는 상기 발광 소자 및 용매를 포함하는 용액을 상기 제1 전극 및 상기 제2 전극 위에 제공하는 단계, 상기 발광 소자를 정렬하는 단계, 및 상기 용매를 기화시키는 단계를 포함할 수 있다.
본 발명에 따르면, 제1 전극은 제1 저항을 갖는 제1 영역, 제1 저항보다 큰 제2 저항을 갖는 제2 영역을 포함하고, 제2 전극은 제3 저항을 갖는 제3 영역, 제3 저항보다 큰 제4 저항을 갖는 제4 영역을 포함한다. 저항의 크기의 차이에 의해 발광 소자의 배열 위치가 제어 될 수 있다. 따라서, 표시 장치의 제조 수율 및 표시 장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4c는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4d는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 7a는 제1 전극의 제1 영역 및 제2 영역을 형성하는 단계 중 일부를 도시한 도면이다.
도 7b는 제1 전극의 제1 영역 및 제2 영역을 형성하는 단계 중 일부를 도시한 도면이다.
도 7c는 제1 전극의 제1 영역 및 제2 영역을 형성하는 단계 중 일부를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 발광 소자를 제공하는 단계를 도시한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 영역(DA)를 통해 이미지를 표시할 수 있다. 도 1에서는 표시 영역(DA)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면에 제공된 것을 예시적으로 도시하였다. 하지만, 본 발명의 다른 실시예에서 표시 장치의 표시 영역은 휘어진 면에 제공될 수 있다.
표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다. 본 명세서 내에서 "평면 상에서 보았을 때"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, "두께 방향"은 제3 방향(DR3)을 의미할 수 있다.
도 1에서는 표시 장치(DD)가 텔레비전인 것을 예시적으로 도시하였다. 하지만, 표시 장치(DD)는 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 신호 제어부(TC, 또는 타이밍 컨트롤러), 데이터 구동부(DDV), 및 스캔 구동부(GDV)를 포함할 수 있다. 신호 제어부(TC), 데이터 구동부(DDV), 및 스캔 구동부(GDV) 각각은 회로를 포함할 수 있다.
표시 패널(DP)은 초소형 발광 소자를 포함하는 초소형 발광 소자 표시 패널(DP)일 수 있다. 예를 들어, 표시 패널(DP)은 마이크로 엘이디 표시 패널(DP)일 수 있다.
표시 패널(DP)은 복수의 스캔 라인들(SL1-SLn), 복수의 데이터 라인들(DL1-DLm), 및 복수의 화소들(PX)을 포함할 수 있다.
복수의 스캔 라인들(SL1-SLn)은 제1 방향(DR1)으로 연장되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 데이터 라인들(DL1-DLm) 은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)을 따라 배열될 수 있다.
화소들(PX) 각각은 발광 소자 및 발광 소자와 전기적으로 연결된 화소 회로를 포함할 수 있다. 화소 회로는 복수의 트랜지스터들을 포함할 수 있다. 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소들(PX) 각각으로 제공될 수 있다.
화소들(PX)은 표시 패널(DP)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 화소들(PX) 각각은 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 및 블루를 포함할 수 있고, 상기 혼합색은 옐로우, 시안, 마젠타 및 화이트 등 다양한 색상을 포함할 수 있다. 다만, 화소들(PX)이 표시하는 색상이 이에 제한되는 것은 아니다.
신호 제어부(TC)는 외부로부터 제공되는 영상 데이터(RGB)를 수신한다. 신호 제어부(TC)는 영상 데이터(RGB)를 표시 패널(DP)의 동작에 부합하도록 변환하여 변환 영상데이터(R'G'B')를 생성하고, 변환 영상데이터(R'G'B')를 데이터 구동부(DDV)로 출력한다.
또한, 신호 제어부(TC)는 외부로부터 제공되는 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 포함할 수 있다. 신호 제어부(TC)는 제1 제어 신호(CONT1)를 데이터 구동부(DDV)로 제공하고, 제2 제어 신호(CONT2)를 스캔 구동부(GDV)로 제공한다. 제1 제어 신호(CONT1)는 데이터 구동부(DDV)를 제어하기 위한 신호이고, 제2 제어 신호(CONT2)는 스캔 구동부(GDV)를 제어하기 위한 신호이다.
데이터 구동부(DDV)는 신호 제어부(TC)로부터 수신한 제1 제어 신호(CONT1)에 응답해서 복수의 데이터 라인들(DL1-DLm)에 전기적 신호를 제공할 수 있다. 데이터 구동부(DDV)는 독립된 집적 회로로 구현되어서 표시 패널(DP)의 일 측에 전기적으로 연결되거나, 표시 패널(DP) 상에 직접 실장될 수 있다. 또한, 데이터 구동부(DDV)는 단일 칩으로 구현되거나 복수의 칩들을 포함할 수 있다.
스캔 구동부(GDV)는 신호 제어부(TC)로부터 수신한 제2 제어 신호(CONT2)에 응답해서 스캔 라인들(SL1-SLn)에 전기적 신호를 제공할 수 있다. 스캔 구동부(GDV)는 표시 패널(DP)의 소정 영역에 집적될 수 있다. 예를 들어, 스캔 구동부(GDV)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 또한, 본 발명의 다른 일 실시예에서 스캔 구동부(GDV)는 독립된 집적 회로 칩으로 구현되어 표시 패널(DP)의 일측에 전기적으로 연결될 수 있다.
복수의 스캔 라인들(SL1-SLn) 중 하나의 스캔 라인에 게이트 온 전압이 인가된 동안 이에 연결된 한 행의 화소들 각각의 스위칭 트랜지스터가 턴 온 된다. 이때 데이터 구동부(DDV)는 데이터 구동 신호들을 데이터 라인들(DL1-DLm)로 제공한다. 데이터 라인들(DL1-DLm)로 공급된 데이터 구동 신호들은 턴-온 된 스위칭 트랜지스터를 통해 해당 화소에 인가된다. 데이터 구동 신호들은 영상 데이터들의 계조값에 대응하는 아날로그 전압들일 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 3에는 도 2에 도시된 복수의 화소들(PX) 중 일 화소(PX, 이하 화소)의 등가 회로도를 도시하였다.
도 3을 참조하면, 화소(PX)는 복수의 신호 라인들과 전기적으로 연결될 수 있다. 본 실시예에서는 신호 라인들 중 스캔 라인(SL), 데이터 라인(DL), 제1 전원 라인(PL1), 및 제2 전원 라인(PL2)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX)는 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소(PX)는 발광 소자(ED), 제1 전극(E1), 제2 전극(E2), 및 화소 회로(PXC)를 포함할 수 있다. 화소 회로(PXC)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 및 제2 박막 트랜지스터(TR2)를 포함할 수 있다. 이는 예시적으로 도시한 것일 뿐, 화소 회로(PXC)가 포함하는 박막 트랜지스터 및 커패시터의 수가 도 3에 도시된 것으로 한정되는 것은 아니다. 예를 들어, 본 발명의 다른 일 실시예에서 화소 회로(PXC)는 7개의 박막 트랜지스터 및 1 개의 커패시터를 포함할 수도 있다.
제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 트랜지스터일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(SL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CAP)는 제1 박막 트랜지스터(TR1)와 제1 전원 라인(PL1)에 연결된다. 커패시터(CAP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 제1 전원 라인(PL1)에 인가된 제1 전원전압(ELVDD) 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 및 발광 소자(ED)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CAP)에 저장된 전하량에 대응하여 발광 소자(ED)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다.
제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)는 N 타입의 박막 트랜지스터 또는 P타입의 박막 트랜지스터일 수 있다. 또한, 본 발명의 다른 일 실시예에서 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 중 적어도 하나는 N 타입의 박막 트랜지스터 다른 하나는 P 타입의 박막 트랜지스터일 수 있다.
발광 소자(ED)는 제2 박막 트랜지스터(TR2)와 제2 전원 라인(PL2)에 연결된다. 예를 들어, 발광 소자(ED)는 제2 박막 트랜지스터(TR2)와 전기적으로 연결된 제1 전극(E1) 및 제2 전원 라인(PL2)에 연결된 제2 전극(E2)에 연결될 수 있다. 제1 전극(E1)은 화소 회로(PXC)와 전기적으로 연결되고, 제2 전극(E2)은 전원 전압, 예를 들어 제2 전원전압(ELVSS)을 제2 전원 라인(PL2)을 통해 수신할 수 있다.
발광 소자(ED)는 제2 박막 트랜지스터(TR2)를 통해 전달된 신호와 제2 전원 라인(PL2)을 통해 수신된 제2 전원전압(ELVSS) 사이의 차이에 대응하는 전압으로 발광한다.
발광 소자(ED)는 초소형 엘이디 소자일 수 있다. 초소형 엘이디 소자는 수 나노 미터 내지 수백 마이크로 미터 사이의 길이를 갖는 엘이디 소자일 수 있다. 다만, 초소형 엘이디 소자의 길이는 일 예로 기재한 것일 뿐, 초소형 엘이디 소자의 길이가 상기 수치 범위에 한정되는 것은 아니다.
도 3에서는 제2 박막 트랜지스터(TR2)와 제2 전원 라인(PL2) 사이에 하나의 발광 소자(ED)가 연결된 것을 예로 들어 도시하였으나, 발광 소자(ED)는 복수로 제공될 수 있다. 복수로 제공된 발광 소자들(ED)은 서로 병렬로 연결될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
발광 소자(ED)는 원기둥 형상 또는 다각 기둥 형상 등 다양한 형상을 가질 수 있다. 도 4a는 발광 소자(ED)의 단면을 도시한 것이다.
도 4a를 참조하면, 발광 소자(ED)는 n형 반도체층(SCN), p형 반도체층(SCP), 및 활성층(AL)을 포함할 수 있다. 활성층(AL)은 n형 반도체층(SCN)과 p형 반도체층(SCP) 사이에 배치될 수 있다.
n형 반도체층(SCN)은 반도체층에 n형의 도펀트가 도핑되어 제공될 수 있고, p형 반도체층(SCP)은 반도체층에 p형의 도펀트가 도핑되어 제공될 수 있다. 상기 반도체층은 반도체 물질을 포함할 수 있고, 반도체 물질은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN일 수 있으며, 이에 제한되는 것은 아니다. 상기 n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 또는 바륨(Ba), 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다.
활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 n형 반도체층(SCN)을 통해서 주입되는 전자와 p형 반도체층(SCP)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층이다. 활성층(AL)의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다.
n형 반도체층(SCN)은 제1 전극(E1, 도 5 참조) 및 제2 전극(E2, 도 5 참조) 중 어느 하나와 접속되고, p형 반도체층(SCP)은 제1 전극(E1) 및 제2 전극(E2) 중 다른 하나와 접속될 수 있다.
발광 소자(ED)의 길이(LT)는 수 나노 미터 내지 수백 마이크로 미터 사이일 수 있다. 예를 들어, 발광 소자(ED)의 길이(LT)는 수 나노 미터 내지 수백 마이크로 미터 사이의 길이를 가질 수 있고, 예를 들어, 1 마이크로 미터 내지 100 마이크로 미터일 수 있다.
도 4b는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4b를 참조하면, 발광 소자(EDa)는 도 4a의 발광 소자(ED)와 비교하였을 때, 제1 전극층(ECL1) 및 제2 전극층(ECL2)을 더 포함할 수 있다.
제1 전극층(ECL1)은 n형 반도체층(SCN)에 인접하고, 제2 전극층(ECL2)은 p형 반도체층(SCP)에 인접할 수 있다. 예를 들어, 제1 전극층(ECL1), n형 반도체층(SCN), 활성층(AL), p형 반도체층(SCP), 및 제2 전극층(ECL2)이 순차적으로 적층될 수 있다.
제1 전극층(ECL1) 및 제2 전극층(ECL2) 각각은 금속 또는 금속들의 합금으로 이루어질 수 있다. 예를 들어, 제1 전극층(ECL1) 및 제2 전극층(ECL2) 각각은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 티타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납 (Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다. 제1 전극층(ECL1) 및 제2 전극층(ECL2)은 서로 동일한 물질을 포함할 수도 있고, 서로 상이한 물질을 포함할 수도 있다.
도 4c는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4c를 참조하면, 발광 소자(EDb)는 도 4a의 발광 소자(ED)와 비교하였을 때, 절연막(IL)을 더 포함할 수 있다. 예를 들어, 발광 소자(EDb)는 코어-쉘 구조일 수 있다.
절연막(IL)은 n형 반도체층(SCN), p형 반도체층(SCP), 및 활성층(AL)을 커버하며, n형 반도체층(SCN), p형 반도체층(SCP), 및 활성층(AL)의 외부면을 보호할 수 있다. 본 발명의 다른 일 실시예에서, 절연막(IL)은 활성층(AL)만을 커버할 수도 있다.
도 4d는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 4d를 참조하면, 발광 소자(EDc)는 도 4b의 발광 소자(EDa)와 비교하였을 때, 절연막(ILa)을 더 포함할 수 있다.
절연막(ILa)은 n형 반도체층(SCN), p형 반도체층(SCP), 및 활성층(AL)을 커버하고, 제1 전극(EL1) 및 제2 전극(EL2)을 커버하지 않을 수 있다. 하지만, 본 발명의 다른 일 실시예에서, 절연막(ILa)은 제1 전극(EL1) 및 제2 전극(EL2) 중 적어도 일부를 커버하거나, 제1 전극(EL1) 및 제2 전극(EL2)을 모두 커버할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 용이한 설명을 위해, 도 5에는 일 화소와 대응되는 영역들을 도시하였고, 일부 구성들은 생략하여 도시되었다.
도 5를 참조하면, 제1 베이스층(BL1) 및 제2 베이스층(BL2)은 서로 마주할 수 있다. 제1 베이스층(BL1) 및 제2 베이스층(BL2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층을 포함하는 적층 구조체일 수 있다.
제1 베이스층(BL1) 위에는 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 복수의 절연층들, 복수의 트랜지스터들, 및 복수의 전극들을 포함하는 적층 구조를 포함할 수 있다. 예를 들어, 회로층(CCL)은 버퍼층(BFL), 제1 절연층(L1), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제2 절연층(L2), 제3 절연층(L3), 제4 절연층(L4), 연결 전극(CNE), 및 제5 절연층(L5)을 포함할 수 있다.
제1 베이스층(BL1) 위에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL) 위에는 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)가 배치될 수 있다.
제1 박막 트랜지스터(TR1)는 제1 제어 전극(CE1), 제1 입력 전극(IE1), 제1 출력 전극(OE1), 및 제1 반도체 패턴(SP1)을 포함할 수 있다. 제2 박막 트랜지스터(TR2)는 제2 제어 전극(CE2), 제2 입력 전극(IE2), 제2 출력 전극(OE2), 및 제2 반도체 패턴(SP2)을 포함할 수 있다.
제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 버퍼층(BFL) 위에 배치될 수 있다. 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)에 개질(reforming)된 표면을 제공할 수 있다. 이 경우, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 제1 베이스층(BL1) 위에 직접 형성될 때보다 버퍼층(BFL)에 대해 높은 접착력을 가질 수 있다. 또는, 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2) 각각의 하면을 보호하는 배리어층일 수 있다. 이 경우, 버퍼층(BFL)은 제1 베이스층(BL1) 자체 또는 제1 베이스층(BL1)을 통해 유입되는 오염이나 습기 등이 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)으로 침투되는 것을 차단할 수 있다.
제1 절연층(L1)은 버퍼층(BFL) 위에 배치되며, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 예를 들어, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 실리콘 옥사이드, 티타늄 옥사이드, 또는 알루미늄 옥사이드일 수 있으나, 이에 제한되는 것은 아니다.
제1 절연층(L1) 위에는 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)이 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
커패시터(CAP, 도 3 참조)는 제1 캡 전극(미도시) 및 제2 캡 전극(CPa)을 포함할 수 있다. 예를 들어, 상기 제1 캡 전극은 제2 제어 전극(CE2)으로부터 분기될 수 있고, 제2 캡 전극(CPa)은 제2 절연층(L2) 위에 배치될 수 있다.
제3 절연층(L3)은 제2 절연층(L2) 위에 배치되며, 제2 캡 전극(CPa)을 커버한다. 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)은 제3 절연층(L3) 위에 배치될 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 내지 제3 절연층들(L1, L2, L3)을 관통하는 관통홀들을 통해 제1 반도체 패턴(SP1)과 연결될 수 있다. 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)은 제1 내지 제3 절연층들(L1, L2, L3)을 관통하는 관통홀들을 통해 제2 반도체 패턴(SP2)과 연결될 수 있다. 제3 절연층(L3) 위에는 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 중 각각의 적어도 일부가 배치될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)을 커버할 수 있다. 제4 절연층(L4)은 단일의 층 또는 복수의 층일 수 있고, 제4 절연층(L4)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제4 절연층(L4) 위에는 연결 전극(CNE)이 배치될 수 있다. 제4 절연층(L4) 위에는 연결 전극(CNE)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 각각의 적어도 다른 일부가 배치될 수 있다. 연결 전극(CNE)은 제2 출력 전극(OE2)과 연결될 수 있다.
제5 절연층(L5)은 제4 절연층(L4) 위에 배치되며, 연결 전극(CNE)을 커버할 수 있다. 제5 절연층(L5)은 유기물을 포함할 수 있다. 제5 절연층(L5)은 아래에 배치될 화소 회로(PXC, 도 3 참조)를 커버하며, 평탄면을 제공할 수 있다.
제5 절연층(L5) 위에는 제1 격벽부(BR1) 및 제2 격벽부(BR2)가 배치된다. 제1 격벽부(BR1) 및 제2 격벽부(BR2) 각각은 제1 방향(DR1)으로 연장될 수 있다. 제2 격벽부(BR2)는 제1 격벽부(BR1)로부터 제2 방향(DR2)으로 이격될 수 있다. 제1 격벽부(BR1) 및 제2 격벽부(BR2)는 동일한 물질을 포함할 수 있다. 예를 들어, 제1 격벽부(BR1) 및 제2 격벽부(BR2)는 유기 물질을 포함할 수 있다.
제1 전극(E1)은 제1 격벽부(BR1) 위에 배치되고, 제2 전극(E2)은 제2 격벽부(BR2) 위에 배치될 수 있다. 제1 전극(E1)은 제1 방향(DR1)으로 연장되며, 제1 격벽부(BR1)를 커버하고, 제2 전극(E2)은 제1 방향(DR1)으로 연장되며, 제2 격벽부(BR2)를 커버할 수 있다. 즉, 제1 전극(E1)과 제5 절연층(L5) 사이에는 제1 격벽부(BR1)가 배치되고, 제2 전극(E2)과 제5 절연층(L5) 사이에는 제2 격벽부(BR2)가 배치될 수 있다.
제5 절연층(L5)에는 관통홀이 제공되고, 상기 관통홀에 의해 연결 전극(CNE)이 노출될 수 있다. 제1 전극(E1)은 노출될 연결 전극(CNE)에 전기적으로 연결될 수 있다. 제2 전극(E2)은 도시되지 않았으나, 제2 전원 라인(PL2, 도 3 참조)에 전기적으로 연결될 수 있다. 즉, 제2 전극(E2)에는 제2 전원전압(ELVSS, 도 3 참조)이 제공될 수 있다.
제1 전극(E1) 및 제2 전극(E2) 각각은 단층 구조를 가질 수도 있고, 복수의 적층 구조를 가질 수도 있다. 예를 들어, 제1 전극(E1) 및 제2 전극(E2) 각각은 반사 전극(미도시) 및 상기 반사 전극 위에 배치된 캡핑 전극(미도시)을 포함할 수 있다. 상기 반사 전극은 단층 구조를 가질 수도 있고, 복수의 적층 구조를 가질 수도 있다. 예를 들어, 상기 반사 전극은 인듐주석 산화물(ITO), 은(Ag), 및 인듐주석 산화물(ITO)이 순차적으로 적층된 구조를 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 상기 캡핑 전극은 상기 반사 전극을 캡핑할 수 있다. 상기 캡핑 전극은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
제5 절연층(L5) 위에는 발광 소자(ED)가 배치될 수 있다. 발광 소자(ED)는 복수로 제공될 수 있고, 복수로 제공된 발광 소자들은 병렬로 연결될 수 있다. 도시되지 않았으나, 제5 절연층(L5)과 발광 소자(ED) 사이에는 절연 패턴(미도시)이 더 배치될 수 있다. 발광 소자(ED)는 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결될 수 있다.
발광 소자(ED) 위에는 제6 절연층(L6, 또는 절연 패턴)이 배치될 수 있다. 제6 절연층(L6)은 발광 소자(ED)의 상면의 적어도 일부를 커버할 수 있다.
발광 소자(ED)는 제1 연결 전극(CNE1)을 통해 제1 전극(E1)과 전기적으로 연결되고, 발광 소자(ED)는 제2 연결 전극(CNE2)을 통해 제2 전극(E2)과 전기적으로 연결될 수 있다.
제2 연결 전극(CNE2)은 발광 소자(ED) 및 제2 전극(E2) 위에 배치될 수 있다. 제2 연결 전극(CNE2) 위에는 제7 절연층(L7)이 배치될 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED) 및 제1 전극(E1) 위에 배치될 수 있다. 발광 소자(ED)의 길이가 수백 마이크로 미터 이하이더라도, 제2 연결 전극(CNE2)과 제1 연결 전극(CNE1)은 제7 절연층(L7)에 의해 서로 직접 접촉되지 않을 수 있다. 다만, 이는 본 발명의 일 실시예일뿐, 본 발명의 다른 일 실시예에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일한 공정을 통해 동시에 형성될 수도 있다. 이 실시예에서, 제7 절연층(L7)은 생략될 수 있다.
제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 도전 물질을 포함할 수 있다. 예를 들어, 상기 도전 물질은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 상기 도전 물질을 금속 물질일 수 있고, 상기 금속 물질은 예컨대, 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함할 수 있다.
제1 연결 전극(CNE1) 및 제7 절연층(L7) 위에는 제8 절연층(L8)이 배치될 수 있다. 제8 절연층(L8)은 봉지층일 수 있다.
제1 베이스층(BL1)과 마주하는 제2 베이스층(BL2)의 일 면에는 차광층(BM)이 배치될 수 있다. 차광층(BM)에는 개구부가 제공되고, 파장 변환부(CL)는 개구부를 커버할 수 있다. 개구부에 의해 노출된 영역은 화소 발광 영역(PXA)에 대응될 수 있다.
파장 변환부(CL)는 수지(BR) 및 발광체(QD)를 포함할 수 있다. 수지(BR)는 발광체(QD)가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 다만, 그에 제한되는 것은 아니며, 본 명세서에서 발광체(QD)를 분산 배치시킬 수 있는 매질이면 그 명칭, 추가적인 다른 기능, 구성 물질 등에 상관없이 베이스 수지로 지칭될 수 있다. 베이스 수지는 고분자 수지일 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
발광체(QD)는 발광 소자(ED)에서 제공되는 제1 광을 흡수하여, 제1 광의 파장을 변환하여 제1 광과 상이한 색의 제2 색 광을 방출할 수 있다. 발광체(QD)는 예를 들어, 양자점일 수 있다. 상기 제1 광은 청색 광일 수 있고, 상기 제2 색 광은 녹색 광 또는 적색 광일 수 있다.
양자점은 수 나노미터 크기의 결정 구조를 가진 물질로, 수백에서 수천 개 정도의 원자로 구성되며, 작은 크기로 인해 에너지 밴드 갭(band gap)이 커지는 양자 구속(quantum confinement) 효과를 나타낸다. 양자점에 밴드 갭보다 에너지가 높은 파장의 빛이 입사하는 경우, 양자점은 그 빛을 흡수하여 들뜬 상태로 되고, 특정 파장의 광을 방출하면서 바닥 상태로 떨어진다. 방출된 파장의 빛은 밴드 갭에 해당되는 값을 갖는다. 양자점은 그 크기와 조성 등을 조절하면 양자 구속 효과에 의한 발광 특성을 조절할 수 있다.
양자점은 코어(core)와 코어를 둘러싸는 쉘(shell)을 포함하는 코어쉘 구조일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점은 나노미터 스케일의 크기를 갖는 입자일 수 있다. 양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
본 발명의 다른 일 실시예에서, 파장 변환부(CL)는 컬러 필터로 치환될 수 있다. 상기 컬러 필터는 특정 파장의 광을 흡수하여 색을 구현할 수 있다. 본 발명의 또 다른 일 실시예에서, 파장 변환부(CL)는 생략될 수도 있다. 이 경우, 발광 소자(ED)는 청색 광, 녹색 광 또는 적색 광을 방출할 수 있다. 또한, 본 발명의 다른 일 실시예에서, 표시 장치(DD)는 파장 변환부(CL)와 제2 베이스층(BL2) 사이에 배치된 컬러 필터층을 더 포함할 수 있다.
파장 변환부(CL)와 제8 절연층(L8) 사이에는 제9 절연층(L9)이 배치될 수 있다. 예를 들어, 제9 절연층(L9)에 의해 화소 회로(PXC, 도 3 참조) 및 발광 소자(ED)가 배치된 제1 베이스층(BL1)과 파장 변환부(CL) 및 차광층(BM)이 배치된 제2 베이스층(BL2)이 결합될 수 있다. 예를 들어, 제9 절연층(L9)은 충진제(filler), 광학투명접착필름(Optically Clear Adhesive film), 광학투명접착수지(Optically Clear Resin) 또는 감압접착필름(Pressure Sensitive Adhesive film)일 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 본 발명의 다른 일 실시예에서, 제9 절연층(L9)은 생략될 수도 있다. 이 경우, 파장 변환부(CL)와 제8 절연층(L8) 사이에는 소정의 셀갭이 제공될 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 6a 및 도 6b를 설명함에 있어서, 도 1 내지 도 5를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 6a 및 도 6b에서는 일 화소와 대응되는 영역을 도시하였고, 일부 구성들은 생략하여 도시되었다.
도 6a 및 도 6b를 참조하면, 하나의 화소 영역 내에서 제1 전극(E1) 및 제2 전극(E2) 각각은 복수로 제공될 수 있다. 도 6a 및 도 6b에서는 제1 전극(E1) 및 제2 전극(E2) 각각이 2 개로 제공된 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(E1) 및 제2 전극(E2) 각각은 하나의 화소 영역 내에 하나만 배치될 수도 있고, 제1 전극(E1) 및 제2 전극(E2) 각각은 하나의 화소 영역 내에 3 개 이상 배치될 수도 있다.
제1 전극(E1)은 제1 연결 배선(CL1)과 연결될 수 있고, 제2 전극(E2)은 제2 연결 배선(CL2)과 연결될 수 있다. 제1 연결 배선(CL1)과 제1 전극(E1)은 일체의 형상을 가질 수 있고, 제2 연결 배선(CL2)과 제2 전극(E2)은 일체의 형상을 가질 수 있다.
제1 연결 배선(CL1)은 제1 전극(E1)과 연결 전극(CNE, 도 5 참조)을 전기적으로 연결시킬 수 있고, 제2 연결 배선(CL2)은 제2 전극(E2)과 제2 전원 배선(PL2, 도 3 참조)를 전기적으로 연결시킬 수 있다.
제1 전극(E1)은 제1 영역(E11) 및 제2 영역들(E12)을 포함할 수 있다. 제1 영역(E11)은 제1 저항을 가질 수 있다. 제2 영역들(E12)은 상기 제1 저항보다 큰 제2 저항을 가질 수 있다. 제1 영역(E11)은 제1 방향(DR1)을 따라 연장되는 제1 전극 중심 영역(EC1) 및 제1 전극 중심 영역(EC1)으로부터 제2 방향(DR2)으로 돌출된 제1 전극 돌출영역들(EB1-1, EB1-2)을 포함할 수 있다. 예를 들어, 제1 전극 중심 영역(EC1)은 제1 격벽부(BR1, 도 5 참조)의 위에 배치될 수 있다. 제1 전극 돌출영역들(EB1-1, EB1-2) 각각은 제1 돌출영역들(EB1-1) 및 제2 돌출영역들(EB1-2)을 포함할 수 있다. 평면 상에서 제1 돌출영역들(EB1-1) 및 제2 돌출영역들(EB1-2)의 사이에는 제1 전극 중심 영역(EC1)이 배치될 수 있다.
복수의 제2 영역들(E12)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 예를 들어, 제1 영역(E11)의 제1 전극 돌출 영역들(EB1-1, EB1-2) 및 복수의 제2 영역들(E12)은 제1 방향(DR1)을 따라 교대로 배열될 수 있다. 제2 영역들(E12)은 데미지를 입은 영역일 수 있다. 예를 들어, 제2 영역들(E12)은 이온 주입 영역 또는 비정질 영역일 수 있다.
제2 영역들(E12)은 산소 이온(O+)이 주입된 영역일 수 있다. 다만, 이는 예시적인 것으로 제2 영역들(E12)에는 다른 이온이 주입될 수도 있다. 제2 영역들(E12)에 포함된 산소 이온(O+)의 양은 제1 영역(E11)에 포함된 산소 이온(O+)의 양보다 많을 수 있다. 예를 들어, 제1 영역(E11)은 인듐주석 산화물(ITO)을 포함할 수 있고, 제2 영역들(E12)은 산소 이온이 도핑된 인듐주석 산화물(ITO)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 영역(E11)은 알루미늄(Al)을 포함할 수 있고, 제2 영역들(E12)은 산화알루미늄(AlxOx)을 포함할 수 있다. 제2 영역들(E12)은 산소 이온이 도핑되었기 때문에 제1 영역(E11)보다 큰 저항을 가질 수 있다.
제2 영역들(E12)은 이온, 원자 또는 상기 플라즈마(Plasma)에 의해 물리적인 데미지를 받은 영역으로 비정질 영역일 수 있다. 예를 들어, 제2 영역들(E12)은 비정질 구조를 가진 인듐주석 산화물(ITO)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제2 영역들(E12)은 비정질 구조를 가진 알루미늄(Al)을 포함할 수 있다. 비정질 구조를 가지는 제2 영역들(E12)은 제1 영역(E11)보다 큰 저항을 가질 수 있다.
제2 전극(E2)은 제3 영역(E21) 및 제4 영역들(E22)을 포함할 수 있다. 제3 영역(E21)은 제3 저항을 가질 수 있다. 제4 영역들(E22)은 상기 제3 저항보다 큰 제4 저항을 가질 수 있다. 제3 영역(E21)은 제1 방향(DR1)을 따라 연장되는 제2 전극 중심 영역(EC2) 및 제2 전극 중심 영역(EC2)으로부터 제2 방향(DR2)으로 돌출된 제2 전극 돌출영역들(EB2-1, EB2-2)을 포함할 수 있다. 예를 들어, 제2 전극 중심 영역(EC2)은 제2 격벽부(BR2, 도 5 참조)의 위에 배치될 수 있다. 제2 전극 돌출영역들(EB2-1, EB2-2)은 제3 돌출영역들(EB2-1) 및 제4 돌출영역들(EB2-2)을 포함할 수 있다. 평면 상에서 제3 돌출영역들(EB2-1) 및 제4 돌출영역들(EB2-2)의 사이에는 제2 전극 중심 영역(EC2)이 배치될 수 있다.
복수의 제4 영역들(E22)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 예를 들어, 제3 영역(E21)의 제2 전극 돌출 영역들(EB2-1, EB2-2) 및 복수의 제4 영역들(E22)은 제1 방향(DR1)을 따라 교대로 배열될 수 있다.
제2 전극(E2)의 제3 영역(E21) 및 제4 영역들(E22)은 제1 전극(E1)의 제1 영역(E11) 및 제2 영역들(E12)과 동일한 구성을 가질 수 있다. 따라서, 이에 대한 설명은 생략된다.
제1 전극(E1) 및 제2 전극(E2)은 서로 이격될 수 있다. 예를 들어, 제1 전극(E1)과 제2 전극(E2)은 제2 방향(DR2)으로 교대로 배열될 수 있다.
도 6b는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결된 발광 소자(ED)를 도시한 평면도이다. 발광 소자(ED)는 평면상에서 제1 전극(E1)의 제1 영역(E11) 및 제2 전극(E2)의 제3 영역(E21)과 중첩할 수 있다. 예를 들어, 발광 소자(ED)는 제1 전극(E1)의 제2 돌출영역들(EB1-2) 및 제2 전극(E2)의 제3 돌출영역들(EB2-1)과 중첩할 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 본 발명에 따르면, 영역에 따라 저항이 상이한 제1 전극(E1) 및 제2 전극(E2)에 의해 발광 소자(ED)의 배열 위치가 제어될 수 있다. 따라서, 표시 장치(DD, 도 1 참조)의 제조 수율 및 표시 장치(DD)의 신뢰성이 향상될 수 있다.
도 7a 내지 도 7c는 제1 전극의 제1 영역 및 제2 영역들을 형성하는 단계 중 일부를 도시한 도면들이다. 도 1 내지 도 6b를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 7a를 참조하면, 제1 베이스층(BL1)은 위에 회로층(CCL)을 형성할 수 있다. 회로층(CCL) 위에는 제1 예비 전극(PE1) 및 제2 예비 전극(미도시)을 형성할 수 있다. 별도로 도시되지 않았으나, 제조 공정에 있어서 제1 베이스층(BL1)은 작업 기판(미도시) 상에 배치될 수 있다. 표시 패널이 제조된 이후 작업 기판은 제거될 수 있다.
제1 예비 전극(PE1) 위에 포토레지스트층(PR)을 형성한다. 포토레지스트층(PR)은 유기물을 포함할 수 있다. 포토레지스트층(PR)을 형성한 후, 포토레지스트층(PR) 위에 마스크(MK)를 배치한다. 마스크(MK)는 투광부(TP) 및 차광부(BP)를 포함하는 바이너리 마스크일 수 있다.
포토레지스트층(PR)은 포지티브 포토레지스트층 또는 네가티브 포토레지스트층일 수 있다. 이하에서는 포토레지스트층(PR)이 포지티브 포토레지스트층인 경우를 예로 들어 설명한다.
투광부(TP)는 평면상에서 제1 전극(E1, 도 6a 참조)의 제2 영역들(E12, 도 6a 참조)이 형성될 영역과 중첩할 수 있다. 차광부(BP)는 평면상에서 제1 전극(E1)의 제2 영역들(E12) 외의 나머지 영역과 중첩할 수 있다. 포토레지스트층(PR) 위에 마스크(MK)를 배치한 후 광을 조사한다.
도 7b를 참조하면, 포토레지스트층(PR)을 패터닝하여 포토레지스트패턴(PR1)을 형성한다. 예를 들어, 상기 패터닝은 노광 공정 및 현상 공정을 포함할 수 있다. 포토레지스트패턴(PR1)을 형성한 후, 제1 예비 전극(PE1)의 일부 영역에 데미지를 가해 제1 전극(E1, 도 6a 참조)을 형성할 수 있다. 상기 데미지를 가하는 단계를 이온(IO)을 제공하는 이온 주입 단계를 포함할 수 있다. 예를 들어, 이온(IO)은 산소 이온(O+)일 수 있다. 다만, 이는 예시적으로 도시한 것이고, 이온(IO)은 다양한 이온을 포함할 수 있다.
상기 데미지를 가하는 단계는 원자 또는 플라즈마를 제공하는 단계를 포함할 수 있다. 예를 들어, 상기 원자는 아르곤(Ar) 또는 질소(N2)일 수 있다.
도 7c를 참조하면, 포토레지스트패턴(PR1, 도 7b 참조)은 포토 레지스트 박리 과정을 통해 제거할 수 있다. 제2 영역들(E12)은 이온, 원자, 또는 플라즈마에 의해 데미지를 받은 비정질 영역일 수 있다. 예를 들어, 제2 영역들(E12)은 비정질 인듐주석 산화물(ITO)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제2 영역들(E12)은 비정질 알루미늄(Al)을 포함할 수 있다. 비정질 구조를 가지는 제2 영역들(E12)은 제1 영역(E11)보다 큰 저항을 가질 수 있다.
제2 영역들(E12)에 포함된 산소 이온(O+)의 양은 제1 영역(E11)에 포함된 산소 이온(O+)의 양에 비해 많을 수 있다. 예를 들어, 제1 영역(E11)은 인듐주석 산화물(ITO)을 포함할 수 있고, 제2 영역들(E12)은 산소 이온이 도핑된 인듐주석 산화물(ITO)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 영역(E11)은 알루미늄(Al)을 포함할 수 있고, 제2 영역들(E12)은 산화알루미늄(AlxOx)을 포함할 수 있다. 상기 산소 이온(O+)이 도핑된 제2 영역들(E12)은 제1 영역(E11)보다 큰 저항을 가질 수 있다. 제2 영역들(E12)은 제1 영역(E11) 보다 높은 저항을 가질 수 있다.
도 6a에 도시된 제2 전극(E2)의 제3 영역(E21) 및 제4 영역들(E22)은 제1 전극(E1)의 제1 영역(E11) 및 제2 영역들(E12)과 동일한 공정을 통해 형성될 수 있다. 따라서, 상기 제2 예비 전극(미도시) 및 제2 전극(E2)에 대한 설명은 생략된다.
도 8은 본 발명의 일 실시예에 따른 발광 소자를 제공하는 단계를 도시한 단면도이다. 도 1 내지 도 7c를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8을 참조하면, 발광 소자(ED) 및 용매를 포함하는 용액을 제1 전극(E1) 및 제2 전극(E2) 상에 제공한다. 상기 용매는 상온 또는 열에 의해 기화될 수 있는 물질일 수 있다. 상기 용액은 발광 소자(ED)를 포함하는 잉크 또는 발광 소자(ED)를 포함하는 페이스트일 수 있다. 제1 전극(E1) 및 제2 전극(E2)에 전원을 인가하여, 제1 전극(E1)과 제2 전극(E2) 사이에 전기장을 형성한다. 상기 전기장에 의해 발광 소자(ED)에 쌍 극성이 유도되고, 발광 소자(ED)는 유전 영동 힘에 의해 제1 전극(E1) 및 제2 전극(E2) 사이에 정렬될 수 있다. 발광 소자(ED)를 제공하는 단계는 발광 소자(ED)를 정렬한 후 상기 용매를 기화하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 저항의 차이에 의해 제2 영역들(E12, 도 6b 참조)과 제4 영역들(E22, 도6b 참조) 사이에 발생되는 전기장의 세기는 제1 영역(E11, 도 6b 참조)과 제3 영역(E21, 도 6b 참조) 사이에 발생되는 전기장의 세기보다 약할 수 있다. 따라서, 발광 소자(ED)는 평면상에서 제1 전극(E1)의 제1 영역(E11) 및 제2 전극(E2)의 제3 영역(E21)에서 보다 용이하게 정렬될 수 있다. 따라서, 정렬된 발광 소자(ED)는 제1 전극(E1)의 제2 돌출영역들(EB1-2, 도 6b 참조) 및 제2 전극(E2)의 제1 돌출영역들(EB2-1, 도 6b 참조)과 중첩할 수 있다. 본 발명의 실시예에 따르면, 발광 소자(ED)의 배열 위치가 전극의 저항의 크기 차이에 의해 제어될 수 있다. 따라서, 표시 장치(DD, 도 1 참조)의 제조 수율 및 표시 장치(DD, 도 1 참조)의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
E1: 제1 전극 E2: 제2 전극
ED: 발광 소자 CL: 파장 변환부
MK: 마스크 PR: 포토레지스트층

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 위치하는 제1 전극;
    상기 베이스층 상에 위치하고 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 상에 위치하는 발광 소자; 를 포함하고,
    상기 제1 전극은 상기 발광 소자와 중첩하는 제1 영역 및 상기 발광 소자와 비중첩하는 제2 영역을 포함하고,
    상기 제2 전극은 상기 발광 소자와 중첩하는 제3 영역 및 상기 발광 소자와 비중첩하는 제4 영역을 포함하고,
    상기 제2 영역 및 상기 제4 영역은 각각 전극 중심 영역 및 상기 전극 중심 영역의 주변에 위치하는 복수의 비정질 영역을 포함하고,
    상기 제1 전극의 상기 제1 영역은 상기 제2 영역의 상기 복수의 비정질 영역 중 이웃하는 두개의 비정질 영역 사이에 위치하고,
    상기 제2 전극의 상기 제3 영역은 상기 제4 영역의 상기 복수의 비정질 영역 중 이웃하는 두개의 비정질 영역 사이에 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 비정질 영역은 제1 저항을 갖고,
    상기 제1 저항은 상기 제1 영역 및 상기 제3 영역의 제2 저항보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 전극 중심 영역은 상기 제2 저항을 갖는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극 상에 위치하고 상기 발광 소자와 접촉하는 제1 연결 전극; 및
    상기 제2 전극 상에 위치하고 상기 발광 소자와 접촉하는 제2 연결 전극을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 발광 소자 상에 위치하는 절연 패턴을 더 포함하고,
    상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 절연 패턴과 더 접촉하는 표시 장치.
  6. 제4 항에 있어서,
    상기 베이스층 상에 위치하는 화소 회로를 더 포함하고,
    상기 화소 회로는 상기 제1 연결 전극 및 상기 제2 연결 전극과 전기적으로 연결된 표시 장치.
  7. 제6 항에 있어서,
    상기 화소 회로와 상기 제1 전극 사이 및 상기 화소 회로와 상기 제2 전극 사이에 위치하는 제1 절연층을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 전극은 상기 제1 절연층 아래에 위치하는 상기 화소 회로의 제3 연결 전극과 접촉하는 표시 장치.
  9. 제1 항에 있어서,
    상기 베이스층과 상기 제1 전극 사이에 위치하는 제1 격벽; 및
    상기 베이스층과 상기 제2 전극 사이에 위치하는 제2 격벽; 을 더 포함하고,
    상기 제2 영역의 상기 전극 중심 영역은 상기 제1 격벽과 중첩하고,
    상기 제4 영역의 상기 전극 중심 영역은 상기 제2 격벽과 중첩하는 표시 장치.
  10. 제9 항에 있어서,
    상기 발광 소자는 상기 제1 격벽과 상기 제2 격벽 사이에 위치하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 위치하는 제2 절연층;
    상기 제2 절연층 상에 위치하고 개구부를 포함하는 차광층; 및
    상기 차광층 내에 위치하는 파장 변환부를 더 포함하고,
    상기 파장 변환부는 수지 및 수지 내에 분산된 양자점을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 발광 소자는 상기 파장 변환부와 중첩하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제2 절연층과 상기 제1 전극 사이 및 상기 제2 절연층과 상기 제2 전극 사이에 위치하는 제3 절연층을 더 포함하는 표시 장치.
  14. 제1 방향을 따라 연장된 제1 전극;
    상기 제1 방향을 따라 연장되고 상기 제1 전극과 상기 제1 방향과 교차하는 제2 방향을 따라 이격된 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 위치하고 상기 제1 방향을 따라 배열된 복수의 발광 소자; 를 포함하고,
    상기 제1 전극은 상기 제1 방향을 따라 서로 이격된 복수의 제1 영역 및 각각이 상기 복수의 제1 영역 중 서로 이웃하는 제1 영역 사이에 위치하는 복수의 제2 영역을 포함하고,
    상기 제2 전극은 상기 제1 방향을 따라 서로 이격된 복수의 제3 영역 및 각각이 상기 복수의 제3 영역 중 서로 이웃하는 제3 영역 사이에 위치하는 복수의 제4 영역을 포함하고,
    상기 발광 소자의 일단은 상기 제1 영역 상에 위치하고,
    상기 발광 소자의 타단은 상기 제3 영역 상에 위치하고,
    상기 제2 영역과 상기 제4 영역은 비정질 영역인 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 영역과 상기 제4 영역의 제1 저항은 상기 제1 영역과 상기 제3 영역의 제2 저항보다 큰 표시 장치.
  16. 제14 항에 있어서,
    상기 제2 방향을 따라 연장된 제1 전극층; 및
    상기 제2 방향을 따라 연장되고 상기 제1 전극층과 상기 제1 방향을 따라 이격된 제2 전극층을 더 포함하고,
    상기 복수의 발광 소자는 상기 제1 전극층과 상기 제2 전극층 사이에 위치하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 전극은 상기 제1 전극층과 전기적으로 연결되고,
    상기 제2 전극은 상기 제2 전극층과 전기적으로 연결된 표시 장치.
  18. 제14 항에 있어서,
    상기 제1 전극 상에 위치하고 상기 복수의 발광 소자와 접촉하는 제1 연결 전극; 및
    상기 제2 전극 상에 위치하고 상기 복수의 발광 소자와 접촉하는 제2 연결 전극을 더 포함하는 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 전극은 상기 제1 방향을 따라 연장된 제1 전극 중심 영역을 포함하고,
    상기 제2 전극은 상기 제1 방향을 따라 연장된 제2 전극 중심 영역을 포함하고,
    상기 제1 영역과 상기 제2 영역은 상기 제1 전극 중심 영역의 주변에 위치하고,
    상기 제3 영역과 상기 제4 영역은 상기 제2 전극 중심 영역의 주변에 위치하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극 중심 영역과 중첩하는 제1 격벽; 및
    상기 제2 전극 중심 영역과 중첩하는 제2 격벽을 더 포함하고,
    상기 복수의 발광 소자는 상기 제1 격벽과 상기 제2 격벽 사이에 위치하는 표시 장치.
KR1020240033903A 2018-11-20 2024-03-11 표시 장치 및 표시 장치 제조 방법 KR102711158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240033903A KR102711158B1 (ko) 2018-11-20 2024-03-11 표시 장치 및 표시 장치 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180143736A KR102647790B1 (ko) 2018-11-20 2018-11-20 표시 장치 및 표시 장치 제조 방법
KR1020240033903A KR102711158B1 (ko) 2018-11-20 2024-03-11 표시 장치 및 표시 장치 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143736A Division KR102647790B1 (ko) 2018-11-20 2018-11-20 표시 장치 및 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20240036542A true KR20240036542A (ko) 2024-03-20
KR102711158B1 KR102711158B1 (ko) 2024-09-27

Family

ID=70728010

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180143736A KR102647790B1 (ko) 2018-11-20 2018-11-20 표시 장치 및 표시 장치 제조 방법
KR1020240033903A KR102711158B1 (ko) 2018-11-20 2024-03-11 표시 장치 및 표시 장치 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180143736A KR102647790B1 (ko) 2018-11-20 2018-11-20 표시 장치 및 표시 장치 제조 방법

Country Status (3)

Country Link
US (3) US11063030B2 (ko)
KR (2) KR102647790B1 (ko)
CN (1) CN111199983B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230114283A (ko) * 2021-01-04 2023-08-01 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치의 기판 조립체및 그 제조 방법
CN113241038B (zh) * 2021-05-14 2022-10-04 深圳市华星光电半导体显示技术有限公司 显示面板及电子装置
CN115966518A (zh) * 2021-10-08 2023-04-14 群创光电股份有限公司 电子装置
WO2024143569A1 (ko) * 2022-12-26 2024-07-04 엘지전자 주식회사 백플레인 기판 및 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
US9773761B2 (en) * 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR102259231B1 (ko) * 2014-10-08 2021-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치

Also Published As

Publication number Publication date
KR102647790B1 (ko) 2024-03-14
CN111199983B (zh) 2024-08-06
US20210335768A1 (en) 2021-10-28
US11527522B2 (en) 2022-12-13
KR102711158B1 (ko) 2024-09-27
KR20200059367A (ko) 2020-05-29
CN111199983A (zh) 2020-05-26
US20210313307A1 (en) 2021-10-07
US20200161286A1 (en) 2020-05-21
US11545476B2 (en) 2023-01-03
US11063030B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR102621668B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102711158B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102624516B1 (ko) 표시장치 및 이의 제조 방법
KR102616602B1 (ko) 발광 장치 및 이의 제조 방법
KR102526778B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102572340B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102649218B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102605339B1 (ko) 표시 장치 및 표시 장치 제조 방법
CN112419908A (zh) 显示装置和半导体器件
US11088198B2 (en) Display device and manufacturing method of display device
KR20210074456A (ko) 표시 장치 및 이의 제조 방법
US11742470B2 (en) Display device and method of manufacturing the same
KR102685407B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
KR102645641B1 (ko) 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR102721238B1 (ko) 표시 장치 및 표시 장치의 제조 방법
TW202301666A (zh) 顯示裝置
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220168616A (ko) 표시 장치 및 그 제조 방법
KR20230141985A (ko) 표시 장치 및 이의 제조 방법
KR20200090300A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
GRNT Written decision to grant