KR102685407B1 - 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법 - Google Patents

발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR102685407B1
KR102685407B1 KR1020190094379A KR20190094379A KR102685407B1 KR 102685407 B1 KR102685407 B1 KR 102685407B1 KR 1020190094379 A KR1020190094379 A KR 1020190094379A KR 20190094379 A KR20190094379 A KR 20190094379A KR 102685407 B1 KR102685407 B1 KR 102685407B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
ligand
emitting device
semiconductor layer
Prior art date
Application number
KR1020190094379A
Other languages
English (en)
Other versions
KR20210016219A (ko
Inventor
정연구
김성운
이창희
하재국
고윤혁
김재훈
남민기
도현미
박명진
박재홍
박준우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190094379A priority Critical patent/KR102685407B1/ko
Priority to US16/932,591 priority patent/US11955468B2/en
Priority to CN202010736597.1A priority patent/CN112310258A/zh
Publication of KR20210016219A publication Critical patent/KR20210016219A/ko
Application granted granted Critical
Publication of KR102685407B1 publication Critical patent/KR102685407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 발광 소자는 반도체층 및 활성층을 포함하는 본체, 및 상기 본체의 표면에 결합하는 리간드를 포함하고, 상기 리간드는 상기 본체의 상기 표면에 결합하는 헤드부, 상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부, 및 상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함하여, 발광 소자가 포함되는 표시 장치의 제조 수율 및 신뢰성이 개선될 수 있다.

Description

발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법 {LIGHT EMITTING DIODE AND DISPLAY DEVICE INCLUDING THE SAME AND MANUFACTURING METHOD OF THE DISPLAY DEVICE}
본 발명은 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법에 관한 발명이다. 보다 상세하게는, 제조 수율 및 신뢰성이 향상된 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가정용 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있다. 소형의 핸드 헬드 전자 디바이스부터 대형 디스플레이 장치까지 전자 디바이스의 광범위한 분야에서 발광 다이오드를 활용하는 등 발광 다이오드의 사용 영역이 점차 넓어지고 있다.
발광다이오드를 활용하기 위한 연구의 일환으로, 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 발광 다이오드를 제작하는 기술이 개발되고 있다. 일례로, 막대형 발광 다이오드는 자발광 표시패널의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명은 발광 소자의 본체 표면에 전하를 가지는 리간드를 도입하여 표면 특성이 개질된 발광 소자를 제공하는 것을 목적으로 한다.
본 발명은 표면 특성이 개질된 발광 소자를 포함하여 신뢰성 및 제조 수율이 향상된 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 발광 소자는 반도체층 및 활성층을 포함하는 본체, 및 상기 본체의 표면에 결합하는 리간드를 포함한다. 상기 리간드는 상기 본체의 상기 표면에 결합하는 헤드부, 상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부, 및 상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함한다.
상기 반도체층은 제1 반도체층, 및 상기 활성층을 사이에 두고 상기 제1 반도체층과 이격된 제2 반도체층을 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 상기 본체는 상기 제1 반도체층에 인접하게 배치되는 제1 콘택 전극, 및 상기 제2 반도체층에 인접하게 배치되는 제2 콘택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 상기 본체는 상기 반도체층 및 상기 활성층의 측부를 커버하고, 금속 산화물을 포함하는 절연막을 더 포함할 수 있다.
상기 리간드는 상기 절연막에 결합할 수 있다.
상기 리간드는 양전하를 가지는 제1 말단부를 포함하는 제1 리간드, 및 음전하를 가지는 제2 말단부를 포함하는 제2 리간드를 포함할 수 있다.
상기 본체는 상기 제1 리간드가 결합하는 제1 측면, 및 상기 제1 측면과 대향하고, 상기 제2 리간드가 결합하는 제2 측면을 포함할 수 있다.
상기 헤드부는 하이드록시기, 티올기, 카테콜기, 및 카르복시기 중 적어도 어느 하나를 포함할 수 있다.
상기 체인부는 치환 또는 비치환된 알킬기, 치환 또는 비치환된 아민기, 치환 또는 비치환된 옥시기, 치환 또는 비치환된 티오기, 치환 또는 비치환된 에스터기, 또는 치환 또는 비치환된 아마이드기일 수 있다.
상기 본체의 길이는 1 마이크로 미터 내지 100 마이크로 미터일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 화소 회로, 상기 화소 회로를 커버하는 절연층, 상기 절연층 위에 배치되며 상기 화소 회로와 전기적으로 연결되는 제1 전극, 상기 절연층 위에 배치되며 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 복수의 발광 소자들을 포함한다. 상기 복수의 발광 소자들 각각은 본체, 및 상기 본체의 표면에 결합하는 리간드를 포함한다. 상기 리간드는 상기 본체의 상기 표면에 결합하는 헤드부, 상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부, 및 상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함한다.
상기 본체는 상기 제1 전극에 전기적으로 연결되는 제1 콘택 전극, 상기 제1 콘택 전극 상에 배치되는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 활성층, 상기 활성층을 사이에 두고 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제2 반도체층 상에 배치되고, 상기 제2 전극에 전기적으로 연결되는 제2 콘택 전극을 포함할 수 있다.
상기 복수의 발광 소자들 각각은 상기 제1 반도체층, 상기 활성층, 및 상기 제2 반도체층의 측부를 커버하고, 금속 산화물을 포함하는 절연막을 더 포함할 수 있다.
상기 복수의 발광 소자들은 제1 발광 소자, 및 상기 제1 발광 소자에 인접하게 배치되는 제2 발광 소자를 포함할 수 있다. 상기 제1 발광 소자는 양전하를 가지는 제1 리간드를 포함하고, 상기 제2 발광 소자는 음전하를 가지는 제2 리간드를 포함할 수 있다.
상기 제1 리간드는 양전하를 가지는 제1 말단부를 포함하고, 상기 제2 리간드는 음전하를 가지는 제2 말단부를 포함할 수 있다. 상기 제1 말단부 및 상기 제2 말단부는 서로 정전기적 결합할 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 베이스층 상에 회로층을 형성하는 단계, 상기 회로층 상에 제1 전극 및 제2 전극을 형성하는 단계, 상기 제1 전극 및 상기 제2 전극 상에 복수의 발광 소자들 및 용매를 포함하는 용액을 제공하는 단계, 및 상기 용매를 기화시키는 단계를 포함한다. 상기 복수의 발광 소자들 각각은 본체, 및 상기 본체의 표면에 결합하는 리간드를 포함한다. 상기 리간드는 상기 본체의 상기 표면에 결합하는 헤드부, 상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부, 및 상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함한다.
상기 복수의 발광 소자들은 제1 발광 소자, 및 상기 제1 발광 소자에 인접하게 배치되는 제2 발광 소자를 포함할 수 있다. 상기 제1 발광 소자는 양전하를 가지는 제1 리간드를 포함하고, 상기 제2 발광 소자는 음전하를 가지는 제2 리간드를 포함하고, 상기 제1 리간드 및 상기 제2 리간드가 서로 정전기적 결합할 수 있다.
상기 용액을 제거하는 단계에서, 상기 용액 내에서 상기 제1 리간드 및 상기 제2 리간드의 상기 정전기적 결합에 의해 상기 복수의 발광 소자들이 정렬될 수 있다.
상기 용매는 수용성 용매일 수 있다.
상기 체인부는 치환 또는 비치환된 알킬기, 치환 또는 비치환된 아민기, 치환 또는 비치환된 옥시기, 치환 또는 비치환된 티오기, 치환 또는 비치환된 에스터기, 또는 치환 또는 비치환된 아마이드기일 수 있다.
본 발명의 실시예에 따르면, 발광 소자의 본체 표면에, 말단부에 양전하 또는 음전하를 가지는 리간드가 결합될 수 있고, 이를 통해 발광 소자가 표시 장치에 도입될 시 정렬되는 특성이 향상될 수 있어, 이를 포함하는 표시 장치의 신뢰성 및 제조 수율이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 발광 소자 중 일부 구성의 사시도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 발광 소자 중 일부 구성의 단면도들이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 발광 소자의 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법 중 일부 단계를 도시한 단면도이다.
도 8a는 도 7에 도시된 구성 중 일부 구성을 확대하여 도시한 간략도이다.
도 8b는 도 8a의 일부를 보다 상세히 도시한 간략도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된 것으로 해석된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 발광 소자, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 영역(DA)를 통해 이미지를 표시할 수 있다. 도 1에서는 표시 영역(DA)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면에 제공된 것을 예시적으로 도시하였다. 하지만, 본 발명의 다른 실시예에서 표시 장치의 표시 영역은 휘어진 면에 제공될 수 있다.
표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다. 본 명세서 내에서 "평면 상에서 보았을 때"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, "두께 방향"은 제3 방향(DR3)을 의미할 수 있다.
도 1에서는 표시 장치(DD)가 텔레비전인 것을 예시적으로 도시하였다. 하지만, 표시 장치(DD)는 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 신호 제어부(TC, 또는 타이밍 컨트롤러), 데이터 구동부(DDV), 및 스캔 구동부(GDV)를 포함할 수 있다. 신호 제어부(TC), 데이터 구동부(DDV), 및 스캔 구동부(GDV) 각각은 회로를 포함할 수 있다.
표시 패널(DP)은 초소형 발광 소자를 포함하는 초소형 발광 소자 표시 패널(DP)일 수 있다. 예를 들어, 표시 패널(DP)은 마이크로 엘이디 표시 패널(DP)일 수 있다.
표시 패널(DP)은 복수의 스캔 라인들(SL1-SLn), 복수의 데이터 라인들(DL1-DLm), 및 복수의 화소들(PX)을 포함할 수 있다.
복수의 스캔 라인들(SL1-SLn)은 제1 방향(DR1)으로 연장되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 데이터 라인들(DL1-DLm) 은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)을 따라 배열될 수 있다.
화소들(PX) 각각은 발광 소자 및 발광 소자와 전기적으로 연결된 화소 회로를 포함할 수 있다. 화소 회로는 복수의 트랜지스터들을 포함할 수 있다. 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소들(PX) 각각으로 제공될 수 있다.
화소들(PX)은 표시 패널(DP)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 화소들(PX) 각각은 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 및 블루를 포함할 수 있고, 상기 혼합색은 옐로우, 시안, 마젠타 및 화이트 등 다양한 색상을 포함할 수 있다. 다만, 화소들(PX)이 표시하는 색상이 이에 제한되는 것은 아니다.
신호 제어부(TC)는 외부로부터 제공되는 영상 데이터(RGB)를 수신한다. 신호 제어부(TC)는 영상 데이터(RGB)를 표시 패널(DP)의 동작에 부합하도록 변환하여 변환 영상데이터(R'G'B')를 생성하고, 변환 영상데이터(R'G'B')를 데이터 구동부(DDV)로 출력한다.
또한, 신호 제어부(TC)는 외부로부터 제공되는 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 포함할 수 있다. 신호 제어부(TC)는 제1 제어 신호(CONT1)를 데이터 구동부(DDV)로 제공하고, 제2 제어 신호(CONT2)를 스캔 구동부(GDV)로 제공한다. 제1 제어 신호(CONT1)는 데이터 구동부(DDV)를 제어하기 위한 신호이고, 제2 제어 신호(CONT2)는 스캔 구동부(GDV)를 제어하기 위한 신호이다.
데이터 구동부(DDV)는 신호 제어부(TC)로부터 수신한 제1 제어 신호(CONT1)에 응답해서 복수의 데이터 라인들(DL1-DLm)에 전기적 신호를 제공할 수 있다. 데이터 구동부(DDV)는 독립된 집적 회로로 구현되어서 표시 패널(DP)의 일 측에 전기적으로 연결되거나, 표시 패널(DP) 상에 직접 실장될 수 있다. 또한, 데이터 구동부(DDV)는 단일 칩으로 구현되거나 복수의 칩들을 포함할 수 있다.
스캔 구동부(GDV)는 신호 제어부(TC)로부터 수신한 제2 제어 신호(CONT2)에 응답해서 스캔 라인들(SL1-SLn)에 전기적 신호를 제공할 수 있다. 스캔 구동부(GDV)는 표시 패널(DP)의 소정 영역에 집적될 수 있다. 예를 들어, 스캔 구동부(GDV)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 또한, 본 발명의 다른 일 실시예에서 스캔 구동부(GDV)는 독립된 집적 회로 칩으로 구현되어 표시 패널(DP)의 일측에 전기적으로 연결될 수 있다.
복수의 스캔 라인들(SL1-SLn) 중 하나의 스캔 라인에 게이트 온 전압이 인가된 동안 이에 연결된 한 행의 화소들 각각의 스위칭 트랜지스터가 턴 온 된다. 이때 데이터 구동부(DDV)는 데이터 구동 신호들을 데이터 라인들(DL1-DLm)로 제공한다. 데이터 라인들(DL1-DLm)로 공급된 데이터 구동 신호들은 턴-온 된 스위칭 트랜지스터를 통해 해당 화소에 인가된다. 데이터 구동 신호들은 영상 데이터들의 계조값에 대응하는 아날로그 전압들일 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광 소자 중 일부 구성의 사시도이다. 도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 발광 소자 중 일부 구성의 단면도이다. 도 3, 및 도 4a 내지 도 4c에서는 일 실시예에 따른 발광 소자 중 본체(EDM)의 구성을 도시하였다.
일 실시예에 따른 발광 소자는 초소형 엘이디 소자일 수 있다. 초소형 엘이디 소자는 수 나노 미터 내지 수백 마이크로 미터 사이의 길이를 갖는 엘이디 소자일 수 있다. 다만, 초소형 엘이디 소자의 길이는 일 예로 기재한 것일 뿐, 초소형 엘이디 소자의 길이가 상기 수치 범위에 한정되는 것은 아니다.
도 3을 참조하면, 일 실시예에 따른 발광 소자의 본체(EDM)는 원기둥 형상 또는 다각 기둥 형상 등 다양한 형상을 가질 수 있다. 도 3에서는 발광 소자의 본체(EDM)가 원기둥 형상의 엘이디 소자인 것을 예시적으로 도시하였으나, 이에 한정되지 않고 발광 소자의 본체(EDM)는 직육면체 형상을 비롯한 다양한 다각 기둥 형상을 가질 수도 있다. 본체(EDM)는 길이 방향으로 긴 막대 형상을 가질 수 있다.
도 3 및 도 4a를 참조하면, 일 실시예에 따른 발광 소자의 본체(EDM)는 반도체층(SCP, SCN) 및 활성층(AL)을 포함한다. 본체(EDM)는 제1 반도체층(SCN), 제2 반도체층(SCP), 및 활성층(AL)을 포함할 수 있다. 활성층(AL)은 제1 반도체층(SCN)과 제2 반도체층(SCP) 사이에 배치될 수 있다. 본체(EDM)는 반도체층(SCP, SCN) 및 활성층(AL)으로 이루어지는 코어부(EDC)에 더하여, 코어부(EDC)의 측부를 커버하는 절연막(IL)을 더 포함할 수 있다.
제1 반도체층(SCN)은 반도체층에 n형의 도펀트가 도핑되어 제공되는 n형 반도체층일 수 있다. 제2 반도체층(SCP)은 반도체층에 p형의 도펀트가 도핑되어 제공되는 p형 반도체층일 수 있다. 상기 반도체층은 반도체 물질을 포함할 수 있고, 반도체 물질은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN일 수 있으며, 이에 제한되는 것은 아니다. 상기 n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 또는 바륨(Ba), 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다.
활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 제1 반도체층(SCN)을 통해서 주입되는 전자와 제2 반도체층(SCP)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층이다. 활성층(AL)의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다.
제1 반도체층(SCN)은 제1 전극(E1, 도 6 참조) 및 제2 전극(E2, 도 6 참조) 중 어느 하나와 접속되고, 제2 반도체층(SCP)은 제1 전극(E1) 및 제2 전극(E2) 중 다른 하나와 접속될 수 있다.
본체(EDM)의 길이(LT)는 수백 나노 미터 내지 수백 마이크로 미터 사이일 수 있다. 본체(EDM)의 길이(LT)는 예를 들어, 1 마이크로 미터 내지 100 마이크로 미터 사이일 수 있다.
본체(EDM)의 폭(DT)은 수 나노 미터 내지 수 마이크로 미터 사이일 수 있다. 본체(EDM)의 폭(DT)은 예를 들어, 100 나노 미터 내지 1 마이크로 미터 사이일 수 있다. 본체(EDM)의 폭(DT) 대비 길이(LT)의 비율, 즉 종횡비는 1:5 내지 1:10 사이일 수 있다.
절연막(IL)은 제1 반도체층(SCN), 제2 반도체층(SCP), 및 활성층(AL)의 측부를 커버하며, 제1 반도체층(SCN), 제2 반도체층(SCP), 및 활성층(AL)의 외부면을 보호할 수 있다. 본 발명의 다른 일 실시예에서, 절연막(IL)은 활성층(AL)만을 커버할 수도 있다. 절연막(IL)은 금속 산화물을 포함할 수 있다. 예를 들어, 절연막(IL)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않는다.
도 4b를 참조하면, 본체(EDM-1)는 도 4a의 본체(EDM)와 비교하였을 때, 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2)을 더 포함할 수 있다. 즉, 코어부(EDC-1)에 제1 반도체층(SCN), 활성층(AL), 제2 반도체층(SCP), 제1 콘택 전극(ECL1), 및 제2 콘택 전극(ECL2)을 포함할 수 있다.
제1 콘택 전극(ECL1)은 제1 반도체층(SCN)에 인접하고, 제2 콘택 전극(ECL2)은 제2 반도체층(SCP)에 인접할 수 있다. 예를 들어, 제1 콘택 전극(ECL1), 제1 반도체층(SCN), 활성층(AL), 제2 반도체층(SCP), 및 제2 콘택 전극(ECL2)이 순차적으로 배치될 수 있다.
제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2) 각각은 금속 또는 금속들의 합금으로 이루어질 수 있다. 예를 들어, 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2) 각각은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 티타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납 (Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다. 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2)은 서로 동일한 물질을 포함할 수도 있고, 서로 상이한 물질을 포함할 수도 있다. 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2) 각각은 제1 전극(E1, 도 6 참조) 및 제2 전극(E2, 도 6 참조) 중 대응하는 하나와 전기적으로 연결될 수 있다.
도 4c를 참조하면, 본체(EDM-2)는 도 4b의 본체(EDM-1)와 비교하였을 때, 형상이 상이한 절연막(IL-1)을 포함할 수 있다.
절연막(IL-1)은 제1 반도체층(SCN), 제2 반도체층(SCP), 및 활성층(AL)을 커버하고, 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2)을 커버하지 않을 수 있다. 다만 이에 제한되지 않고, 본 발명의 다른 일 실시예에서, 절연막(IL-1)은 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2) 중 적어도 일부를 커버하거나, 제1 콘택 전극(ECL1) 및 제2 콘택 전극(ECL2)을 모두 커버할 수도 있다.
도 5a는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다. 도 5b는 본 발명의 다른 실시예에 따른 발광 소자의 단면도이다.
도 5a를 참조하면, 일 실시예에 따른 발광 소자(ED)는 본체(EDM) 및 본체(EDM) 표면에 결합하는 리간드(LD)를 포함한다. 본체(EDM)는 코어부(EDC) 및 코어부(EDC)의 측부를 커버하는 절연막(IL)을 포함할 수 있다. 이하, 본체(EDM)에 대한 설명은 도 4a 내지 도 4c에서 상술한 일 실시예의 본체(EDM, EDM-1, EDM-2)에 대한 설명이 동일하게 적용될 수 있다.
리간드(LD)는 발광 소자(ED) 본체(EDM)의 표면에 결합하고, 특히, 절연막(IL)의 표면에 결합할 수 있다. 리간드(LD)는 본체(EDM) 표면에 결합하는 헤드부(HD), 본체(EDM)와 이격되고 전하를 가지는 말단부(TM), 및 헤드부(HD)와 말단부(TM)를 연결하는 체인부(CP)를 포함한다.
헤드부(HD)는 본체(EDM)의 표면, 특히, 절연막(IL)의 표면에 결합하기 위한 작용기를 포함할 수 있다. 일 실시예에서, 헤드부(HD)는 하이드록시기, 티올기, 카테콜기, 및 카르복시기 중 적어도 어느 하나를 포함할 수 있다. 헤드부(HD)는 절연막(IL)의 표면에 결합하기 위하여, 하나 이상의 작용기를 포함할 수 있다. 예를 들어, 헤드부(HD)는 하나의 카테콜기 또는 카르복시기를 포함하거나, 두 개의 하이드록시기를 포함할 수 있다.
말단부(TM)는 양전하 또는 음전하를 포함할 수 있다. 말단부(TM)는 양전하를 가지는 작용기, 또는 음전하를 가지는 작용기를 포함할 수 있다. 일 실시예에서, 양전하를 가지는 작용기는 암모늄(ammonium) 양이온일 수 있다. 일 실시예에서, 음전하를 가지는 작용기는 술폰산(sulfonate) 음이온일 수 있다.
체인부(CP)는 헤드부(HD)와 말단부(TM)를 연결하고, 리간드(LD)가 적절한 길이로 형성될 수 있도록 적절한 길이로 선택될 수 있다. 체인부(CP)는 예를 들어, 치환 또는 비치환된 알킬기, 치환 또는 비치환된 아민기, 치환 또는 비치환된 옥시기, 치환 또는 비치환된 티오기, 치환 또는 비치환된 에스터기, 또는 치환 또는 비치환된 아마이드기일 수 있다. 체인부(CP)는 발광 소자(ED)가 후술할 용액(INC, 도 8a 참조)에 균일하게 분산되도록, 아민기, 옥시기, 아마이드기 등의 작용기를 포함할 수 있다.
도 5b를 참조하면, 일 실시예에 따른 발광 소자(ED')는 서로 다른 제1 리간드(LD1) 및 제2 리간드(LD2)를 포함할 수 있다. 제1 리간드(LD1)는 발광 소자(ED')의 제1 측면(SS1)에 결합하고, 제2 리간드(LD2)는 발광 소자(ED')의 제1 측면(SS1)에 대향하는 제2 측면(SS2)에 결합할 수 있다.
제1 리간드(LD1)는 제1 헤드부(HD1), 제1 체인부(CP1), 및 제1 말단부(TM1)를 포함할 수 있다. 제2 리간드(LD2)는 제2 헤드부(HD2), 제2 체인부(CP2), 및 제2 말단부(TM2)를 포함할 수 있다.
제1 말단부(TM1)는 양전하를 가지는 작용기를 포함할 수 있다. 예를 들어, 제1 말단부(TM1)는 암모늄(ammonium) 양이온을 포함하는 작용기를 포함할 수 있다. 제2 말단부(TM2)는 음전하를 가지는 작용기를 포함할 수 있다. 예를 들어, 제2 말단부(TM2)는 술폰산(sulfonate) 음이온을 포함하는 작용기를 포함할 수 있다.
제1 헤드부(HD1), 및 제1 체인부(CP1)는 제1 리간드(LD1)의 특성에 따라 선택될 수 있다. 제2 헤드부(HD2), 및 제2 체인부(CP2)는 제2 리간드(LD2)의 특성에 따라 선택될 수 있다. 일 실시예에서, 제1 헤드부(HD1) 및 제2 헤드부(HD2)는 동일한 것일 수 있다. 제1 체인부(CP1) 및 제2 체인부(CP2)는 동일한 것일 수 있다. 즉, 제1 리간드(LD1) 및 제2 리간드(LD2)는 상이한 전하를 가지는 말단부(TM1, TM2)를 포함하는 것을 제외하고는 동일한 것일 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 용이한 설명을 위해, 도 6에는 일 화소와 대응되는 영역들을 도시하였고, 일부 구성들은 생략하여 도시되었다.
도 6을 참조하면, 제1 베이스층(BL1) 및 제2 베이스층(BL2)은 서로 마주할 수 있다. 제1 베이스층(BL1) 및 제2 베이스층(BL2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층을 포함하는 적층 구조체일 수 있다.
제1 베이스층(BL1) 위에는 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 복수의 절연층들, 복수의 트랜지스터들, 및 복수의 전극들을 포함하는 적층 구조를 포함할 수 있다. 예를 들어, 회로층(CCL)은 버퍼층(BFL), 제1 절연층(L1), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제2 절연층(L2), 제3 절연층(L3), 제4 절연층(L4), 연결 전극(CNE), 및 제5 절연층(L5)을 포함할 수 있다.
제1 베이스층(BL1) 위에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL) 위에는 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)가 배치될 수 있다.
제1 박막 트랜지스터(TR1)는 제1 제어 전극(CE1), 제1 입력 전극(IE1), 제1 출력 전극(OE1), 및 제1 반도체 패턴(SP1)을 포함할 수 있다. 제2 박막 트랜지스터(TR2)는 제2 제어 전극(CE2), 제2 입력 전극(IE2), 제2 출력 전극(OE2), 및 제2 반도체 패턴(SP2)을 포함할 수 있다.
제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 버퍼층(BFL) 위에 배치될 수 있다. 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)에 개질(reforming)된 표면을 제공할 수 있다. 이 경우, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 제1 베이스층(BL1) 위에 직접 형성될 때보다 버퍼층(BFL)에 대해 높은 접착력을 가질 수 있다. 또는, 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2) 각각의 하면을 보호하는 배리어층일 수 있다. 이 경우, 버퍼층(BFL)은 제1 베이스층(BL1) 자체 또는 제1 베이스층(BL1)을 통해 유입되는 오염이나 습기 등이 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)으로 침투되는 것을 차단할 수 있다.
제1 절연층(L1)은 버퍼층(BFL) 위에 배치되며, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 예를 들어, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 실리콘 옥사이드, 티타늄 옥사이드, 또는 알루미늄 옥사이드일 수 있으나, 이에 제한되는 것은 아니다.
제1 절연층(L1) 위에는 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)이 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
커패시터(CAP, 도 3 참조)는 제1 캡 전극(미도시) 및 제2 캡 전극(CPa)을 포함할 수 있다. 예를 들어, 상기 제1 캡 전극은 제2 제어 전극(CE2)으로부터 분기될 수 있고, 제2 캡 전극(CPa)은 제2 절연층(L2) 위에 배치될 수 있다.
제3 절연층(L3)은 제2 절연층(L2) 위에 배치되며, 제2 캡 전극(CPa)을 커버한다. 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)은 제3 절연층(L3) 위에 배치될 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 내지 제3 절연층들(L1, L2, L3)을 관통하는 관통홀들을 통해 제1 반도체 패턴(SP1)과 연결될 수 있다. 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)은 제1 내지 제3 절연층들(L1, L2, L3)을 관통하는 관통홀들을 통해 제2 반도체 패턴(SP2)과 연결될 수 있다. 제3 절연층(L3) 위에는 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 중 각각의 적어도 일부가 배치될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 입력 전극(IE1), 제1 출력 전극(OE1), 제2 입력 전극(IE2), 및 제2 출력 전극(OE2)을 커버할 수 있다. 제4 절연층(L4)은 단일의 층 또는 복수의 층일 수 있고, 제4 절연층(L4)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제4 절연층(L4) 위에는 연결 전극(CNE)이 배치될 수 있다. 제4 절연층(L4) 위에는 연결 전극(CNE)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 각각의 적어도 다른 일부가 배치될 수 있다. 연결 전극(CNE)은 제2 출력 전극(OE2)과 연결될 수 있다.
제5 절연층(L5)은 제4 절연층(L4) 위에 배치되며, 연결 전극(CNE)을 커버할 수 있다. 제5 절연층(L5)은 유기물을 포함할 수 있다. 제5 절연층(L5)은 아래에 배치될 화소 회로(PXC, 도 3 참조)를 커버하며, 평탄면을 제공할 수 있다.
제5 절연층(L5) 위에는 제1 격벽부(BR1) 및 제2 격벽부(BR2)가 배치된다. 제1 격벽부(BR1) 및 제2 격벽부(BR2) 각각은 제1 방향(DR1)으로 연장될 수 있다. 제2 격벽부(BR2)는 제1 격벽부(BR1)로부터 제2 방향(DR2)으로 이격될 수 있다. 제1 격벽부(BR1) 및 제2 격벽부(BR2)는 동일한 물질을 포함할 수 있다. 예를 들어, 제1 격벽부(BR1) 및 제2 격벽부(BR2)는 유기 물질을 포함할 수 있다.
제1 전극(E1)은 제1 격벽부(BR1) 위에 배치되고, 제2 전극(E2)은 제2 격벽부(BR2) 위에 배치될 수 있다. 제1 전극(E1)은 제1 방향(DR1)으로 연장되며, 제1 격벽부(BR1)를 커버하고, 제2 전극(E2)은 제1 방향(DR1)으로 연장되며, 제2 격벽부(BR2)를 커버할 수 있다. 즉, 제1 전극(E1)과 제5 절연층(L5) 사이에는 제1 격벽부(BR1)가 배치되고, 제2 전극(E2)과 제5 절연층(L5) 사이에는 제2 격벽부(BR2)가 배치될 수 있다.
제5 절연층(L5)에는 관통홀이 제공되고, 상기 관통홀에 의해 연결 전극(CNE)이 노출될 수 있다. 제1 전극(E1)은 노출될 연결 전극(CNE)에 전기적으로 연결될 수 있다. 제2 전극(E2)은 도시되지 않았으나, 제2 전원 라인(PL2, 도 3 참조)에 전기적으로 연결될 수 있다. 즉, 제2 전극(E2)에는 제2 전원전압(ELVSS, 도 3 참조)이 제공될 수 있다.
제1 전극(E1) 및 제2 전극(E2) 각각은 단층 구조를 가질 수도 있고, 복수의 적층 구조를 가질 수도 있다. 예를 들어, 제1 전극(E1) 및 제2 전극(E2) 각각은 반사 전극(미도시) 및 상기 반사 전극 위에 배치된 캡핑 전극(미도시)을 포함할 수 있다. 상기 반사 전극은 단층 구조를 가질 수도 있고, 복수의 적층 구조를 가질 수도 있다. 예를 들어, 상기 반사 전극은 인듐주석 산화물(ITO), 은(Ag), 및 인듐주석 산화물(ITO)이 순차적으로 적층된 구조를 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 상기 캡핑 전극은 상기 반사 전극을 캡핑할 수 있다. 상기 캡핑 전극은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
제5 절연층(L5) 위에는 발광 소자(ED)가 배치될 수 있다. 발광 소자(ED)는 복수로 제공될 수 있고, 복수로 제공된 발광 소자들은 병렬로 연결될 수 있다. 도시되지 않았으나, 제5 절연층(L5)과 발광 소자(ED) 사이에는 절연 패턴(미도시)이 더 배치될 수 있다. 발광 소자(ED)는 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결될 수 있다.
발광 소자(ED) 위에는 제6 절연층(L6, 또는 절연 패턴)이 배치될 수 있다. 제6 절연층(L6)은 발광 소자(ED)의 상면의 적어도 일부를 커버할 수 있다.
발광 소자(ED)는 제1 연결 전극(CNE1)을 통해 제1 전극(E1)과 전기적으로 연결되고, 발광 소자(ED)는 제2 연결 전극(CNE2)을 통해 제2 전극(E2)과 전기적으로 연결될 수 있다.
제2 연결 전극(CNE2)은 발광 소자(ED) 및 제2 전극(E2) 위에 배치될 수 있다. 제2 연결 전극(CNE2) 위에는 제7 절연층(L7)이 배치될 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED) 및 제1 전극(E1) 위에 배치될 수 있다. 발광 소자(ED)의 길이가 수백 마이크로 미터 이하이더라도, 제2 연결 전극(CNE2)과 제1 연결 전극(CNE1)은 제7 절연층(L7)에 의해 서로 직접 접촉되지 않을 수 있다. 다만, 이는 본 발명의 일 실시예일뿐, 본 발명의 다른 일 실시예에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일한 공정을 통해 동시에 형성될 수도 있다. 이 실시예에서, 제7 절연층(L7)은 생략될 수 있다.
제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 도전 물질을 포함할 수 있다. 예를 들어, 상기 도전 물질은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 상기 도전 물질을 금속 물질일 수 있고, 상기 금속 물질은 예컨대, 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함할 수 있다.
제1 연결 전극(CNE1) 및 제7 절연층(L7) 위에는 제8 절연층(L8)이 배치될 수 있다. 제8 절연층(L8)은 봉지층일 수 있다.
제1 베이스층(BL1)과 마주하는 제2 베이스층(BL2)의 일 면에는 차광층(BM)이 배치될 수 있다. 차광층(BM)에는 개구부가 제공되고, 파장 변환부(CL)는 개구부를 커버할 수 있다. 개구부에 의해 노출된 영역은 화소 발광 영역(PXA)에 대응될 수 있다.
파장 변환부(CL)는 수지(BR) 및 발광체(QD)를 포함할 수 있다. 수지(BR)는 발광체(QD)가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 다만, 그에 제한되는 것은 아니며, 본 명세서에서 발광체(QD)를 분산 배치시킬 수 있는 매질이면 그 명칭, 추가적인 다른 기능, 구성 물질 등에 상관없이 베이스 수지로 지칭될 수 있다. 베이스 수지는 고분자 수지일 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
발광체(QD)는 발광 소자(ED)에서 제공되는 제1 광을 흡수하여, 제1 광의 파장을 변환하여 제1 광과 상이한 색의 제2 색 광을 방출할 수 있다. 발광체(QD)는 예를 들어, 양자점일 수 있다. 상기 제1 광은 청색 광일 수 있고, 상기 제2 색 광은 녹색 광 또는 적색 광일 수 있다.
양자점은 수 나노미터 크기의 결정 구조를 가진 물질로, 수백에서 수천 개 정도의 원자로 구성되며, 작은 크기로 인해 에너지 밴드 갭(band gap)이 커지는 양자 구속(quantum confinement) 효과를 나타낸다. 양자점에 밴드 갭보다 에너지가 높은 파장의 빛이 입사하는 경우, 양자점은 그 빛을 흡수하여 들뜬 상태로 되고, 특정 파장의 광을 방출하면서 바닥 상태로 떨어진다. 방출된 파장의 빛은 밴드 갭에 해당되는 값을 갖는다. 양자점은 그 크기와 조성 등을 조절하면 양자 구속 효과에 의한 발광 특성을 조절할 수 있다.
양자점은 코어(core)와 코어를 둘러싸는 쉘(shell)을 포함하는 코어쉘 구조일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점은 나노미터 스케일의 크기를 갖는 입자일 수 있다. 양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
본 발명의 다른 일 실시예에서, 파장 변환부(CL)는 컬러 필터로 치환될 수 있다. 상기 컬러 필터는 특정 파장의 광을 흡수하여 색을 구현할 수 있다. 본 발명의 또 다른 일 실시예에서, 파장 변환부(CL)는 생략될 수도 있다. 이 경우, 발광 소자(ED)는 청색 광, 녹색 광 또는 적색 광을 방출할 수 있다. 또한, 본 발명의 다른 일 실시예에서, 표시 장치(DD)는 파장 변환부(CL)와 제2 베이스층(BL2) 사이에 배치된 컬러 필터층을 더 포함할 수 있다.
파장 변환부(CL)와 제8 절연층(L8) 사이에는 제9 절연층(L9)이 배치될 수 있다. 예를 들어, 제9 절연층(L9)에 의해 화소 회로(PXC, 도 3 참조) 및 발광 소자(ED)가 배치된 제1 베이스층(BL1)과 파장 변환부(CL) 및 차광층(BM)이 배치된 제2 베이스층(BL2)이 결합될 수 있다. 예를 들어, 제9 절연층(L9)은 충진제(filler), 광학투명접착필름(Optically Clear Adhesive film), 광학투명접착수지(Optically Clear Resin) 또는 감압접착필름(Pressure Sensitive Adhesive film)일 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 본 발명의 다른 일 실시예에서, 제9 절연층(L9)은 생략될 수도 있다. 이 경우, 파장 변환부(CL)와 제8 절연층(L8) 사이에는 소정의 셀갭이 제공될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법 중 일부 단계를 도시한 단면도이다. 도 8a는 도 7에 도시된 구성 중 일부 구성을 확대하여 도시한 간략도이다. 도 8b는 도 8a의 일부를 보다 상세히 도시한 간략도이다. 도 8b에서는 도 8a의 AA 영역에 해당하는 부분을 도시하였다. 이하, 도 7, 도 8a 및 도 8b를 참조하여 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법에 대해 설명한다. 한편, 도 1 내지 도 6을 통해 앞서 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
일 실시예에 따른 표시 장치 제조 방법은 베이스층(BL1) 상에 회로층(CCL, 도 6 참조)을 배치하는 단계, 회로층(CCL) 상에 제1 전극(E1) 및 제2 전극(E2)을 형성하는 단계를 포함한다. 일 실시예에 따른 표시 장치 제조 방법은 형성된 제1 전극(E1) 및 제2 전극(E2) 상에, 복수의 발광 소자들(ED) 및 용매(SL)를 포함하는 용액(INC)을 제공하는 단계를 포함한다. 복수의 발광 소자들(ED)은 용액(INC)에 포함되어 제1 전극(E1) 및 제2 전극(E2) 상에 제공된 후, 용매(SL)를 기화하는 단계 이후 제1 전극(E1) 및 제2 전극(E2)에 연결되도록 정렬될 수 있다. 일 실시예에 따른 표시 장치 제조 방법에서는, 용매(SL)를 기화하기 이전에, 제1 전극(E1) 및 제2 전극(E2)에 전원을 인가하여 발광 소자(ED)를 정렬하는 단계를 더 포함할 수 있다. 정렬 단계에서는 제1 전극(E1)과 제2 전극(E2) 사이에 전기장을 형성하고, 형성된 전기장에 의해 발광 소자(ED)에 쌍 극성이 유도되어 발광 소자(ED)가 유전 영동 힘에 의해 제1 전극(E1) 및 제2 전극(E2) 사이에 정렬되는 것일 수 있다.
일 실시예에 따른 복수의 발광 소자들(ED) 각각은 본체(EDM) 및 리간드(LD)를 포함한다. 이하, 발광 소자(ED)에 대한 설명은 도 5a 및 도 5b에서 상술한 일 실시예의 발광 소자(ED, ED')에 대한 설명이 동일하게 적용될 수 있다.
용액(INC)에 포함된 복수의 발광 소자들(ED)은 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)는 제1 본체(EDM1) 및 제1 본체(EDM1)에 연결된 제1 리간드(LD1)를 포함할 수 있다. 제2 발광 소자(ED2)는 제2 본체(EDM2) 및 제2 본체(EDM2)에 연결되는 제2 리간드(LD2)를 포함할 수 있다.
제1 발광 소자(ED1)에 포함된 제1 리간드(LD1)는 양전하를 가지는 제1 말단부(TM1)를 포함할 수 있다. 제2 발광 소자(ED2)에 포함된 제2 리간드(LD2)는 음전하를 가지는 제2 말단부(TM2)를 포함할 수 있다. 일 실시예에서, 제1 말단부(TM1)는 암모늄 양이온을 포함하고, 제2 말단부(TM2)는 술폰산 음이온을 포함할 수 있다. 다만, 이에 제한되지 않는다. 양전하를 가지는 제1 말단부(TM1)와 음전하를 가지는 제2 말단부(TM2)가 정전기적 인력에 의해 서로 결합함에 따라, 용액(INC) 내에서 도 8a에 도시된 바와 같이 복수의 발광 소자(ED)들이 정렬되는 것일 수 있다.
도 8b에서는 제1 헤드부(HD1) 및 제2 헤드부(HD2)가 카테콜기를 포함하고, 제1 체인부(CP1) 및 제2 체인부(CP2)가 아마이드기를 포함하는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 제1 헤드부(HD1) 및 제2 헤드부(HD2)는 본체(EDM1, EDM2)의 절연막(IL1, IL2)에 결합되기 위한 작용기를 포함할 수 있고, 제1 체인부(CP1) 및 제2 체인부(CP2)는 수용성 용매(SL)에 분산되기 위한 작용기를 포함할 수 있다. 제1 체인부(CP1) 및 제2 체인부(CP2)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)가 적합한 간격을 유지하기 위하여 선택되는 길이로 형성될 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 본체 및 본체에 결합하는 리간드를 포함하고, 리간드는 말단에 양전하 또는 음전하를 포함하는 말단부를 포함한다. 본 발명의 일 실시예에 따른 발광 소자가 수용성 용매에 용해되어 용액 상태로 표시 장치의 전극 상에 제공될 때, 일 실시예의 발광 소자는 전하를 가지는 리간드의 말단부에 의하여, 수용성 용매에 대한 분산성이 증가하여, 발광 소자가 용액 내에서 균일하게 분산될 수 있다. 더하여, 복수의 발광 소자들은 양전하 말단부를 가지는 리간드와 음전하 말단부를 가지는 리간드를 포함하여, 양전하 말단부와 음전하 말단부의 정전기적 결합에 의해 용액 내에서 복수의 발광 소자들이 소정의 간격으로 정렬될 수 있다. 이에 따라, 복수의 발광 소자들을 포함하는 용액이 표시 장치의 전극 상에 제공된 후, 용액 내에서 기 정렬된 발광 소자들이 전극 내에 균일하게 정렬될 수 있고, 이에 따라 표시 장치의 제조 수율 및 신뢰성이 향상될 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 9a 및 도 9b를 설명함에 있어서, 도 1 내지 도 5를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 9a 및 도 9b에서는 일 화소와 대응되는 영역을 도시하였고, 일부 구성들은 생략하여 도시되었다.
도 9a 및 도 9b를 참조하면, 하나의 화소 영역 내에서 제1 전극(E1) 및 제2 전극(E2) 각각은 복수로 제공될 수 있다. 도 9a 및 도 9b에서는 제1 전극(E1) 및 제2 전극(E2) 각각이 2 개로 제공된 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(E1) 및 제2 전극(E2) 각각은 하나의 화소 영역 내에 하나만 배치될 수도 있고, 제1 전극(E1) 및 제2 전극(E2) 각각은 하나의 화소 영역 내에 3 개 이상 배치될 수도 있다.
제1 전극(E1)은 제1 연결 배선(CL1)과 연결될 수 있고, 제2 전극(E2)은 제2 연결 배선(CL2)과 연결될 수 있다. 제1 연결 배선(CL1)과 제1 전극(E1)은 일체의 형상을 가질 수 있고, 제2 연결 배선(CL2)과 제2 전극(E2)은 일체의 형상을 가질 수 있다. 제1 연결 배선(CL1)은 제1 전극(E1)과 연결 전극(CNE, 도 6 참조)을 전기적으로 연결시킬 수 있고, 제2 연결 배선(CL2)은 제2 전극(E2)과 전원 배선을 전기적으로 연결시킬 수 있다. 제1 전극(E1) 및 제2 전극(E2)은 서로 이격될 수 있다. 예를 들어, 제1 전극(E1)과 제2 전극(E2)은 제2 방향(DR2)으로 교대로 배열될 수 있다.
도 9b는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결된 발광 소자(ED)를 도시한 평면도이다. 일 실시예에 따른 발광 소자(ED)는 전술한 바와 같이 복수의 발광 소자들(ED)을 포함하는 용액이 제1 전극(E1) 및 제2 전극(E2) 상에 제공되기 이전에, 리간드(LD) 간의 정전기적 결합에 의해 용액 내에서 정렬될 수 있어, 제1 전극(E1) 및 제2 전극(E2) 상에서 소정의 간격을 가지고 정렬될 수 있으며, 배열 위치가 제어될 수 있다. 이에 따라, 발광 소자(ED)를 포함하는 표시 패널 및 표시 장치의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
E1: 제1 전극 E2: 제2 전극
ED: 발광 소자 EDM: 본체
LD: 리간드 HD: 헤드부
TM: 말단부 CP: 체인부

Claims (20)

  1. 반도체층 및 활성층을 포함하는 본체; 및
    상기 본체의 표면에 결합하는 리간드를 포함하고,
    상기 리간드는
    상기 본체의 상기 표면에 결합하는 헤드부;
    상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부; 및
    상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 반도체층은 제1 반도체층, 및 상기 활성층을 사이에 두고 상기 제1 반도체층과 이격된 제2 반도체층을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 본체는 상기 제1 반도체층에 인접하게 배치되는 제1 콘택 전극, 및
    상기 제2 반도체층에 인접하게 배치되는 제2 콘택 전극을 더 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 본체는 상기 반도체층 및 상기 활성층의 측부를 커버하고, 금속 산화물을 포함하는 절연막을 더 포함하는 발광 소자.
  5. 제4항에 있어서,
    상기 리간드는 상기 절연막에 결합하는 발광 소자.
  6. 제1항에 있어서,
    상기 리간드는 양전하를 가지는 제1 말단부를 포함하는 제1 리간드, 및
    음전하를 가지는 제2 말단부를 포함하는 제2 리간드를 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 본체는 상기 제1 리간드가 결합하는 제1 측면, 및
    상기 제1 측면과 대향하고, 상기 제2 리간드가 결합하는 제2 측면을 포함하는 발광 소자.
  8. 제1항에 있어서,
    상기 헤드부는 하이드록시기, 티올기, 카테콜기, 및 카르복시기 중 적어도 어느 하나를 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 체인부는 치환 또는 비치환된 알킬기, 치환 또는 비치환된 아민기, 치환 또는 비치환된 옥시기, 치환 또는 비치환된 티오기, 치환 또는 비치환된 에스터기, 또는 치환 또는 비치환된 아마이드기인 발광 소자.
  10. 제1항에 있어서,
    상기 본체의 길이는 1 마이크로 미터 내지 100 마이크로 미터인 발광 소자.
  11. 화소 회로;
    상기 화소 회로를 커버하는 절연층;
    상기 절연층 위에 배치되며 상기 화소 회로와 전기적으로 연결되는 제1 전극;
    상기 절연층 위에 배치되며 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 복수의 발광 소자들을 포함하고,
    상기 복수의 발광 소자들 각각은
    본체; 및
    상기 본체의 표면에 결합하는 리간드를 포함하고,
    상기 리간드는
    상기 본체의 상기 표면에 결합하는 헤드부;
    상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부; 및
    상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 본체는
    상기 제1 전극에 전기적으로 연결되는 제1 콘택 전극;
    상기 제1 콘택 전극 상에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 활성층;
    상기 활성층을 사이에 두고 상기 제1 반도체층과 이격된 제2 반도체층; 및
    상기 제2 반도체층 상에 배치되고, 상기 제2 전극에 전기적으로 연결되는 제2 콘택 전극을 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 복수의 발광 소자들 각각은 상기 제1 반도체층, 상기 활성층, 및 상기 제2 반도체층의 측부를 커버하고, 금속 산화물을 포함하는 절연막을 더 포함하는 표시 장치.
  14. 제12항에 있어서,
    상기 복수의 발광 소자들은 제1 발광 소자, 및 상기 제1 발광 소자에 인접하게 배치되는 제2 발광 소자를 포함하고,
    상기 제1 발광 소자는 양전하를 가지는 제1 리간드를 포함하고,
    상기 제2 발광 소자는 음전하를 가지는 제2 리간드를 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제1 리간드는 양전하를 가지는 제1 말단부를 포함하고,
    상기 제2 리간드는 음전하를 가지는 제2 말단부를 포함하고,
    상기 제1 말단부 및 상기 제2 말단부는 서로 정전기적 결합하는 표시 장치.
  16. 베이스층 상에 회로층을 형성하는 단계;
    상기 회로층 상에 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 상에 복수의 발광 소자들 및 용매를 포함하는 용액을 제공하는 단계; 및
    상기 용매를 기화시키는 단계를 포함하고,
    상기 복수의 발광 소자들 각각은
    본체; 및
    상기 본체의 표면에 결합하는 리간드를 포함하고,
    상기 리간드는
    상기 본체의 상기 표면에 결합하는 헤드부;
    상기 본체와 이격되고, 양전하 또는 음전하를 가지는 말단부; 및
    상기 헤드부 및 상기 말단부를 연결하는 체인부를 포함하는 표시 장치 제조 방법.
  17. 제16항에 있어서,
    상기 복수의 발광 소자들은 제1 발광 소자, 및 상기 제1 발광 소자에 인접하게 배치되는 제2 발광 소자를 포함하고,
    상기 제1 발광 소자는 양전하를 가지는 제1 리간드를 포함하고,
    상기 제2 발광 소자는 음전하를 가지는 제2 리간드를 포함하고,
    상기 제1 리간드 및 상기 제2 리간드가 정전기적 결합하는 표시 장치 제조 방법.
  18. 제17항에 있어서,
    상기 용액을 제거하는 단계에서, 상기 용액 내에서 상기 제1 리간드 및 상기 제2 리간드의 상기 정전기적 결합에 의해 상기 복수의 발광 소자들이 정렬되는 표시 장치 제조 방법.
  19. 제16항에 있어서,
    상기 용매는 수용성 용매인 표시 장치 제조 방법.
  20. 제16항에 있어서,
    상기 체인부는 치환 또는 비치환된 알킬기, 치환 또는 비치환된 아민기, 치환 또는 비치환된 옥시기, 치환 또는 비치환된 티오기, 치환 또는 비치환된 에스터기, 또는 치환 또는 비치환된 아마이드기인 표시 장치 제조 방법.
KR1020190094379A 2019-08-02 2019-08-02 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법 KR102685407B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190094379A KR102685407B1 (ko) 2019-08-02 2019-08-02 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
US16/932,591 US11955468B2 (en) 2019-08-02 2020-07-17 Light emitting element and display device including the same and method for manufacturing display device
CN202010736597.1A CN112310258A (zh) 2019-08-02 2020-07-28 发光元件和包括其的显示设备以及制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190094379A KR102685407B1 (ko) 2019-08-02 2019-08-02 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20210016219A KR20210016219A (ko) 2021-02-15
KR102685407B1 true KR102685407B1 (ko) 2024-07-18

Family

ID=74258693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190094379A KR102685407B1 (ko) 2019-08-02 2019-08-02 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Country Status (3)

Country Link
US (1) US11955468B2 (ko)
KR (1) KR102685407B1 (ko)
CN (1) CN112310258A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206972A1 (en) 2007-02-26 2008-08-28 Kahen Keith B Doped nanoparticle-based semiconductor junction
US20190081263A1 (en) 2017-09-12 2019-03-14 Lg Display Co., Ltd. Quantum dot light-emitting diode and quantum dot light-emitting device having the same
US20190115507A1 (en) 2017-10-17 2019-04-18 Lg Display Co., Ltd. Luminous body, light emitting film, light emitting diode and light emitting device having luminous body

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368179B1 (ko) 2010-11-12 2014-03-03 포항공과대학교 산학협력단 강한 전하를 가지는 나노입자 표면 분자체와 이를 이용한 생접합 및 층상 자기조립 방법
KR101685646B1 (ko) 2010-12-29 2016-12-13 한화케미칼 주식회사 홍합 접착단백질 모방을 통한 나노입자를 수계 매질에 분산시키는 생체적합성 분산 안정화제
JP2014511551A (ja) * 2011-03-04 2014-05-15 カンブリオス テクノロジーズ コーポレイション 金属ナノ構造を基にした透明な導体の仕事関数を調整する方法
CN104479680B (zh) 2014-12-19 2016-09-28 京东方科技集团股份有限公司 改性量子点及其制备方法、着色剂、感光性树脂组合物、彩色滤光片和显示装置
US10388892B2 (en) * 2015-10-29 2019-08-20 Universal Display Corporation Organic electroluminescent materials and devices
KR102512533B1 (ko) * 2016-02-23 2023-03-22 삼성디스플레이 주식회사 유기 발광 소자
KR20190022689A (ko) * 2016-06-27 2019-03-06 나노시스, 인크. 나노구조체들의 완충된 코팅을 위한 방법들
US10790411B2 (en) * 2016-12-01 2020-09-29 Nanosys, Inc. Quantum dot LED with spacer particles
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20210052518A (ko) * 2018-09-28 2021-05-10 도쿄엘렉트론가부시키가이샤 광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206972A1 (en) 2007-02-26 2008-08-28 Kahen Keith B Doped nanoparticle-based semiconductor junction
US20190081263A1 (en) 2017-09-12 2019-03-14 Lg Display Co., Ltd. Quantum dot light-emitting diode and quantum dot light-emitting device having the same
US20190115507A1 (en) 2017-10-17 2019-04-18 Lg Display Co., Ltd. Luminous body, light emitting film, light emitting diode and light emitting device having luminous body

Also Published As

Publication number Publication date
US20210035962A1 (en) 2021-02-04
KR20210016219A (ko) 2021-02-15
US11955468B2 (en) 2024-04-09
CN112310258A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
KR102621668B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102624516B1 (ko) 표시장치 및 이의 제조 방법
KR102711158B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102616602B1 (ko) 발광 장치 및 이의 제조 방법
KR102526778B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102649218B1 (ko) 표시 장치 및 표시 장치 제조 방법
CN110854150A (zh) 显示装置及其制造方法
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
US11088198B2 (en) Display device and manufacturing method of display device
KR102685407B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
KR20210074456A (ko) 표시 장치 및 이의 제조 방법
KR102721238B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN219811518U (zh) 显示装置
EP3913691A1 (en) A ligand for surface modification, light emitting element comprising the same, and method for manufacturing display device
US20230411371A1 (en) Display device and method for manufacturing the same
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240018013A (ko) 표시 장치
KR20210142035A (ko) 표시 장치
CN117396023A (zh) 显示装置和用于制造该显示装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right