KR20210052518A - 광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법 - Google Patents

광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법 Download PDF

Info

Publication number
KR20210052518A
KR20210052518A KR1020217009544A KR20217009544A KR20210052518A KR 20210052518 A KR20210052518 A KR 20210052518A KR 1020217009544 A KR1020217009544 A KR 1020217009544A KR 20217009544 A KR20217009544 A KR 20217009544A KR 20210052518 A KR20210052518 A KR 20210052518A
Authority
KR
South Korea
Prior art keywords
sam
substrate
structures
radiation
spacer material
Prior art date
Application number
KR1020217009544A
Other languages
English (en)
Inventor
리처드 패럴
호영 강
데이비드 엘 오메라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210052518A publication Critical patent/KR20210052518A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0755—Non-macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

기판을 처리하는 방법은: 기판의 표면 상에 구조체들을 제공하는 단계; 구조체들 및 기판 위에 자기 조립 단분자층(SAM)을 증착시키는 단계로서, SAM은 미리 정해진 파장의 방사선에 반응성인 것인 단계; 제1 패턴의 방사선 노출을 결정하는 단계로서, 제1 패턴의 방사선 노출은 기판 및 구조체들의 표면에 걸쳐 공간적으로 가변의 방사선 강도를 갖는 것인 단계; 제1 패턴의 방사선 노출에 따라 방사선에 SAM을 노출시키는 단계로서, SAM은 방사선과 반응하도록 구성되는 것인 단계; 미리 정해진 유체로부터 보호되지 않는 SAM의 부분들을 제거하기 위해 미리 정해진 제거 유체로 SAM을 현상하는 단계; 및 기판 및 구조체들 상에 스페이서 재료를 증착시키는 단계로서, 스페이서 재료는 기판 및 구조체들의 표면 상에 남아 있는 SAM의 양에 기반하여 다양한 두께로 증착되는 것인 단계를 포함한다.

Description

광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법
참조에 의한 포함
이러한 본 발명은 2018년 9월 28일자로 출원된 미국 가출원 제 62/738117호의 이익을 주장하며, 그 전체가 참조로 본원에 포함된다.
발명의 분야
본 발명은 반도체 디바이스의 제작의 방법에 관한 것으로, 특히 패턴/치수 변동을 감소시키는 패턴화 기법에 관한 것이다.
본원에 제공되는 배경 기술 설명은 본 발명의 맥락을 전반적으로 제공하기 위한 것이다. 작업이 본 배경 기술 부문에 설명되는 정도까지의 현재 명명된 발명자의 작업뿐만 아니라 출원 시에 달리 종래 기술로서의 자격을 얻지 않을 수 있는 설명의 양태는 본 발명에 대하여 종래 기술로서 명시적으로도 그리고 암묵적으로도 인정되지 않는다.
다중 패턴화 제작 기법에 대한 교차 웨이퍼 임계 치수(CD) 제어 및 교차 웨이퍼 피치 워킹 제어는 에지 배치 오류(EPE) 및 최종 디바이스 수율 둘 다에 영향을 준다. 따라서, CD 및 피치 워킹의 제어를 개선하는 것이 반도체 디바이스의 성공적인 제작에 유익하다. 피치 워킹을 최소화하는 기법은 조절 리소그래피 CD 및 제1 맨드렐 SADP(자기 정렬 2중 패턴화)를 포함할 수 있다. SAQP(자기 정렬 4중 패턴화) 단계에서 피치 워킹을 제어하는 일부 접근법은 너무 복잡하거나(정확한 에치 및 온도 제어), (포토리소그래피 스캐너를 통하여 선량을 매핑하는) 제한된 교정 능력을 가질 수 있다. 따라서, 최종 SAQP 처리 단계에서 스페이서 또는 맨드렐 CD를 제어하기 위한 해결책이 원해진다.
본 발명은: 기판의 표면 상에 구조체들을 제공하는 단계; 구조체들 및 기판 위에 자기 조립 단분자층(SAM)을 증착시키는 단계로서, SAM은 미리 정해진 파장의 방사선에 반응성인 것인 단계; 제1 패턴의 방사선 노출을 결정하는 단계로서, 제1 패턴의 방사선 노출은 기판 및 구조체들의 표면에 걸쳐 공간적으로 가변의 방사선 강도를 갖는 것인 단계; 제1 패턴의 방사선 노출에 따라 방사선에 SAM을 노출시키는 단계로서, SAM은 방사선과 반응하도록 구성되는 것인 단계; 미리 정해진 유체로부터 보호되지 않는 SAM의 부분들을 제거하기 위해 미리 정해진 제거 유체로 SAM을 현상하는 단계; 및 기판 및 구조체들 상에 스페이서 재료를 증착시키는 단계로서, 스페이서 재료는 기판 및 구조체들의 표면 상에 남아 있는 SAM의 양에 기반하여 다양한 두께로 증착되는 것인 단계를 포함하는 기판을 처리하는 방법에 관한 것이다.
본 발명은 게다가: 기판의 표면 상에 구조체들을 제공하는 단계; 구조체들 및 기판 위에 자기 조립 단분자층(SAM)을 증착시키는 단계로서, SAM은 미리 정해진 파장의 방사선에 반응성인 것인 단계; 제1 패턴의 방사선 노출을 결정하는 단계로서, 제1 패턴의 방사선 노출은 기판 및 구조체들의 표면에 걸쳐 공간적으로 가변의 방사선 강도를 갖는 것인 단계; 제1 패턴의 방사선 노출에 따라 방사선에 SAM을 노출시키는 단계로서, SAM은 방사선과 반응하도록 구성되는 것인 단계; 제1 패턴의 방사선 노출에 노출되었던 SAM의 부분들을 제거하기 위해 미리 정해진 제거 유체로 SAM을 현상하는 단계; 및 기판 및 구조체들 상에 스페이서 재료를 증착시키는 단계로서, 스페이서 재료는 기판 및 구조체들의 표면 상에 남아 있는 SAM의 양에 기반하여 다양한 두께로 증착되는 것인 단계를 포함하는 기판을 처리하는 방법에 관한 것이다.
본 요약 부문이 본 발명 또는 청구되는 발명의 모든 실시예 및/또는 점증적으로 새로운 양태를 명시하지는 않는다는 점을 주목해야 한다. 대신에, 본 요약은 상이한 실시예들 및 상응하는 새로운 요점들의 서두 논의만을 제공한다. 본 발명 및 실시예들의 부가 상세들 및/또는 가능한 관점들에 대해, 읽는 이는 이하에 추가로 논의되는 바와 같은 본 발명의 상세한 설명 부문 및 상응하는 도면들로 지향된다.
예들로서 제안되는 본 발명의 다양한 실시예를 유사 번호들이 유사 요소들을 참조하는 이하의 도면들을 참조하여 상세히 설명할 것이다.
도 1a는 본 발명의 일 실시예에 따른 불균일 스페이서 CD의 개략도를 도시한다.
도 1b는 본 발명의 일 실시예에 따른 자기 정렬 2중 패턴화(SADP) 프로세스의 단순화된 단면 개략도를 도시한다.
도 2의 (a)는 본 발명의 일 실시예에 따른 기판이 기판의 표면 상에 제공되는 제작된 구조체들을 포함하는 것을 도시한다.
도 2의 (b)는 본 발명의 일 실시예에 따른 자기 조립 단분자층(SAM)이 구조체들 상에 컨포멀로 증착되는 것을 도시한다.
도 2의 (c)는 본 발명의 일 실시예에 따른 SAM이 광으로 조사되는 것을 도시한다.
도 2의 (d)는 본 발명의 일 실시예에 따른 SAM이 구조체에서 제거되는 것을 도시한다.
도 2의 (e)는 본 발명의 일 실시예에 따른 스페이서 재료의 증착 또는 성장 이후의 구조체들을 도시한다.
도 2의 (f)는 본 발명의 일 실시예에 따른 밑에 있는 남아 있는 SAM의 양들에 기반하여 구조체들에 걸쳐 상이한 두께들을 갖는 스페이서 재료를 도시한다.
도 2의 (g)는 본 발명의 일 실시예에 따른 증착 또는 성장 이후의 스페이서 재료를 도시한다.
도 2의 (h)는 본 발명의 일 실시예에 따른 스페이서 포스트들의 형성을 도시한다.
도 3은 본 발명의 일 실시예에 따른 다양한 양의 SAM이 광 강도에 의존하여 표면들에서 제거될 수 있는 방법을 도시한다.
도 4a는 본 발명의 일 실시예에 따른 SAM에 대한 예시적 분자 구조를 도시한다.
도 4b는 본 발명의 일 실시예에 따른 기판을 커버하고, 미리 정해진 파장의 광을 갖는 전자기 방사선을 수광하는 SAM 분자의 개략도를 도시한다.
도 4c는 본 발명의 일 실시예에 따른 조사 이후의 SAM의 현상을 도시한다.
도 4d는 본 발명의 일 실시예에 따른 SAM이 다른 분자들과 상호 작용하는 것을 도시한다.
도 4e는 본 발명의 일 실시예에 따른 절개되지 않은 SAM을 통한 ALD 전구체 분자들의 침투를 도시한다.
도 4f는 본 발명의 일 실시예에 따른 ALD 전구체 분자들의 부가 침투 및 성장을 도시한다.
도 4g는 본 발명의 일 실시예에 따른 SAM의 변위 이후의 제1 및 제2 박막의 성장을 도시한다.
도 5a는 본 발명의 일 실시예에 따른 헤드 및 테일 기의 일 예를 도시한다.
도 5b는 본 발명의 일 실시예에 따른 바디 기의 예들을 도시한다.
도 5c는 본 발명의 일 실시예에 따른 SAM에 사용될 수 있는 예시적 재료들을 도시한다.
도 5d는 본 발명의 일 실시예에 따른 SAM에 사용될 수 있는 다른 예시적 화학적 구조를 도시한다.
도 6은 본 발명의 일 실시예에 따른 스페이서 CD를 조정하는 방법에 대한 흐름도를 도시한다.
이하의 개시는 제공된 논제 사안의 상이한 특징들을 구현하는 많은 상이한 실시예 또는 예를 제공한다. 본 발명을 간략화하는 구성 요소들 및 배열들의 구체적 예들을 후술한다. 이들은 물론 단지 예들이고 제한하는 것으로 의도되지 않는다. 예를 들어, 뒤따르는 설명에서의 제2 특징부를 통한 또는 제2 특징부 상의 제1 특징부의 형성은 제1 및 제2 특징부들이 직접적 접촉하도록 형성되는 실시예들을 포함할 수 있고, 부가 특징부들이 제1 특징부와 제2 특징부 사이에 형성될 수 있어, 제1 및 제2 특징부들이 직접적 접촉하지 않을 수 있는 실시예들을 포함할 수도 있다. 게다가, 본 발명은 다양한 예에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순함 및 명확성을 위한 것이고 그 자체가 논의되는 다양한 실시예 및/또는 구성 사이의 관계를 구술하지 않는다. 게다가, “상단(top)”, “하단(bottom)”, “밑(beneath)”, “아래(below)”, “하부(lower)”, “위(above)”, “상부(upper)” 등과 같은 공간적으로 관련되어 있는 용어들은 설명의 용이함을 위해 도면들에 도시된 바와 같은 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하는 데 본원에 사용될 수 있다. 공간적으로 관련되어 있는 용어들은 도면들에 도시된 배향에 더하여 사용 중이거나 작동 중인 디바이스의 상이한 배향들을 포함하도록 의도된다. 장치는 달리 배향될(90 도 회전되거나 다른 배향들에 있을) 수 있고, 본원에 사용되는 공간적으로 관련되어 있는 기술어들은 마찬가지로 그에 상응하게 해석될 수 있다.
본원에 설명하는 바와 같은 상이한 단계들의 논의의 순서는 명확성 목적으로 제공되었다. 일반적으로, 이러한 단계들은 임의의 적절한 순서로 수행될 수 있다. 게다가, 본원의 상이한 특징들, 기법들, 구성들 등 각각이 본 발명의 상이한 곳들에서 논의될 수 있지만, 개념들 각각이 서로와 관계 없이 또는 서로와 조합으로 실행될 수 있다는 것이 의도된다. 따라서, 본 발명은 많은 상이한 방식으로 구현되고 보여질 수 있다.
본원의 기법들은 다중 패턴화 단계들에서의 임계 치수(CD) 및 피치 워킹 제어를 가능하게 한다. 이러한 기법은 웨이퍼 상의 특정 위치들로 조정 가능한 선량을 전하는 데 광 투사 하드웨어를 사용한다. 광 투사 하드웨어는 0.1 내지 500 미크론 이하의 측면 해상도를 갖는 직접적 기록 시스템일 수 있다. 500 미크론 초과의 해상도들이 이용될 수 있고 유용성을 제공할 수 있지만, 대략 500 미크론 미만의 해상도들이 증가되는 이익들을 제공한다는 점을 주목해야 한다. 1 미크론 미만의 해상도들이 통상적으로 이용 가능한 직접적 기록 광학 기기 구성 부분에 의존하여 이용될 수도 있다. 기판 특징부들 상에 앞서 증착된 자기 흡수 단분자층을 광분해하기 위해 공간적으로 조정 가능한 광 선량이 선택될 수 있다. 그러한 광은 10 내지 1000 나노미터의 파장(들)을 가질 수 있다. 남아 있는 단분자층은 그 후 결정핵 생성 억제자로서 기능할 수 있어, 상응하는 스페이서들의 최종 CD를 감소시킨다(스페이서 조절).
도 1a는 본 발명의 일 실시예에 따른 불균일 스페이서 CD의 개략도를 도시한다. 기판(105a)은 기판(105a)의 표면 상에 제공되는 제1 패턴화된 구조체(110) 및 제2 패턴화된 구조체(115)를 포함할 수 있다. 예를 들어, 기판(105a) 상의 제1 패턴화된 구조체(110)는 라인들 또는 핀(fin)들, 또는 자기 정렬 2중 패턴화 및/또는 자기 정렬 4중 패턴화(SADP 및/또는 SAQP) 프로세스의 일부일 수 있다. 기판(105a) 상에서, 기판(105a)의 일부 영역이 16 ㎚의 CD 값들, 예를 들어 제1 패턴화된 구조체(110)를 갖는 반면에, 다른 영역들이 17 ㎚의 CD 값들, 예를 들어 제2 패턴화된 구조체(115)를 갖는다는 점을 주목해야 한다. 따라서, 제1 패턴화된 구조체(110) 및 제2 패턴화된 구조체(115)는 기판(105a) 상의 불균일성을 야기한다. 예를 들어, 맨드렐들 상에 증착되는 단분자층의 선택적 디프로텍션을 이용하여, SAQP 프로세스는 최적화된 기판(105b)을 야기할 수 있으며, 최적화된 기판(105b)은 최적화된 기판(105b) 표면에 걸친 균일한 CD들을 포함한다. 예를 들어, 최적화된 기판(105b)의 모든 영역은 제1 패턴화된 구조체(110)를 포함할 수 있다.
도 1b는 본 발명의 일 실시예에 따른 자기 정렬 2중 패턴화(SADP) 프로세스의 단순화된 단면 개략도를 도시한다. 간략한 프로세스 흐름을 이하와 같이 설명한다. 우선, 맨드렐들(165)이 기판(160)의 표면 상에 형성될 수 있다. 예를 들어, 맨드렐(165) 패턴은 마스크로 한정되고 에칭을 통하여 형성될 수 있다. 이후에, 스페이서층(170)이 기판(160) 및 맨드렐들(165) 위에 증착될 수 있다. 스페이서층(170)은 맨드렐들(165)의 높이 아래로 스페이서층(170)을 함몰시키도록 에칭될 수 있고 맨드렐들(165)에 인접한 그리고 기판(160)의 표면 상의 스페이서층(170) 재료는 전부 제거된다. 맨드렐들(165)은 그 후 제거되어 표면 상에 남아 있는 (도시된 바와 같이 포스트들과 유사한) 스페이서들(175)을 남길 수 있다. 스페이서들(175) 위의 스페이서층(170) 증착 및 스페이서층(170) 에칭이 원한다면 다시 반복되어 SAQP 프로세스를 산출할 수 있으며, 스페이서층(170) 재료는 반복되는 단계에 대해 상이한 재료일 수 있다. 특히, 기판(160)의 전체 표면에 걸쳐 수행되는 이러한 프로세스들은 도 1a에 상술한 바와 같은 불균일성들을 산출할 수 있고, 4중 패턴화 프로세스에 대해 프로세스를 반복하는 것은 2중 패턴화 단계에서 도입되는 임의의 불균일성을 추가로 전파시킬 수 있다. 따라서, 상기 불균일성들을 교정하기 위한 방법이 원해진다.
일 실시예에서, 광 감응성 분자가 기판 상의 구조체들에 부착될 수 있다. 그러한 구조체들은 라인, 맨드렐, 스페이서, 핀, 메사(mesa) 등일 수 있다. 광 감응성 분자는 기상 증착 또는 스핀 온 증착에 의해 부착될 수 있다. 스핀 온 증착은, 결과로서 생기는 증착이 개구부들이 재료로 충전되는 것을 남기는 것 대신에 컨포멀이면 이용될 수 있다.
기판의 표면들에 부착되는 광 감응성 분자 또는 자기 조립 단분자층(SAM)으로, 활성화 광은 더 큰 CD 값들을 갖는 것으로 식별되는 기판의 특정 영역들에 적용될 수 있다. 분자들은 활성화 광과의 상호 작용 시에 분해될 수 있다. 분해되거나, 산화되거나, 디프로텍트된 분자들은 그 후 적절한 용제, 염기 또는 다른 제거 유체로 제거될 수 있다. 분자들이 제거된 위치들에서, 스페이서 결정핵 생성은 교란되지 않을 수 있으므로 비교적 더 두꺼운 스페이서를 야기한다. 분자들이 제거되지 않았거나 부분적으로만 제거되었던 위치들에서, 남아 있는 박막은 결정핵 생성 동안 스페이서들의 성장을 억제할 수 있어, SAM 분자들 없는 표면들과 비교하여 더 얇은 스페이서를 야기한다. 표면들은 상이한 원자층 증착(ALD) 스페이서 전구체들을 수용하기 위해 소수성이거나 친수성이도록 변경될 수 있다.
도 2의 (a) 내지 도 2의 (h)는 본 발명의 일 실시예에 따른 스페이서 CD 조정을 갖는 SAQP 프로세스에서의 기판 세그먼트들의 단면도들을 도시한다. 도 2의 (a)는 본 발명의 일 실시예에 따른 기판(205)이 기판(205)의 표면 상에 제공되는 제작된 구조체들(210)을 포함하는 것을 도시한다. 구조체들(210)은 기판(205)으로부터 돌출될 수 있고, 예를 들어 라인들 또는 맨드렐들일 수 있다.
일 실시예에서, 패턴화 프로세스로부터의 결과로서 생기는 구조체들의 시뮬레이션들이 불균일한 영역들을 결정하는 데 활용될 수 있고, 상기 영역들은 조정을 위해 타겟화될 수 있다. 일 실시예에서, 기판(210)은 증착 바로 이전에 측정될 수 있다. 일 실시예에서, 상술한 SADP 프로세스(또는 SAQP 프로세스)가 스페이서들을 산출하기 위해 이 시점에서 수행될 수 있다. 예를 들어, 컨포멀 스페이서 증착이 맨드렐들 상에 증착될 수 있고, 맨드렐들 및 플로어들 상의 스페이서 재료가 에칭되어 버려져 측벽 스페이서들을 산출할 수 있고, 그 후 맨드렐들이 제거될 수 있어, 부가 다중 패턴화를 위한 새로운 맨드렐들로서 측벽 스페이서들을 남긴다. 패턴화 프로세스로부터의 불균일성들이, 예를 들어 계측을 통하여 결정되고, 이후의 처리에서 조정될 수 있다.
도 2의 (b)는 본 발명의 일 실시예에 따른 SAM(215)이 구조체들(210) 상에 컨포멀로 증착되는 것을 도시한다. 예를 들어, SAM(215)은 단량체 및/또는 짧은 체인 중합체 코팅일 수 있고, 예를 들어 기판(205) 상의 표면들로의 단량체/중합체 흡착을 야기하는 기상 증착 또는 스핀 온 증착을 활용하여 적용될 수 있다. 기상 증착 프로세스들은 실온 내지 섭씨 300 도 이상과 같은 다양한 온도에서 실행될 수 있다. 증착은 진공 또는 대기에서 실행될 수 있다.
SAM(215)을 컨포멀로 증착시킴으로써, 코팅은 구조체들(210) 및 기판(205)의 모든 표면 상에 대략 동일한 두께를 갖는 것을 야기한다. 따라서, 수평 및 수직 표면들 둘 다는 대략 동등한 두께의 SAM(215)을 수용한다. 따라서, 구조체들(210) 사이의 공간들은 여전히 개방된 공간을 가질 수 있다. SAM(215), 그리고 가장 특히 SAM(215)에서의 분자들은 이후의 박막들의 증착을 억제할 수 있다. SAM(215)에서의 분자들은 이후의 증착들에서의 다른 분자들의 경로가 기판(205)의 표면에 도달하고 부착되는 것을 상당히 지연시키는 (후술하는) 미리 정해진 구조를 갖도록 선택될 수 있다.
도 2의 (c)는 본 발명의 일 실시예에 따른 SAM(215)이 광과 같은 전자기 방사선으로 조사되는 것을 도시한다. 일 실시예에서, SAM(215)은 SAM(215)에서의 사용에 이용 가능한 상이한 단량체들에 기반하여 미리 정해진 파장의 광에 반응성일 수 있다. 유리하게는, 단량체는 원하는 파장의 광에 기반하여, 예를 들어 노출 계기에 사용되도록 선택될 수 있다. 게다가, 미리 정해진 파장의 광은 SAM(215)에서의 단량체를 약화시키거나 강화시킬 수 있다. 일부 실시예들에서, 할로겐들과의 반응은 염화 수소(HCL)를 형성할 수 있는 반면에, 수산화물(OH)과의 반응은 물을 형성할 수 있다. 예를 들어, 기판에 SAM(215)의 기상 기반 부착 후에, 임의의 결속 해제된 중합체를 제거하기 위해 린스가 실행될 수 있다. 광은 그 후 기판의 미리 정해진 타겟 영역들을 조사할 수 있다. 상술한 바와 같이, 미리 정해진 타겟 영역들은 CD 불균일성들이 존재한다는 것을 나타내는 시뮬레이션들 또는 계측 결과들에 기반하여 결정될 수 있다.
일 실시예에서, 광은 제1 패턴으로 기판(205) 상에 투사될 수 있다. 제1 패턴은 미리 정해진 파장이고 기판(205)의 표면에 걸쳐 공간적으로 달라지는 광 강도를 포함할 수 있다. 제1 패턴은, 예를 들어 직접적 기록 시스템과 같은 마스크 없는 투사 시스템을 사용하여 투사될 수 있다. 이러한 직접적 기록 시스템은 패턴을 모두 한꺼번에 투사하거나 미러 투사 시스템을 사용하여 웨이퍼에 걸친 패턴을 스캐닝할 수 있다. 제1 패턴은 좌표 위치들에 의해 기판에 걸친 CD 값들을 특성화하는 CD 시그니처에 기반할 수 있다. 따라서, 더 많거나 더 적은 광이 기판(205) 상의 좌표 위치에 기반하여 기판(205) 상에 투사될 수 있다. 앞서 언급된 바와 같이, CD 시그니처는 동일한 제작 흐름으로 처리되었던 이전 기판들(205)로부터의 측정들인, 시뮬레이션들에 기반할 수 있거나, 기판(210)은 SAM(215) 증착 이전에 즉시 측정될 수 있다. 각각의 기판(205)의 측정으로, 각각의 기판(205)에 대한 CD 시그니처는 상이할 수 있다.
도 2의 (c)에 도시된 일 예에서, 우측 상의 구조체(210)를 커버하는 SAM(215)은 광에 노출될 수 있는 반면에, 좌측 상의 구조체(210)를 커버하는 SAM(215)은 노출로부터 보호될 수 있으며, 광 노출은 타겟화된 노출된 영역들에서의 SAM(215)의 제거로 이어질 수 있다.
도 2의 (d)는 본 발명의 일 실시예에 따른 SAM(215)이 구조체(210)에서 제거되는 것을 도시한다. SAM(215)은 상응하는 좌표 위치에서 수광되는 광의 강도에 따라 광에 반응할 수 있다. 따라서, 일부 위치는 어떤 광 노출도 받지 않을 수 있는 반면에, 다른 위치들은 최대 강도 광 노출을 받을 수 있는 반면에, 일부 위치는 이용 가능한 광 강도의 일부를 받을 수 있다. 특히, SAM(215)의 광화학 반응은 사용되는 단량체의 타입뿐만 아니라 광의 미리 정해진 파장에 의존할 수 있다.
일부 재료 및 광 조합으로, 상기 반응은 용제, 염기 또는 다른 현상액과 같은 미리 정해진 제거 유체에 의한 반응과 유사하다. 예를 들어, SAM(215) 분자들의 최대 또는 부분적 광산화가 발생할 수 있다. 특정 예로서 193 ㎚의 파장으로, 특정 분자는 절개되고 절단되므로, 상응하는 현상액에 용해 가능하거나 민감하도록 변경될 수 있다. 다른 실시예들에서, SAM(215)은 SAM(215) 내의 교차 결합을 증가시킴으로써 광 노출에 반응하여, SAM(215)이 미리 정해진 제거 유체에 의한 제거에 저항하는 것을 야기한다. 예를 들어 특정 분자로, 248 ㎚ 광이 SAM(215)을 세척해 내는 용제들에 대한 저항을 증가시키도록 분자들 사이에서 교차 결합하는 데 사용될 수 있다. 광의 미리 정해진 파장은, 예를 들어 150 ㎚ 내지 500 ㎚, 또는 160 ㎚ 내지 450 ㎚, 또는 바람직하게는, 193 ㎚ 내지 405 ㎚일 수 있다.
광 노출 이후에, 제거 유체로부터 보호되지 않는 SAM(215)의 부분들은 기판(205)에서 제거될 수 있다. 사용되는 SAM(215) 재료 및 사용되는 미리 정해진 파장의 광에 의존하여, 보호되지 않은 SAM(215) 부분들은 제1 패턴의 광에 노출되는 영역들, 또는 제1 패턴의 광에 노출되지 않았던 영역들일 수 있다. 따라서, 결과는 기판(205) 상의 상이한 좌표 위치들에서의 표면들 상에 남아 있는 더 많거나 더 적은 단량체를 갖거나 어떤 단량체도 갖지 않는 기판(205)에 걸친 구조체들(210)일 수 있다.
도 2의 (e)는 본 발명의 일 실시예에 따른 스페이서 재료(220)의 증착 또는 성장 이후의 구조체들(210)을 도시한다. 기판(205)의 표면에 걸쳐 다양한 양의 SAM(215)을 갖는 기판(205)으로, 스페이서 재료(220)는 증착되거나 성장될 수 있다. 예를 들어, 스페이서 재료(220)는 기상 증착과 같은 유사한 컨포멀 증착 프로세스를 이용하여 기판(205) 상에 증착될 수 있다. 컨포멀 증착 프로세스가 이용되더라도, 결과로서 생기는 스페이서 박막은 모든 표면 상에 균일한 두께로 증착되지 않을 수 있다. 따라서, 결과는 스페이서 재료(220)가 상응하는 표면 상에 남아 있는 SAM(215)의 양에 기반하여 다양한 두께로 증착되는 것이다. 예를 들어, 스페이서 재료(220)는 구조체들(210)에 여전히 부착되는 비교적 더 적은 SAM(215)을 갖는 영역들에서 더 큰 두께로 증착될 수 있다. 일 실시예에서, 스페이서 재료(220)는 구조체들(210)의 재료와 비교하여 SAM(215) 재료의 소수성에 의존하여, 구조체들(210) 및 기판(205)의 표면에 여전히 부착되는 비교적 더 많은 SAM(215)을 갖는 영역들에서 더 큰 두께로 증착될 수 있다.
일 실시예에서, 원자층 증착(ALD)에 이용되는 강화된 플라스마 또는 오존 프로세스들은 SAM(215)의 부가 에칭을 용이하게 하는 데 사용될 수 있다. 예를 들어, SAM(215)은 스페이서 재료(220) 증착에서의 분자들이 SAM(215)을 침투하고 표면들에 부착되는 것을 방지하는 실질적으로 밀집한 배열의 분자들을 가질 수 있다. 따라서, ALD에 사용되는 강화된 플라스마 또는 오존의 더 높은 에너지는 스페이서 재료(220)가 증착되고 성장하는 것을 가능하게 하도록 부가 SAM(215) 재료를 제거할 수 있다. 플라스마 또는 오존 프로세스들은 증착의 최대 ALD 사이클 이전에 SAM(215)을 제거하거나 슬림화하기 위해 최대 ALD 사이클과 관계 없이 이용될 수 있다. 대안적으로, 선택적 원자층 에칭(ALE) 또는 다른 선택적 에칭 방법들이 SAM(215) 박막을 변경하기 위해 증착 단계와 관계 없이 이용될 수 있다.
도 2의 (f)는 밑에 있는 남아 있는 SAM(215)의 양들에 기반하여 구조체들(210)에 걸쳐 상이한 두께들을 갖는 스페이서 재료(220)를 도시한다. 특히, SAM(215)은 스페이서 재료(220)의 증착 또는 성장을 늦출 수 있지만, 이를 전부 방해하지 않는다. 따라서 지연 이후에, 스페이서 재료(220)는 광에 대한 노출 이후에 SAM(215)이 여전히 존재하였던 영역을 통해 궁극적으로 여전히 증착되거나 성장할 수 있다. 도 2의 (f)에 도시된 바와 같이, SAM(215) 층을 앞서 포함하였던 좌측 상의 구조체(210)는 우측 상의 구조체(210) 상의 스페이서 재료(220)보다 더 얇은 두께를 가질 수 있는 스페이서 재료(220)를 형성하기 시작한다.
도 2의 (g)는 본 발명의 일 실시예에 따른 증착 또는 성장 이후의 스페이서 재료(220)를 도시한다. 도시된 바와 같이, 좌측 상의 구조체(210) 상의 성장 또는 증착의 시작의 지연으로 인해, 성장 또는 증착이 끝난 후의 스페이서 재료(220)의 두께는 우측 상의 구조체(210) 상의 스페이서 재료(220)와 비교하여 더 얇다.
도 2의 (h)는 본 발명의 일 실시예에 따른 스페이서 포스트들(225)의 형성을 도시한다. 도 2의 (g)에서의 스페이서 재료(220)는 기판(205)의 표면 및 구조체들(210)의 상단을 노출시키기 위해, 예를 들어 에치를 통하여 구조체(210)의 상단 아래로 함몰되어 내려갈 수 있다. 구조체들(210)은, 예를 들어 선택적 에치를 통하여 제거될 수 있고, 스페이서 포스트들(225)이 기판(205) 상에 남아 있을 수 있다. 특히, 우측 상의 스페이서 포스트들(225)의 쌍은 SAM(215)이 제거되었던 영역 상에서 성장했거나 증착되었던 스페이서 재료(220)로부터 형성되었고, 따라서 스페이서 재료(220)는 더 두꺼워, 또한 기판(205)의 표면에 평행한 동쪽/서쪽 또는 좌측/우측 방향을 따라 더 큰 두께를 갖는 스페이서 포스트들(225)을 야기하였다. 부수적으로, 좌측 상의 스페이서 포스트들(225)의 쌍은 스페이서 재료(220)의 성장이 SAM(215)에 의해 억제되었기 때문에, 좌측 상의 스페이서 재료(220)의 성장을 지연시키므로, 우측 상의 스페이서 포스트들(225)의 쌍과 비교하여 (기판(205)의 표면에 평행한 동쪽/서쪽 또는 좌측/우측 방향을 따라) 더 얇다.
일부 실시예들에서, SAM(215)이 구조체들(210) 상에 남아 있는 노출되지 않은 영역은 소수성 표면을 야기할 수 있다. 결과로서 생기는 SAM(215)은 외측으로 연장되는 알칸 체인들을 갖는 터치되지 않은 SAM(215)을 갖는 영역들을 포함한다. 활성화 광 파장에 노출되는 영역들의 경우, 이러한 영역들의 표면들은 친수성일 수 있다. 중합체 체인의 대부분은 제거될 수 있고 남아 있는 구성 요소(밑에 있는 표면 또는 손상된 중합체)는 친수성일 수 있다. 이후의 스페이서 증착 프로세스 동안, ALD/CVD 증착은 노출되지 않은 영역 상에서 억제될 수 있다. 초기 ALD 성장은 이러한 억제 프로세스에 대해 최적화될 수 있다(예를 들어, 무오존 또는 O2 플라스마).
따라서, 본원의 기법들은 증착된 스페이서 포스트(225) 두께를 통한 공간적 제어를 제공한다. 광의 적용된 선량이 증가함에 따라, SAM(215) 커버리지는 감소하여, 더 큰 최종 스페이서 포스트(225) 두께를 야기한다. 따라서, 화소 기반 광 노출이 SAM(215)의 손실을 조절하는 데 사용될 수 있으며, 이는 결국 스페이서 재료(220)의 제어 가능 결정핵 생성 억제를 제공한다. 도 3은 본 발명의 일 실시예에 따른 다양한 양의 SAM(215)이 광 강도에 의존하여 표면들에서 제거될 수 있는 방법을 도시한다. 따라서, 기판(205) 상의 상이한 좌표 위치들에서의 다수의 상이한 스페이서 포스트(225) 두께로 이어질 수 있는 스페이서 재료(220)의 성장 또는 증착의 달라지는 지연이 일어난다. 스페이서 재료(220)로부터의 분자들이 SAM(215)의 분자들을 통해 침투하고 표면에 부착될 수 있음에 따라, 도 3에서의 가장 상단의 개략도도 궁극적으로 스페이서 재료(220)의 결정핵 생성을 산출할 것이라는 점이 주목되어야 한다. 따라서, SAM(215)은 스페이서 재료(220)의 성장 또는 증착을 지연시키기보다는 오히려 전부 방해하는 역할을 할 수 있다. 증착된 SAM(215)의 두께는 적용에 의해 달라질 수 있다. 적용에 의존하여, SAM(215)의 두께는, 예를 들어 0.1 ㎚ 내지 500 ㎚, 또는 0.25 ㎚ 내지 25 ㎚, 또는 바람직하게는, 0.4 ㎚ 내지 2 ㎚일 수 있다.
다양한 재료가 본원의 기법들을 실행하는 데 사용될 수 있다는 점을 주목해야 한다. 도 4a는 본 발명의 일 실시예에 따른 SAM(215)에 대한 예시적 분자 구조를 도시한다. SAM(215) 분자는 헤드(405), 절개 가능 기(410), 테일/억제자(415) 및 바디(420)를 포함할 수 있다. 도 4b 내지 도 4g는 임계 치수 조정의 보다 면밀한 비제한적인 예들을 도시한다. 도 4b는 본 발명의 일 실시예에 따른 기판(205)을 커버하고, 미리 정해진 파장의 광을 갖는 전자기 방사선을 수광하는 SAM(215) 분자의 개략도를 도시한다. 전자기 방사선은 도시된 바와 같이 SAM(215) 및 기판(205)의 우측부를 타겟화할 수 있다. 도 4c는 본 발명의 일 실시예에 따른 조사 이후의 SAM(215)의 현상을 도시한다. 일 실시예에서, SAM(215)의 조사된 영역은 미리 정해진 제거 유체로부터 SAM(215)을 디프로텍트할 수 있다. 따라서, 도 4c의 우측부 상의 SAM(215) 분자들이 절개되고 제거될 수 있다. 도 4d는 본 발명의 일 실시예에 따른 SAM(215)이 다른 분자들과 상호 작용하는 것을 도시한다. 기판(205) 상의 결정핵 생성을 유도하기 위해 ALD 전구체 분자들이 도입될 수 있다. 일 실시예에서, ALD 전구체 분자들은 보다 용이하게 SAM(215)의 절개된 영역을 통해 침투하고 기판(205)의 표면에 부착될 수 있다. 도 4e는 본 발명의 일 실시예에 따른 절개되지 않은 SAM(215)을 통한 ALD 전구체 분자들의 침투를 도시한다. SAM(215)의 절개되지 않은 영역이 ALD 전구체 분자들의 침투를 방해할 수 있지만, 시간이 지남에 따라, ALD 전구체 분자들은 궁극적으로 기판(205)의 표면을 통해 침투하고 이것에 부착될 수 있다. 특히, 우측부(절개된 SAM(215) 영역) 상의 ALD 전구체 분자들은, 결정핵 생성이 미리 정해진 임계치를 초과한 후에 SAM(215) 분자들을 변위시키고 이것의 분리를 야기할 수 있다. 도 4f는 본 발명의 일 실시예에 따른 ALD 전구체 분자들의 부가 침투 및 성장을 도시한다. 우측 상의 ALD 전구체 분자들의 제1 박막은 두께가 꾸준히 증가할 수 있는 반면에, 좌측부(절개되지 않은 SAM(215) 영역) 상의 ALD 전구체 분자들은 제2 박막을 형성하기 시작할 수 있다. 도 4g는 본 발명의 일 실시예에 따른 SAM(215)의 변위 이후의 제1 및 제2 박막의 성장을 도시한다. 도시된 바와 같이, 성장에 대한 더 적은 장애물을 갖는 우측부는 제1 박막을 산출할 수 있으며, 제1 박막은 좌측부 상의 제2 박막보다 더 두껍다. 특히, SAM(215) 분자들은 변위될 수 있고 제1 및 제2 박막들은 방해받지 않는 성장을 시작할 수 있다. 일 실시예에서, 제1 박막(더 두꺼운 측부)은, SAM(215)이 더 이상 부착 또는 성장을 방해하지 않으므로 앞으로 진행하여, 제2 박막(더 얇은 측부)의 속도와 실질적으로 동등한 속도로 두께가 증가할 수 있다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 SAM(215) 분자에 대해 본원에 사용될 수 있는 예시적 재료들을 도시한다. 도 5a는 본 발명의 일 실시예에 따른 헤드(405) 및 테일(415) 기들의 비제한적인 예를 도시한다. 예를 들어, 헤드(405) 및 테일(415) 기들은 SH(티올), SR(술피드), SO3H(술폰산), OH(알코올), COOH(카르복실산), SiCl3(실란), Si(OR)3, PO3H2(포스폰산), CONH2(아미드), NH2(아민) 및 CN(니트릴) 중 적어도 하나를 포함할 수 있다. 도 5b는 본 발명의 일 실시예에 따른 바디(420) 기의 비제한적인 예들을 도시한다. 예를 들어, 바디(420) 기는 지방족 HS(CH2)nCH3, 방향족 HS(C6H4)nC6H5, 및 플루오르화 지방족 HS(CH2)nCH3 중 적어도 하나를 포함할 수 있다. 광(hv)이 테일/억제자(415)를 제거하기 위해 절개 가능 기(410)에서의 분자를 절개하고 스페이서 재료(220)의 증착을 가능하게 할 수 있다는 점을 주목해야 한다. 도 5c는 본 발명의 일 실시예에 따른 SAM(215)에 대해 본원에 사용될 수 있는 다른 예시적 화학적 구조를 도시한다. 도 5c는 하이드로카본 체인만을 갖는 SAM(215)의 분자들을 도시하는 반면에, 도 5d는 본 발명의 일 실시예에 따른 플루오르화 체인을 갖는 SAM(215)의 분자들을 도시한다. 예를 들어, SAM(215) 분자는 무엇보다도 2-니트로벤질,3-(11-메르캅토운데카노에이트),5-운데칸, 2-니트로벤질-(11-트리클로로실릴)-운데카노에이트, 2-니트로벤질,3-(11-플루오로메르캅토운데카노에이트),5-운데칸, 또는 2-니트로벤질-(11-트리클로로실릴)-플루오로운데카노에이트일 수 있다. 헤드(405) 기의 다른 예들은 트리클로로- 및 모노-하이드록시-디티올란 기반 구조체들을 포함할 수 있다. 절개 가능 기(410)의 예들은 니트로벤질, 카르보닐 및 벤질 기반 구조체들을 포함할 수 있다. 테일/억제자(415) 기의 다른 예들은 2개 내지 30개의 탄소의 길이인 알칸류, 및 2개 내지 30개의 탄소의 길이인 플루오르화 알칸류를 포함할 수 있다. 특히, 플루오르화 알칸류는 ALD 성장에 사용되는 강화된 플라스마 또는 오존과의 사용에 바람직할 수 있고 줄 레벨 정량을 활용할 수 있다.
도 6은 본 발명의 일 실시예에 따른 스페이서 CD를 조정하는 방법에 대한 흐름도를 도시한다. 단계(S601)에서, 구조체들(210)이 기판(205)의 표면 상에 제공된다. 단계(S603)에서, SAM(215)이 구조체들(210) 및 기판(205) 위에 증착된다. 단계(S605)에서, 제1 패턴의 방사선 노출이 결정되며, 제1 패턴은 기판(205) 및 구조체들(210)의 표면에 걸친 공간적으로 가변의 방사선 강도를 갖는다. 단계(S607)에서, SAM(215)이 제1 패턴에 따른 방사선에 노출되며, SAM(215)은 방사선과 반응하도록 구성된다. 단계(S609)에서, SAM(215)은 미리 정해진 제거 유체로부터 보호되지 않는 SAM(215)의 부분들을 제거하도록 미리 정해진 제거 유체로 현상된다. 단계(S611)에서, 스페이서 재료(220)가 기판(205) 및 구조체들(210) 상에 증착되며, 스페이서 재료(220)는 기판(205) 및 구조체들(210)의 표면 상에 남아 있는 SAM(215)의 양에 기반하여 다양한 두께로 증착된다.
앞선 설명에서, 처리 시스템의 특정 기하학적 구조, 및 다양한 구성 요소 및 내부에서 사용되는 프로세스의 설명들과 같은 구체적 상세들이 제시되었다. 그러나, 본원의 기법들이 이러한 구체적 상세들에서 벗어나는 다른 실시예들에서 실행될 수 있고, 그러한 상세들이 제한이 아닌 설명을 위한 것이라는 점이 이해되어야 한다. 본원에 개시되는 실시예들을 첨부 도면들을 참조하여 설명하였다. 마찬가지로 설명을 위해, 특정 수, 재료 및 구성이 철저한 이해를 제공하도록 제시되었다. 그럼에도 불구하고, 실시예들은 그러한 구체적 상세들 없이 실행될 수 있다. 실질적으로 동일한 기능적 구성들을 갖는 구성 요소들은 유사 참조 문자들로 나타내어지므로, 임의의 불필요한 설명이 생략될 수 있다.
다양한 실시예를 이해하는 것을 돕기 위해 다양한 기법을 다수의 별개의 작동으로서 설명하였다. 설명의 순서는 이러한 작동들이 반드시 순서 의존적이라는 것을 시사하는 것으로 해석되지 않아야 한다. 실제로, 이러한 작동들은 표현의 순서로 수행될 필요가 없다. 설명하는 작동들은 설명하는 실시예와 상이한 순서로 수행될 수 있다. 다양한 부가 작동이 수행될 수 있고/있거나 설명하는 작동들이 부가 실시예들에서 생략될 수 있다.
“기판” 또는 “타겟 기판”은 본원에 사용되는 바에 따라 본 발명에 따라 처리되는 대상을 포괄적으로 지칭한다. 기판은 디바이스, 특히 반도체 또는 다른 전자 기기 디바이스의 임의의 재료 부분 또는 구조체를 포함할 수 있고, 예를 들어 반도체 웨이퍼와 같은 베이스 기판 구조체, 레티클, 또는 박막과 같은 베이스 기판 구조체 상에 또는 위에 놓인 층일 수 있다. 따라서, 기판은 패턴화되거나 패턴화되지 않은 임의의 특정 베이스 구조체, 밑에 있는 층 또는 위에 놓인 층에 제한되지 않고, 오히려, 임의의 그러한 층 또는 베이스 구조체, 및 층들 및/또는 베이스 구조체들의 임의의 조합을 포함하는 것으로 고려된다. 설명은 특정 타입들의 기판들을 참조할 수 있지만, 이는 예시적인 목적만을 위한 것이다.
당업자는 본 발명의 동일한 목적들을 여전히 달성하면서, 상술한 기법들의 작동들에 행해지는 많은 변형이 있을 수 있다는 점을 또한 이해할 것이다. 그러한 변형들은 본 발명의 범위에 의해 포함되는 것으로 의도된다. 이에 따라, 본 발명의 실시예들의 전술한 설명들은 제한하는 것으로 의도되지 않는다. 오히려, 본 발명의 실시예들에 대한 임의의 제한이 이하의 청구항들에서 제공된다.

Claims (20)

  1. 기판을 처리하는 방법으로서:
    기판의 표면 상에 구조체들을 제공하는 단계;
    상기 구조체들 및 상기 기판 위에 자기 조립 단분자층(SAM)을 증착시키는 단계로서, 상기 SAM은 미리 정해진 파장의 방사선에 반응성인 것인 단계;
    제1 패턴의 방사선 노출을 결정하는 단계로서, 상기 제1 패턴의 방사선 노출은 상기 기판 및 상기 구조체들의 상기 표면에 걸쳐 공간적으로 가변의 방사선 강도를 갖는 것인 단계;
    상기 제1 패턴의 방사선 노출에 따라 방사선에 상기 SAM을 노출시키는 단계로서, 상기 SAM은 상기 방사선과 반응하도록 구성되는 것인 단계;
    미리 정해진 제거 유체로부터 보호되지 않는 상기 SAM의 부분들을 제거하기 위해 미리 정해진 제거 유체로 상기 SAM을 현상하는 단계; 및
    상기 기판 및 상기 구조체들 상에 스페이서 재료를 증착시키는 단계로서, 상기 스페이서 재료는 상기 기판 및 상기 구조체들의 상기 표면 상에 남아 있는 상기 SAM의 양에 기반하여 다양한 두께로 증착되는 것인 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 SAM은 상기 미리 정해진 제거 유체로부터 상기 SAM을 디프로텍트함으로써 상기 방사선에 반응하는, 방법.
  3. 제2항에 있어서,
    상기 미리 정해진 제거 유체로부터 보호되지 않는 상기 SAM의 상기 부분들은 상기 방사선에 노출되었던 부분들이고;
    상기 SAM을 현상하는 단계는 상기 노출된 부분들을 제거하는 단계를 포함하는, 방법.
  4. 제2항에 있어서,
    상기 SAM을 현상하는 상기 미리 정해진 제거 유체는 용제, 염기 또는 이들의 임의의 조합 중 적어도 하나를 포함하는, 방법.
  5. 제1항에 있어서,
    상기 SAM은 상기 미리 정해진 제거 유체로부터 상기 SAM을 보호함으로써 상기 방사선에 반응하는, 방법.
  6. 제5항에 있어서,
    상기 방사선은 상기 SAM의 노출된 부분에서의 교차 결합을 증가시키는, 방법.
  7. 제5항에 있어서,
    상기 미리 정해진 제거 유체로부터 보호되지 않는 상기 SAM의 상기 부분들은 상기 방사선에 노출되지 않았던 부분들이고;
    상기 SAM을 현상하는 단계는 상기 노출되지 않은 부분들을 제거하는 단계를 포함하는, 방법.
  8. 제5항에 있어서,
    상기 SAM을 현상하는 상기 미리 정해진 제거 유체는 용제, 염기 또는 이들의 임의의 조합 중 적어도 하나를 포함하는, 방법.
  9. 제1항에 있어서,
    상기 기판 상에 상기 스페이서 재료를 증착시키는 단계는 상기 스페이서 재료가 상기 표면 상에 남아 있는 상기 SAM의 더 적은 것을 갖는 영역들과 비교하여 상기 기판 및 상기 구조체들의 상기 표면 상에 남아 있는 상기 SAM의 더 많은 것을 갖는 영역들에서 더 큰 두께로 증착되는 것을 포함하는, 방법.
  10. 제1항에 있어서,
    상기 기판 상에 상기 스페이서 재료를 증착시키는 단계는 상기 스페이서 재료가 상기 표면 상에 남아 있는 상기 SAM의 더 많은 것을 갖는 영역들과 비교하여 상기 기판 및 상기 구조체들의 상기 표면 상에 남아 있는 상기 SAM의 더 적은 것을 갖는 영역들에서 더 큰 두께로 증착되는 것을 포함하는, 방법.
  11. 제1항에 있어서,
    상기 제1 패턴의 방사선 노출은 임계 치수(CD) 시그니처에 기반하고;
    상기 CD 시그니처는 좌표 위치들에서의 상기 기판에 걸친 상기 구조체들의 CD 값들을 특성화하는, 방법.
  12. 제11항에 있어서,
    상기 CD 시그니처는 시뮬레이션 결과들로부터 결정되며, 상기 시뮬레이션 결과들은 상기 SAM 증착 및 현상 없이 상기 스페이서 재료의 상기 증착으로부터 결과로서 생기는 구조체들의 상기 CD 값들을 결정하는, 방법.
  13. 제11항에 있어서,
    상기 CD 시그니처는 상기 SAM의 증착 이전에 상기 구조체들의 계측으로부터 결정되는, 방법.
  14. 제11항에 있어서,
    상기 CD 시그니처는 상기 SAM 증착 및 현상 없이 증착되는 상기 스페이서 재료를 가졌던 다른 기판으로부터의 결과로서 생기는 구조체들의 계측으로부터 결정되는, 방법.
  15. 제1항에 있어서,
    상기 스페이서 재료를 증착시키는 단계는 플라스마 강화 증착을 이용하여 수행되는, 방법.
  16. 제1항에 있어서,
    상기 스페이서 재료를 증착시키는 단계는 오존 프로세스를 이용하여 수행되는, 방법.
  17. 기판을 처리하는 방법으로서:
    기판의 표면 상에 구조체들을 제공하는 단계;
    상기 구조체들 및 상기 기판 위에 자기 조립 단분자층(SAM)을 증착시키는 단계로서, 상기 SAM은 미리 정해진 파장의 방사선에 반응성인 것인 단계;
    제1 패턴의 방사선 노출을 결정하는 단계로서, 상기 제1 패턴의 방사선 노출은 상기 기판 및 상기 구조체들의 상기 표면에 걸쳐 공간적으로 가변의 방사선 강도를 갖는 것인 단계;
    상기 제1 패턴의 방사선 노출에 따라 방사선에 상기 SAM을 노출시키는 단계로서, 상기 SAM은 상기 방사선과 반응하도록 구성되는 것인 단계;
    상기 제1 패턴의 방사선 노출에 노출되었던 상기 SAM의 부분들을 제거하기 위해 미리 정해진 제거 유체로 상기 SAM을 현상하는 단계; 및
    상기 기판 및 상기 구조체들 상에 스페이서 재료를 증착시키는 단계로서, 상기 스페이서 재료는 상기 기판 및 상기 구조체들의 상기 표면 상에 남아 있는 상기 SAM의 양에 기반하여 다양한 두께로 증착되는 것인 단계를 포함하는, 방법.
  18. 반도체 기판을 다중 패턴화하는 방법으로서:
    기판의 표면에 걸쳐 형성되는 미세 구조 맨드렐들을 갖는 기판을 제공하는 단계;
    상기 맨드렐들을 커버하기 위해 상기 기판의 상기 표면 상에 자기 조립 단분자층(SAM) 재료를 증착시키는 단계로서, 상기 SAM 재료는 광 방사선에 반응성인 것인 단계;
    상기 SAM의 공간적으로 불균일한 활성화 레벨을 제공하도록 상기 기판의 상기 표면에 걸쳐 변화되는 활성화 특성을 갖는 광에 상기 SAM을 노출시키는 단계;
    상기 노출에 의해 제공되는 상기 활성화 레벨에 기반한 양의 상기 SAM 재료를 제거하는 제거 유체로 상기 SAM을 현상하는 단계; 및
    상기 기판 상에 스페이서 재료를 증착시키는 단계로서, 상기 스페이서 재료의 성장 속도는 상기 기판의 상기 표면 상에 남아 있는 SAM 재료의 양에 기반하여 달라지는 것인 단계를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 노출시키는 단계는 상기 SAM의 상기 공간적으로 불균일한 활성화 레벨을 제공하도록 상기 기판의 상기 표면에 걸쳐 광의 강도 및 파장 중 적어도 하나를 변화시키면서 광에 상기 SAM을 노출시키는 단계를 포함하는, 방법.
  20. 제18항에 있어서,
    상기 노출시키는 단계는 상기 기판의 상기 표면에 걸쳐 상기 SAM이 친수성 또는 소수성 특성들을 갖게 하는 단계를 포함하는, 방법.
KR1020217009544A 2018-09-28 2019-09-27 광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법 KR20210052518A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862738117P 2018-09-28 2018-09-28
US62/738,117 2018-09-28
PCT/US2019/053504 WO2020069346A1 (en) 2018-09-28 2019-09-27 Method for globally adjusting spacer critical dimension using photo-active self-assembled monolayer

Publications (1)

Publication Number Publication Date
KR20210052518A true KR20210052518A (ko) 2021-05-10

Family

ID=69947409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009544A KR20210052518A (ko) 2018-09-28 2019-09-27 광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법

Country Status (3)

Country Link
US (1) US11567407B2 (ko)
KR (1) KR20210052518A (ko)
WO (1) WO2020069346A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016219A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531293B2 (en) 2006-06-02 2009-05-12 International Business Machines Corporation Radiation sensitive self-assembled monolayers and uses thereof
JP2008277469A (ja) * 2007-04-27 2008-11-13 Hitachi Ltd 感光性ｓａｍ膜の露光方法および半導体装置の製造方法
US9460912B2 (en) * 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
US8828876B2 (en) 2013-01-09 2014-09-09 International Business Machines Corporation Dual mandrel sidewall image transfer processes
WO2015034690A1 (en) 2013-09-04 2015-03-12 Tokyo Electron Limited Uv-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9645391B2 (en) * 2013-11-27 2017-05-09 Tokyo Electron Limited Substrate tuning system and method using optical projection
CN105765462B (zh) 2013-11-27 2019-03-19 东京毅力科创株式会社 使用光学投影的基板调整系统和方法
JP6321189B2 (ja) * 2014-01-27 2018-05-09 東京エレクトロン株式会社 パターン化膜の臨界寸法をシフトするシステムおよび方法
KR102309334B1 (ko) * 2014-12-19 2021-10-07 인텔 코포레이션 반도체 디바이스들을 위해 희생 차단 층들을 이용하는 선택적 퇴적
US10026615B2 (en) 2016-05-12 2018-07-17 International Business Machines Corporation Fin patterns with varying spacing without Fin cut
US9911804B1 (en) * 2016-08-22 2018-03-06 International Business Machines Corporation Vertical fin field effect transistor with air gap spacers
US10163633B2 (en) 2017-03-13 2018-12-25 Globalfoundries Inc. Non-mandrel cut formation

Also Published As

Publication number Publication date
WO2020069346A1 (en) 2020-04-02
US20200103755A1 (en) 2020-04-02
US11567407B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US9665004B2 (en) Photosensitive material and method of lithography
US8636914B2 (en) Method of forming pattern
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
TWI476816B (zh) 自我對準間隔之多重圖案化方法
KR101407785B1 (ko) 기판상에 패턴을 형성하는 방법
US20120238109A1 (en) Method of forming pattern
TW201110196A (en) Methods of forming electronic devices
US4751171A (en) Pattern forming method
JP7209429B2 (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
US20150050599A1 (en) Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
US4798740A (en) Polymerizable film and pattern forming method by use thereof
KR20210052518A (ko) 광활성 자기 조립 단분자층을 사용하여 스페이서 임계 치수를 포괄적으로 조정하기 위한 방법
US20070065756A1 (en) High sensitivity electron beam resist processing
JP2023517748A (ja) 平坦化有機膜
US20190391494A1 (en) Euv patterning of monolayers for selective atomic layer deposition
KR20200112981A (ko) 패턴화된 탄소층을 형성하기 위한 방법 및 장치, 패턴화된 물질층을 형성하는 방법
JP7079850B2 (ja) 基板処理方法及び基板処理システム
KR102586099B1 (ko) 반도체 포토레지스트용 조성물 및 이를 이용한 패턴 형성 방법
Noga et al. The use of surface modifiers to mitigate pattern collapse in thin film lithography
US11201051B2 (en) Method for layer by layer growth of conformal films
Ogawa Evaluation of LB films as quarter micron lithography resists using excimer laser, x-ray, and electron beam exposure
US20230223262A1 (en) Composition for semiconductor photoresist, and pattern formation method using same
KR20240040479A (ko) 반도체 포토레지스트용 조성물 및 이를 이용한 패턴 형성 방법
CN117991584A (zh) 半导体光刻胶组合物和使用组合物形成图案的方法
KR20240071798A (ko) 반도체 포토레지스트용 조성물 및 이를 이용한 패턴 형성 방법