KR20240029761A - 플라즈마 반도체 처리용 다층 포커스 링 - Google Patents

플라즈마 반도체 처리용 다층 포커스 링 Download PDF

Info

Publication number
KR20240029761A
KR20240029761A KR1020247001229A KR20247001229A KR20240029761A KR 20240029761 A KR20240029761 A KR 20240029761A KR 1020247001229 A KR1020247001229 A KR 1020247001229A KR 20247001229 A KR20247001229 A KR 20247001229A KR 20240029761 A KR20240029761 A KR 20240029761A
Authority
KR
South Korea
Prior art keywords
line
protruding
concave
ring layer
ring
Prior art date
Application number
KR1020247001229A
Other languages
English (en)
Inventor
위린 펑
진롱 자오
Original Assignee
베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. filed Critical 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Publication of KR20240029761A publication Critical patent/KR20240029761A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시는 플라즈마 반도체 공정 및 관련 컴포넌트 및 툴에 관한 것이다. 일 실시예에서, 포커스 링은 제1 및 제2 링층을 포함한다. 제2 링층의 상부 표면은 상부 표면과 접촉하는 제1 링층의 하부 표면에 의해 제1 링층을 지지하도록 구성된다. 하부 표면과 상부 표면은 원주 방향으로 주기적이며 동일한 주기 길이를 갖는다. 하부 및 상부 표면 중 적어도 하나는 제1 PRL(돌출 방사 라인), 제2 PRL, 및 제1 및 제2 PRL 사이에 배치된 RRL(오목 방사 라인)을 포함한다. 주기 길이는 제1 PRL부터 제2 PRL까지이다. 제1 PRL에서 RRL까지의 하부 및/또는 상부 표면은 연속적이며 RRL에서 제2 PRL까지 연속적이다. 제2 링층은 제1 링층에 대해 회전 가능하게 이동 가능하다.

Description

플라즈마 반도체 처리용 다층 포커스 링
플라즈마 처리는 반도체 산업 전반에 걸쳐 보편화되었다. 플라즈마 반도체 공정은 재료를 에칭, 재료를 증착 등을 하는 데 사용되어 왔다. 이러한 플라즈마 공정은 반도체 기판에 대한 개선된 처리 품질 또는 그 결과적인 특성을 갖는 것으로 밝혀졌다. 예를 들어, 플라즈마 강화 화학 기상 증착(PECVD)은 이전 화학 기상 증착(CVD) 공정에 비해 더 낮은 증착 온도, 증가된 재료 순도, 향상된 스텝 커버리지를 포함하는 이점을 갖는 것으로 밝혀졌다. 그러나 플라즈마의 도입으로 인해 다양한 과제가 초래되었다.
본 개시의 한 측면은 반도체 처리용 컴포넌트를 제공한다. 컴포넌트는 플라즈마 반도체 공정 중에 반도체 기판을 측방으로 둘러싸도록 구성된 포커스 링을 포함한다. 포커스 링은 하부 표면을 갖는 제1 링층과 상부 표면을 갖는 제2 링층을 포함한다. 상부 표면은 상부 표면과 접촉하여 하부 표면에 의해 제1 링층을 지지하도록 구성된다. 하부 표면과 상부 표면은 원주방향으로 주기적이다. 하부 표면과 상부 표면은 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖는다. 하부 표면과 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 제2 돌출 방사 라인을 포함한다. 제1 오목 방사 라인은 제1 돌출 방사 라인과 제2 돌출 방사 라인 사이에서 측방으로 배치된다. 제1 방사 거리에서의 주기 길이는 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지이다. 제1 돌출 방사 라인으로부터 제1 오목 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제1 오목 방사 라인부터 제2 돌출 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제2 링층은 상부 표면이 제1 링층을 지지하는 동안 제1 링층에 대해 측방으로 회전 가능하게 이동 가능하다.
본 개시의 다른 측면은 반도체 처리를 위한 처리 장비를 제공한다. 처리 장비에는 챔버, 기판 서포트 및 포커스 링 회전 어셈블리가 포함된다. 챔버는 챔버 내에 내부 볼륨을 가지고 있다. 기판 서포트는 챔버의 내부 볼륨에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 기판 서포트는 서포트 표면을 측방으로 둘러싸는 포커스 링을 지지하도록 구성된 플랜지를 포함한다. 포커스 링 회전 어셈블리는 챔버의 내부 볼륨에 적어도 부분적으로 배치된다. 포커스 링 회전 어셈블리는 서포트 표면에 수직인 축을 중심으로 포커스 링의 적어도 일부를 측방으로 회전시키도록 구성된다. 포커스 링 회전 어셈블리는 서포트 표면에 수직인 축을 중심으로 측방으로 회전하도록 구성된 프레임을 포함한다.
본 개시의 또 다른 측면은 반도체 처리 방법을 제공한다. 방법은 포커스 링의 높이를 조정하는 단계를 포함한다. 포커스 링은 처리 장비의 챔버에서 반도체 기판을 측방으로 둘러싸며 배치된다. 포커스 링은 제1 링층과 제2 링층을 포함한다. 포커스 링의 높이를 조정하는 단계는 제1 링층에 대해 제2 링층을 회전시키는 단계를 포함한다. 제1 링층은 하부 표면을 갖는다. 제2 링층은 상부 표면을 갖는다. 하부 표면은 상부 표면 상에 배치되어 접촉된다. 하부 표면과 상부 표면은 원주방향으로 주기적이다. 하부 표면과 상부 표면은 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖는다. 하부 표면과 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 제2 돌출 방사 라인을 포함한다. 제1 오목 방사 라인은 제1 돌출 방사 라인과 제2 돌출 방사 라인 사이에서 측방으로 배치된다. 제1 방사 거리에서의 주기 길이는 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지이다. 제1 돌출 방사 라인부터 제1 오목 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제1 오목 방사 라인부터 제2 돌출 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 방법은 포커스 링이 반도체 기판을 측방으로 둘러싸며 배치되는 동안 챔버의 프로세싱 볼륨에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판은 플라즈마에 노출된다.
본 개시의 또 다른 측면은 반도체 처리 방법을 제공한다. 방법은 처리 장비를 사용하여 제1 복수의 기판에 대해 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 처리 장비는 플라즈마 반도체 공정 중 기판을 지지하도록 구성된 기판 서포트를 포함한다. 플라즈마 반도체 공정 중 포커스 링은 기판을 측방으로 둘러싸며 배치된다. 포커스 링은 제1 링층과, 제1 링층을 지지하고 접촉하는 제2 링층을 갖는다. 포커스 링의 높이는 제1 링층에 대해 제2 링층을 회전함으로써 조정가능하다. 제1 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 제1 높이를 구현하기 위해 제1 링층에 대한 제2 링층의 제1 회전량에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각각의 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 복수의 제1 기판의 각 엣지에 근접한 복수의 제1 기판의 각각의 제2 특성을 측정하는 단계를 포함한다. 제2 특징은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서 기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 제2 높이를 구현하기 위해 제1 링층에 대한 제2 링층의 제2 회전량에 대응한다. 방법은 처리 장비를 사용하여 제2 복수의 기판에 대해 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
전술한 요약은 다음의 상세한 설명이 더 잘 이해될 수 있도록 본 개시 내용의 실시예의 다양한 특징을 개략적으로 설명한다. 이러한 실시예의 추가적인 특징 및 장점은 이하에서 설명될 것이다. 설명된 실시예는 첨부된 청구범위의 범위 내에 있는 다른 실시예를 수정하거나 설계하기 위한 기초로서 쉽게 활용될 수 있다.
위에서 언급된 특징이 상세히 이해될 수 있는 방식으로, 첨부 도면과 함께 다음의 상세한 설명을 참조한다.
도 1은 일부 실시예에 따른 반도체 처리를 위한 처리 장비의 개략도이다.
도 2a는 일부 실시예에 따른 포커스 링의 레이아웃도이다.
도 2b는 일부 실시예에 따른 도 2a의 포커스 링의 단면도이다.
도 2c는 일부 실시예에 따른 도 2a의 포커스 링의 단면도이다.
도 2d는 일부 실시예에 따른 도 2c의 포커스 링의 단면 부분의 레이아웃도이다.
도 3 및 도 4는 일부 실시예에 따른 도 2a-2d의 포커스 링의 높이 조정을 도시한다.
도 5는 일부 실시예에 따른 포커스 링 회전 어셈블리의 단순화된 단면도이다.
도 6은 일부 실시예에 따른 도 5의 포커스 링 회전 어셈블리의 사시도이다.
도 7a, 7b 및 7c는 각각 일부 실시예에 따른 기판 서포트의 플랜지 상의 포커스 링의 레이아웃도, 제1 단면도, 및 제2 단면도이다.
도 8a 및 도 8b는 각각 일부 실시예에 따른 기판 서포트의 플랜지 상의 포커스 링의 레이아웃도 및 단면도이다.
도 9 및 10은 일부 실시예에 따라 포커스 링의 높이가 플라즈마 제어에 어떻게 기여할 수 있는지를 개념적으로 도시한다.
도 11은 일부 실시예에 따른 프로세서 기반 시스템이다.
도 12는 일부 실시예에 따른 반도체 처리 방법의 흐름도이다.
도 13은 일부 실시예에 따른 반도체 처리 방법의 흐름도이다.
도 14, 15, 16, 17 및 18은 일부 실시예에 따른 각각의 포커스 링의 단면도이다.
도면 및 그에 수반되는 상세한 설명은 다양한 실시예의 특징을 이해하기 위해 제공되며 첨부된 청구범위의 범위를 제한하지 않는다. 도면에 예시되고 첨부된 상세한 설명에 설명된 실시예는 첨부된 청구범위의 범위 내에 있는 다른 실시예를 수정하거나 설계하기 위한 기초로서 쉽게 활용될 수 있다. 가능한 경우 동일한 참조 번호를 사용하여 도면 간에 공통되는 동일한 요소를 지정할 수 있다. 도면은 관련 요소나 특징을 명확하게 설명하기 위해 그려진 것이며 반드시 일정한 비율로 그려진 것은 아니다.
이하에서는 도면을 참조하여 다양한 특징을 설명한다. 실시예는 모든 측면 또는 이점이 도시되지 않을 수도 있다. 특정 실시예와 관련하여 설명된 측면 또는 이점은 반드시 해당 실시예로 제한되는 것은 아니며 그렇게 예시되지 않거나 명시적으로 설명되지 않더라도 임의의 다른 실시예에서 실행될 수 있다. 또한, 여기에 설명된 방법은 특정 동작 순서로 설명될 수 있지만, 다른 실시예에 따른 다른 방법은 더 많거나 더 적은 동작으로 다양한 다른 순서로(예를 들어, 다양한 동작의 서로 다른 직렬 또는 병렬 수행을 포함하여) 구현될 수 있다.
본 개시는 플라즈마 반도체 공정, 및 플라즈마 반도체 공정를 위한 컴포넌트 및 처리 장비에 관한 것이다. 여기에 설명된 일부 실시예는 다수의 층을 포함하는 포커스 링을 포함한다. 일반적으로, 포커스 링의 제1 링층(ring layer)(예를 들어, 탑층(top layer))은 하부 표면을 갖고, 제2 링층(예를 들어, 바닥층(bottom layer))은 상부 표면을 갖는다. 상부 표면은 제1 링층의 하부 표면과 접촉하여 지지하도록 구성된다. 상부 및 하부 표면은 제1 링층에 대한 제2 링층의 회전이 포커스 링의 높이를 조정하도록 구성된다. 일부 실시예에서, 제1 링층에 대한 제2 링층의 연속적인 회전은 높이 조정을 위해 제1 또는 제2 링층의 하드 리셋(hard reset)을 할 필요 없이 포커스 링의 높이의 진동(oscillation)을 초래한다.
여기에 설명된 일부 실시예는 이러한 포커스 링이 사용될 수 있는 처리 장비를 포함한다. 처리 장비는 제2 링층을 회전시키도록 구성된 포커스 링 회전 어셈블리를 포함한다. 처리 장비는 또한 제2 링층이 회전할 때 제1 링층의 상당한 회전을 방지하는 메커니즘을 포함하는 기판 서포트를 포함할 수 있다. 그러한 메커니즘은 제1 링층의 상당한 회전을 방지하기 위해 제1 링층과 맞물리는 기판 서포트로부터 연장되는 정지핀(stop pin)을 포함할 수 있다.
여기에 설명된 다른 실시예는 예를 들어 이러한 포커스 링 및 처리 장비를 사용하는 반도체 처리 방법을 포함한다. 추가 실시예는 반도체 처리의 이전 처리 결과에 기초하여 반도체 기판의 후속 처리에서 구현될 포커스 링의 높이를 결정하기 위한 반도체 처리 방법을 포함한다.
추가적으로, 일부 실시예에서, 포커스 링은 무선 주파수(RF) 신호와 같은 전압이 인가될 수 있는 전극을 포함할 수 있다. 처리 장비에는 포커스 링의 전극에 이러한 전압을 인가하기 위한 컴포넌트가 포함될 수 있다. 플라즈마 반도체 공정은 전극에 이러한 전압을 인가하는 단계를 포함할 수 있다.
반도체 공정에서 플라즈마 불균일로 인해 집적 회로(IC) 다이 제조에 결함이 초래될 수 있다. 플라즈마 불균일성은 반도체 기판(예를 들어, 웨이퍼)의 중앙과 반도체 기판의 엣지(edge) 근처 사이에서 관찰되었다. 상당수의 IC 다이가 반도체 기판의 엣지 근처에서 제조되기 때문에, 반도체 기판의 엣지에서의 플라즈마 불균일성은 상당한 수율 손실을 초래할 수 있다.
반도체 기판의 중앙과 비교하여 반도체 기판의 엣지에서의 구조적 차이는 반도체 기판의 중앙과 엣지 사이의 플라즈마 불균일에 기여할 수 있다. 예를 들어, 반도체 기판의 엣지에서, 플라즈마를 포함하거나 정의하는 구조는 반도체 기판의 중앙에서와 다를 수 있다. 중앙에서 플라즈마는 반도체 표면의 평평한 측방 표면에 포함되거나 정의되는 반면, 수직 측면이 있는 엣지는 평평한 측방 표면과 구조적으로 다르다. 이러한 구조적 차이를 완화하기 위해 반도체 기판을 둘러싸는 포커스 링이 사용될 수 있다; 그러나 제조 공차로 인해 포커스 링과 반도체 기판 사이에 갭이 존재할 수 있다. 플라즈마의 플라즈마 시스(sheath)는 엣지 주변에서 갭으로 구부러질 수 있으며, 이는 반도체 기판의 중앙에서와 다른 각도에 있는 엣지 근처의 반도체 기판의 이온 충격을 초래할 수 있다.
또한, 처리 장비의 물리적 구조는 플라즈마를 생성하는 데 사용되는 전자기장을 적어도 부분적으로 더 결정할 수 있다. 플라즈마가 그 사이에서 생성되는 전극의 구조에 따라 전자기장이 결정될 수 있다. 전극의 중앙에서 전자기장은 엣지 효과가 없거나 거의 없는 무한 평면에서 생성된 것으로 모델링될 수 있다. 전극의 엣지 근처에서는 엣지 효과가 더욱 뚜렷해지며, 이는 전자기장의 방향성을 감소 및/또는 변경할 수 있다. 결과적으로, 플라즈마 밀도는 기판의 중앙과 비교하여 반도체 기판의 엣지에서 다를 수 있다. 또한, 전극의 엣지는 처리 장비의 챔버 벽에 더 가깝고, 이는 중앙과 엣지 사이에 플라즈마 밀도 및 이온 에너지 차이를 초래할 수 있는 낮은 저항률의 전자기 루프를 생성할 수 있다.
일부 실시예는 플라즈마 반도체 공정와 관련된 이러한 과제 중 일부를 해결 및/또는 완화할 수 있다. 포커스 링의 높이를 조정함으로써, 플라즈마 시스가 조정되어 반도체 기판의 중앙에 대해 엣지에서 이온 충격 각도가 더 균일해지게 된다. 추가적으로, 포커스 링의 전극에 전압을 가함으로써 전자기장은 중앙에 비해 엣지에서 이온 충격 각도가 더 균일해지도록 제어될 수 있다. 여기에 설명된 다양한 측면을 사용하여 다른 이점 또는 이익을 얻을 수 있다.
도 1은 일부 실시예에 따른 반도체 처리를 위한 처리 장비(100)의 개략도이다. 도 1에서는 다양한 방향을 쉽게 설명하기 위해 X-Y-Z축을 포함하고 있으며, 다른 도면에서는 이러한 축이 방향에 따라 재도시된다. 도 1의 처리 장비(100)는 여기에 설명된 다양한 측면을 모호하게 하지 않도록 단순화하여 도시된다. 당업자는 처리 장비(100)의 다른 측면을 쉽게 이해할 것이다. 처리 장비(100)는 본 실시예에서 용량 결합 플라즈마(CCP) 처리 장비로 도시된다. 다른 실시예에서, 처리 장비(100)는 유도 결합 플라즈마(ICP) 처리 장비, 전자 사이클로트론 공명(ECR) 처리 장비, 또는 다른 처리 장비로서 구성될 수 있다. 당업자는 이러한 다른 처리 장비에 적용할 수 있는 것으로 여기에 설명된 측면을 쉽게 이해할 것이다. 처리 장비(100)는 스퍼터링, 물리 기상 증착(PVD), 변형 이중 플라즈마(MDP), 플라즈마 강화 화학 기상 증착(PECVD), 이온 빔 에칭(IBE), 반응성 이온 에칭(RIE), 및 기타 반도체 공정과 같은 플라즈마 반도체 공정을 수행하기 위한 것일 수 있다.
처리 장비(100)는 챔버(102)를 포함한다. 챔버(102)는 챔버(102)의 내부 벽 에 의해 정의되는 내부 볼륨(104)을 갖는다. 처리 장비(100)는 챔버(102)의 내부 볼륨(104)에 배치된 기판 서포트(106)를 포함한다. 기판 서포트(106)는 정전 척(ESC)(108), 미드-플레이트(110) 및 베이스플레이트(112)를 포함한다. 도시된 구성에서, 미드-플레이트(110)는 베이스플레이트(112) 위 및 상에 배치되고, ESC(108)는 미드-플레이트(110) 위 및 상에 배치된다. 기판 서포트(106)는 페데스탈(114) 상에 배치되고 이에 의해 지지된다. 베이스플레이트(112)는 페데스탈(114) 위 및 상에 배치된다.
기판 서포트(106)는 반도체 공정 중 반도체 기판(120)을 지지하도록 구성된 서포트 표면(116)을 갖는다. 반도체 공정 중, 반도체 기판(120)은 기판 서포트(106)의 서포트 표면(116) 상에 배치된다. 서포트 표면(116)은 예시된 실시예에서 ESC(108)의 상부 표면이다. 도 1의 예시에서 서포트 표면(116)은 x-y 평면에 있다.
ESC(108)는 척킹 전극(122)을 포함한다. 척킹 전극(122)은 서포트 표면(116) 상의 반도체 기판(120)을 척킹하기 위해 직류(DC) 전압이 인가되도록 구성된다. ESC(108)는 척킹 전극을 코팅하는 유전체 재료를 포함하여 척킹 전극 사이의 직접 접촉으로부터 전기적 격리를 제공한다. ESC(108)는 ESC(108)의 측방 주변에 플랜지(126)를 추가로 갖는다. 플랜지(126)는 플라즈마 반도체 공정 중 반도체 기판(120)을 측방으로 둘러싸는 포커스 링(130)을 지지하도록 구성된다. 플랜지(126)는 척킹 전극(122)을 코팅하는 유전체 재료로 형성될 수 있다. 유전체 재료는 알루미늄 산화물(Al2O3), 이트륨 산화물(Y2O3), 실리콘 산화물(SiO2) 등, 또는 이들의 조합이거나 이들을 포함할 수 있다. 일부 실시예에서, ESC(108)는 반도체 기판(120)으로 전도되는 열 에너지를 생성할 수 있는 전류 흐름을 갖도록 구성된 저항성 히팅 소자를 포함할 수 있다.
이후에 상세히 설명되는 바와 같이, 포커스 링(130)은 바닥층(130a) 및 바닥층(130a) 위의 탑층(130b)을 포함한다. 바닥층(130a)은 ESC(108)의 플랜지(126)에 의해 지지되고, 탑층(130b)은 바닥층(130a)에 의해 지지된다. 바닥층(130a)은 수직축(예를 들어, z-방향 축)을 중심으로 회전 가능하다. 회전하는 동안, 바닥층(130a)은 포커스 링(130)을 지지하는 플랜지(126)의 표면을 따라 미끄러지거나 이동한다. 탑층(130b)은 일반적으로 크게 회전 가능하지 않다. 바닥층(130a)이 회전함에 따라, 바닥층(130a)의 상부 표면과 탑층(130b)의 하부 표면의 구성에 의해 탑층(130b)이 수직 방향(예를 들어, z-방향)으로 병진이동하게 된다. 탑층(130b)의 병진이동(translation)은 반도체 기판(120)에 대한 포커스 링(130)의 높이가 변화되게 한다.
미드-플레이트(110)는 RF 전극(132)을 포함한다. RF 전극(132)은 RF 전극(132)이 다른 구성요소에 직접 접촉하는 것으로부터 전기적 절연을 제공하기 위해 그 위에 유전체 재료를 가질 수 있다. 일부 실시예에서, 미드-플레이트(110)는 반도체 기판(120)으로부터 열 에너지를 제거 및 소산시키기 위해 이를 통해 흐르는 유체(예를 들어, 액체)를 가지도록 구성되는 유체 채널을 포함한다. 유체 채널은 쿨러로 지칭될 수 있다.
베이스플레이트(112)는 바이어스 전극(136)을 포함한다. 바이어스 전극(136)은 RF 전극(132)의 구동성을 촉진하기 위해 바이어스 신호(예를 들어, RF 신호)가 그에 인가되도록 구성된다. 바이어스 전극(136)은 바이어스 전극(136)이 다른 구성요소에 직접 접촉하는 것으로부터 전기적 절연을 제공하기 위해 그 위에 유전체 재료를 가질 수 있다.
처리 장비(100)는 포커스 링 회전 어셈블리를 포함한다. 포커스 링 회전 어셈블리는 회전 가능한 프레임(138)과 회전 가능한 프레임(138)으로부터 수직으로 돌출하는 회전핀(140)을 포함한다. 회전 가능한 프레임(138)은 페데스탈(114)로부터 측방으로 돌출한다. 회전핀(140)은 회전 가능한 프레임(138)에 의해 지지되고 이로부터 수직으로 연장한다. 회전핀(140)은 ESC(108)의 플랜지(126)를 통한 슬롯을 통해 연장되고 포커스 링(130)(예를 들어, 바닥층(130a))에 기계적으로 결합된다. 회전 가능한 프레임(138)은 수직축(예를 들어, z-방향 축)을 중심으로 회전 가능하고, 회전 가능한 프레임(138)의 회전은 바닥층(130a)이 수직축을 중심으로 회전하게 한다. 포커스 링 회전 어셈블리의 추가 세부사항은 이후에 설명된다.
처리 장비(100)는 가스 분배 플레이트(142)와 챔버(102)의 내부 볼륨(104)에 배치된 가스 샤워헤드(144)를 더 포함한다. 가스 분배 플레이트(142)는 관통하는 개구를 가지며, 가스 샤워헤드(144)는 관통하는 개구를 갖는다. 가스 분배 플레이트(142) 및 가스 샤워헤드(144)는 접지 노드에 전기적으로 결합된다(예를 들어, 전기적으로 접지된다). 챔버(102)는 가스 공급 시스템(148)에 유동적으로(fluidly) 결합된 가스 유입구(146)를 갖고, 배기 시스템(152)에 유동적으로 결합된 가스 유출구(150)를 갖는다. 가스 분배 플레이트(142) 및 가스 샤워헤드(144)는 기판 서포트(106)에 대하여 챔버(102)의 내부 볼륨(104)에 위치되어 반도체 공정 중, 가스가 가스 공급 시스템(148)으로부터 가스 유입구(146)를 통해, 가스 분배 플레이트(142)를 통해 개구를 통해, 그리고 가스 샤워헤드(144)를 통한 개구를 통해 내부 볼륨(104) 내의 프로세싱 볼륨(154)으로 흐른다. 프로세싱 볼륨(154)은 가스 샤워헤드(144)와 기판 서포트(106) 사이에 배치되고 일반적으로 반도체 공정 중 플라즈마가 생성되는 곳(프로세싱 볼륨(154)으로 유입되는 가스를 사용하여)이다. 기판 서포트(106)의 서포트 표면(116) 상에 배치된 반도체 기판(120)은 반도체 공정 중 프로세싱 볼륨(154) 내의 플라즈마에 노출된다. 이후 가스는 가스 유출구(150)를 통해 배기 시스템(152)으로 흘러 챔버(102)의 내부 볼륨(104) 밖으로 배출될 수 있다.
처리 장비(100)는 DC 전력 공급기(160) 및 아이솔레이션 필터(162)를 포함한다. DC 전력 공급기(160)는 DC 전압을 생성하고 출력하도록 구성된다. DC 전력 공급기(160)의 출력 노드(예를 들어, 양극 출력 노드 및 음극 출력 노드)는 아이솔레이션 필터(162)의 입력 노드에 전기적으로 결합되고, 아이솔레이션 필터(162)의 출력 노드는 각각의 척킹 전극(122)에 전기적으로 결합된다. 아이솔레이션 필터(162)는 예를 들어 저역 통과 필터일 수 있다. DC 전력 공급기(160)는 선택적으로 턴온 및 턴오프되어 반도체 기판(120)을 척킹 및 릴리즈할 수 있다.
처리 장비(100)는 RF 전력 공급기(164) 및 RF 신호 제어 회로(166)를 포함한다. RF 전력 공급기(164)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있고, 연속적인 RF 신호 및/또는 펄스형 RF 신호일 수 있는 RF 신호를 RF 전력 공급기(164)의 출력 노드 상에 생성 및 출력하도록 구성된다. RF 전력 공급기(164)의 출력 노드는 RF 신호 제어 회로(166)의 입력 노드에 전기적으로 결합된다. RF 신호 제어 회로(166)는 RF 전력 공급기(164)로부터 수신된 RF 신호에 기초하여 조정된 RF 신호를 생성하도록 제어가능하다. RF 신호 제어 회로(166)에 의해 생성된 조정된 RF 신호는(예를 들어, 1보다 크거나 같거나 또는 작은 크기를 가질 수 있는 RF 신호 제어 회로(166)의 이득에 의해) 수신된 RF 신호의 조정된 진폭을 가질 수 있고 및/또는 수신된 RF 신호로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 각각 RF 신호 제어 회로(166)가 구현하도록 구성되는 이득 및/또는 위상 오프셋의 세트로부터 선택 가능할 수 있다. RF 신호 제어 회로(166)는 미드-플레이트(110)의 RF 전극(132)에 전기적으로 결합된 출력 노드를 갖는다. RF 신호 제어 회로(166)는 조정된 RF 신호를 출력 노드에서 출력하도록 구성되며, 따라서 조정된 RF 신호는 RF 전극(132)에 인가될 수 있다. RF 신호 제어 회로(166)에 의해 출력된 RF 신호는 프로세싱 볼륨(154)에서 플라즈마를 생성 및/또는 제어하기 위해 사용될 수 있다.
처리 장비(100)는 RF 전력 공급기(168) 및 RF 바이어스 제어 회로(172)를 포함한다. RF 전력 공급기(168)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있고, 연속적인 RF 신호 및/또는 펄스형 RF 신호일 수 있는 RF 신호를 생성하여 RF 전력 공급기(168)의 출력 노드 상에 출력하도록 구성된다. RF 전력 공급기(168)의 출력 노드는 RF 바이어스 제어 회로(172)의 입력 노드에 전기적으로 결합된다. RF 신호 제어 회로(166)와 마찬가지로, RF 바이어스 제어 회로(172)는 RF 바이어스 제어 회로(172)로부터 수신된 RF 신호에 기초하여 조정된 RF 신호를 생성하도록 제어가능하다. RF 바이어스 제어 회로(172)에 의해 생성된 조정된 RF 신호는 수신된 RF 신호의 조정된 진폭(예를 들어, 1보다 크거나 같거나 또는 작은 크기를 가질 수 있는 RF 바이어스 제어 회로의 이득(172)에 의해)을 가질 수 있고 및/또는 수신된 RF 신호로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 RF 바이어스 제어 회로(172)가 구현하도록 구성되는 이득 및/또는 위상 오프셋의 세트로부터 각각 선택 가능할 수 있다. RF 바이어스 제어 회로(172)는 베이스플레이트(112)의 바이어스 전극(136)에 전기적으로 결합되는 출력 노드를 갖는다.
베이스플레이트(112)는, 본 실시예에서, 미드-플레이트(110)의 RF 전극(132)에 용량성으로 강하게 결합될 수 있다. 따라서, 일부 실시예에 따르면, 베이스플레이트(112)는 RF 바이어스 제어 회로(172)에 의해 출력된 RF 신호에 의해 바이어스되어 플라즈마를 생성하기 위해 RF 전극(132)의 구동성을 증가시킨다. 작동 시 RF 바이어스 제어 회로(172)는 RF 전극(132)에 인가된 RF 신호에 대해 목표 진폭 및 목표 위상 오프셋을 갖는 RF 신호를 출력한다. 이러한 RF 신호가 베이스플레이트(112)의 바이어스 전극(136)에 인가되도록 하는 것은 플라즈마를 생성하고 제어하기 위한 RF 전극(132)의 증가된 구동성을 허용한다.
처리 장비(100)는 RF 전력 공급기(180) 및 RF 신호 제어 회로(182)를 포함한다. RF 전력 공급기(180)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있으며, 연속 RF 신호 및/또는 펄스형 RF 신호일 수 있는 RF 신호를 생성하여 RF 전력 공급기(180)의 출력 노드 상에 출력하도록 구성된다. RF 전력 공급기(180)의 출력 노드는 RF 신호 제어 회로(182)의 입력 노드에 전기적으로 결합된다. RF 신호 제어 회로(182)는 RF 전력 공급기(180)로부터 수신된 RF 신호에 기초하여 조정된 RF 신호를 생성하도록 제어가능하다. RF 신호 제어 회로(182)에 의해 생성된 조정된 RF 신호는 (예를 들어, 1보다 크거나 같거나 작은 크기를 가질 수 있는 RF 신호 제어 회로(182)의 이득에 의해) 조정된 진폭을 가질 수 있으며 및/또는 수신된 RF 신호로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 RF 신호 제어 회로(182)가 구현하도록 구성된 이득 및/또는 위상 오프셋의 세트로부터 각각 선택 가능할 수 있다. RF 신호 제어 회로(182)는 포커스 링(130)의 바닥층(130a)의 외부 전기 커넥터(186)에 전기적으로 결합되는 출력 노드를 갖는다. RF 신호 제어 회로(182)는 조정된 RF 신호를 출력 노드에 출력하도록 구성되고, 따라서, 조정된 RF 신호는 바닥층(130a)에 인가될 수 있다. RF 신호 제어 회로(182)에 의해 출력된 RF 신호는 반도체 기판(120)의 엣지에 근접한 프로세싱 볼륨(154)의 플라즈마를 제어하는 데 사용될 수 있다.
처리 장비(100)는 컨트롤러(190)를 포함한다. 컨트롤러(190)는 강화된 프로세서 아키텍처, 소프트 프로세서(예를 들어, FPGA(Field Programmable Gate Array)의 프로그래밍 가능한 패브릭에서 구현됨), 또는 이들의 조합일 수 있거나 이들을 포함할 수 있는 임의의 프로세서 기반 시스템이거나 이를 포함할 수 있다. 예를 들어, 컨트롤러(190)는 컴퓨터, 서버, PLC(Programmable Logic Controller) 등, 또는 이들의 조합이거나 이를 포함할 수 있다. 컨트롤러(190)는 처리 장비(100)의 동작을 제어할 수 있고, 여기에 설명된 바와 같이 처리 장비(100)의 동작을 구현하도록 프로그래밍될 수 있다. 무엇보다도, 컨트롤러(190)는 RF 신호 제어 회로(166), RF 바이어스 제어 회로(172) 및 RF 신호 제어 회로(182)에 통신 가능하게 결합된다. 컨트롤러(190)는 RF 신호 제어 회로(166), RF 바이어스 제어 회로(172) 및 RF 신호 제어 회로(182)를 제어하기 위한 다양한 설정점을 구현하도록 프로그래밍될 수 있다. 설정점은 RF 신호 제어 회로(166, 182) 및 RF 바이어스 제어 회로(172)에서 구현되어 각각의 제어 회로를 구현 및/또는 선택적으로 구성하여 대응하는 이득 및/또는 위상 오프셋을 달성할 수 있다.
도 1의 처리 장비(100)를 참조하여 포커스 링(130)이 챔버(102) 내의 플라즈마를 제어하기 위해 구현되는 것으로 설명되어 있지만, 포커스 링(130)은 ICP 처리 장비와 같은 다른 처리 장비에서 구현될 수도 있다. 여기에 설명된 측면은 플라즈마를 제어하기 위한 다른 도구 및 구성에 적용될 수 있다.
도 2a는 일부 실시예에 따른 포커스 링(130)의 레이아웃도이다. 도 2a는 도 2b에 도시된 x-z 평면의 단면 2B-2B를 보여주며, 도 2c에 도시된 포커스 링(130)의 외부 원주(대략 y-z 평면에 있음)에 대응하는 윤곽의 단면 2C-2C를 보여준다.
도 2b를 참조하면, 탑층(130b)은 바닥층(130a) 위에 있고 이에 의해 지지된다. 바닥층(130a)은 전극(202)을 포함한다. 전극(202)은 RF 신호 제어 회로(182)에 전기적으로 결합되도록 구성된 외부 전기 커넥터(186)에 전기적으로 결합된다. 유전체 재료(204)는 전극(202)을 코팅하고 또한 바닥층(130a)의 외부 엣지를 따라 수직으로(예를 들어, z-방향으로) 돌출하여 탑층(130b)을 둘러싸는 플랜지(206)를 형성한다. 유전체 재료(204)는 다른 구성요소와의 직접적인 전기적 접촉으로부터 전극(202)의 전기적 절연을 제공할 수 있다. 바닥층(130a)의 플랜지(206)는 바닥층(130a)에 대해 탑층(130b)의 측방향 구속(lateral confinement)을 제공할 수 있다. 위에서 대체적으로 설명된 바와 같이, 바닥층(130a)은 탑층(130b)에 대해 회전할 수 있다. 그러한 회전이 일어날 때, 플랜지(206)는 바닥층(130a)과 탑층(130b) 사이의 적절한 맞물림을 돕기 위해 바닥층(130a)의 측방향 경계 내에서 탑층(130b)을 측방향으로 구속할 수 있다.
탑층(130b)은 유전체 재료(208), 또는 포커스 링(130)이 노출되는 플라즈마 반도체 공정(예를 들어, 에칭 공정)에 저항하는 임의의 다른 재료로 형성될 수 있다. 바닥층(130a) 및 탑층(130b)을 위한 실시예 유전체 재료(204, 208)는 알루미늄 산화물(Al2O3), 이트륨 산화물(Y2O3), 실리콘 산화물(SiO2) 등과 같은 임의의 비전도성 재료를 포함하거나 이들의 조합을 포함한다. 전극(202)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등 또는 이들의 조합과 같은 임의의 전도성 재료(예를 들어, 금속)로 형성될 수 있다.
바닥층(130a)은 내부 수직 측벽(212)을 갖고, 탑층(130b)은 내부 수직 측벽(214)을 갖는다. 방사 거리(radial distance)(216)는 바닥층(130a)의 내부 수직 측벽(212)으로부터 포커스 링(130)의 중앙(210)까지이다. 방사 거리(218)는 탑층(130b)의 내부 수직 측벽(214)으로부터 포커스 링(130)의 중앙(210)까지이다. 방사 거리(218)는 방사 거리(216)보다 작다. 탑층(130b)은 포커스 링(130)의 중앙(210)을 향해 바닥층(130a)보다 더 안쪽으로 연장된다. 탑층(130b)의 이러한 추가 내향 연장은 파티클 트랩(220)이 바닥층(130a)의 내부 수직 측벽(212)을 따라 탑층(130b)의 내향 연장 아래에 형성되도록 허용할 수 있다. 파티클 트랩(220)은 파티클(particle)이 축적되는 영역일 수 있다. 파티클 트랩(220)에 축적되는 파티클은 바닥층(130a)의 상대적인 회전 중 서로 마찰하는 바닥층(130a)과 탑층(130b)의 표면으로부터 발생할 수 있다. 파티클 트랩(220)은 파티클이 플라즈마 반도체 공정을 오염시키는 것을 방지할 수 있다.
바닥층(130a)은 상부 표면(230a)을 갖고, 탑층(130b)은 하부 표면(230b)을 갖는다. 탑층(130b)의 하부 표면(230b)은 바닥층(130a)의 상부 표면(230a) 상에 배치되어 접촉되어 지지된다. 단면 2C-2C는 상부 표면(230a)과 하부 표면(230b)을 교차한다. 도 2c는 포커스 링(130)의 일부의 원주 방향 단면인 단면 2C-2C를 도시한다. 도 2c의 도시된 실시예에서, 상부 표면(230a)과 하부 표면(230b)은 서로 보완하고, 다른 실시예에서는, 상부 표면과 하부 표면은 후속 도면에 도시된 바와 같이 서로 보완하지 않을 수 있다.
상부 표면(230a) 및 하부 표면(230b)은 포커스 링(130) 주위에서 원주 방향으로 주기적이며(periodic) 포커스 링(130)의 중앙(210)으로부터 주어진 방사 거리(260)(도 2a에서)에서 동일한 주기 길이(period length)를 갖는다. 상부 표면(230a)과 하부 표면(230b)의 돌출/오목 방사 라인(240), 오목/돌출 방사 라인(242), 및 돌출/오목 방사 라인(244)이 방사 거리(260)에서 주기 길이(250)로 도시되어 있다. 돌출/오목 방사 라인(240), 오목/돌출 방사 라인(242), 및 돌출/오목 방사 라인(244)은 각각 상부 표면(230a)에 대한 돌출 방사 라인, 오목 방사 라인, 돌출 방사 라인이며, 하부 표면(230b)에 대해 각각 오목 방사 라인, 돌출 방사 라인, 오목 방사 라인이다. 주기 길이(250)는 돌출/오목 방사 라인(240, 244) 사이에 도시되어 있다. 주기 길이(250)는 주기 길이(250)의 중간선(예를 들어, 오목/돌출 방사 라인(242))을 중심으로 대칭이다.
돌출/오목 방사 라인(240), 오목/돌출 방사 라인(242), 및 돌출/오목 방사 라인(244)은 도 2d의 포커스 링(130)의 대응 부분의 레이아웃도에 도시되어 있다. 도 2d의 레이아웃도는 방사 라인(radial line)(240, 242, 244)의 방사상 특성을 도시한다. 추가적으로, 포커스 링의 주기는 일반적으로 방사상 특성을 포함한다. 예를 들어, 주어진 주기 동안 포커스 링(130)의 외주를 따른 주기 길이는 동일한 주어진 주기 동안 포커스 링(130)의 내주를 따른 주기 길이보다 크다.
상부 표면(230a)과 하부 표면(230b)은 이웃하는 돌출 방사 라인과 오목 방사 라인의 쌍 사이의 연속적인 표면이다. 예를 들어, 돌출/오목 방사 라인(240)부터 오목/돌출 방사 라인(242)까지의 상부 표면(230a)이 연속되고, 오목/돌출 방사 라인(242)부터 돌출/오목 방사 라인(244)까지 연속되어 있다. 또한, 돌출/오목 방사 라인(240)부터 오목/돌출 방사 라인(242)까지의 하부 표면(230b)이 연속되고, 오목/돌출 방사 라인(242)부터 돌출/오목 방사 라인(244)까지 연속되어 있다. 예시된 실시예에서, 상부 표면(230a)과 하부 표면(230b) 모두는 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이의 연속적인 표면이고, 다른 실시예에서는, 후속되는 도면에 도시된 바와 같이 상부 표면과 하부 표면 중 하나가 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이의 연속적인 표면이다.
예시된 실시예에서, 상부 표면(230a) 및 하부 표면(230b)은 돌출 방사 라인 및 오목 방사 라인(예를 들어, 돌출/오목 방사 라인(240), 오목/돌출 방사 라인(242) 및 돌출/오목 방사 라인(240))에서 연속적인 표면이지만, 다른 실시예에서는. 상부 표면(230a)과 하부 표면(230b)은 돌출 방사 라인 및 오목 방사 라인에서 불연속적일 수 있다. 예를 들어, 상부 표면(230a) 및/또는 하부 표면(230b)은 이후에 예시되는 바와 같이(예를 들어, 삼각 프리즘의) 꼭지점 선에서 불연속적일 수 있다.
예시된 실시예에서, 상부 표면(230a) 및 하부 표면(230b)은 사인파형 표면(sinusoidal surface)이지만, 다른 실시예에서는 주기적인 구조를 갖는 다른 연속 표면을 고려한다. 추가 실시예에서, 상부 표면(230a)과 하부 표면(230b)은 돌출 방사 라인 및 오목 방사 라인에서 반복되는 삼각형 표면 또는 또 다른 불연속 표면이다.
도 3 및 4는 일부 실시예에 따른 포커스 링(130)의 높이 조정을 예시한다. 도 3을 참조하면, 포커스 링(130)은 높이(302)를 갖는다. 높이(302)는 포커스 링(130)이 가질 수 있는 가장 작은 높이이다. 참조의 편의를 위해 높이(302)를 높이 h0로 지정한다. 높이 h0에서, 상부 표면(230a)의 돌출 방사 라인은 하부 표면(230b)의 각 오목 방사 라인과 접촉하고, 마찬가지로 상부 표면(230a)의 오목 방사 라인은 하부 표면(230b)의 각 돌출 방사 라인과 접촉한다. 상부 표면(230a)의 돌출 방사 라인(304)과 하부 표면(230b)의 돌출 방사 라인(306)은 도 3의 위치 설정에 참조용으로 도시되어 있다.
도 4에서, 포커스 링(130)은 높이(402)를 갖는다. 높이(402)는 포커스 링(130)이 가질 수 있는 최대 높이이다. 높이(402)는 높이 h0에 상부 표면(230a)과 하부 표면(230b)의 주기 구조의 진폭의 2배를 더한 값이다. 높이(402)에서, 상부 표면(230a)의 돌출 방사 라인은 하부 표면(230b)의 돌출 방사 라인과 접촉한다. 상부 표면(230a)의 돌출 방사 라인(304)과 하부 표면(230b)의 돌출 방사 라인(306)도 도 4의 위치 설정에 참조용으로 도시되어 있다.
바닥층(130a)의 회전(404)은 탑층(130b)의 위치에 대한 상부 표면(230a) 및 하부 표면(230b)의 주기 길이의 절반이다. 탑층(130b)에 대해 전체 주기까지 바닥층(130a)의 계속 회전은 도 3의 높이(302)를 갖는 포커스 링으로 복귀한다. 탑층(130b)에 대한 바닥층(130a)의 연속 회전은 높이 조정을 위해 바닥층(130a) 또는 탑층(130b)을 하드 리셋할 필요 없이 높이(302, 402) 사이의 포커스 링(130)의 높이의 진동을 초래한다.
도 5는 일부 실시예에 따른 포커스 링 회전 어셈블리의 단순화된 단면도이고, 도 6은 포커스 링 회전 어셈블리의 사시도이다. 반도체 기판(120) 및 포커스 링(130)은 도 5의 기판 서포트(106), 페데스탈(114) 및 컨트롤러(190)처럼 컨텍스트 파악을 위해 도 5 및 도 6에 도시되어 있다. 포커스 링 회전 어셈블리는 구동 샤프트(504)를 갖는 모터(502)를 더 포함한다. 일부 실시예에서, 모터(502)는 스테퍼 모터이고, 다른 실시예에서, 모터(502)는 다른 유형의 모터일 수 있다. 모터(502)는 반도체 기판(120) 및/또는 서포트 표면(116)의 상부 표면에 수직인 수직축(508)(예를 들어, z-방향)을 중심으로 구동 샤프트(504)를 회전(506)하도록 구성된다. 회전 가능한 프레임(138)은 기계적으로 구동 샤프트(504)에 부착되고 이에 의해 지지된다. 전술한 바와 같이, 회전핀(140)은 회전 가능한 프레임(138)에 의해 지지되고 이로부터 수직으로 연장된다. 회전핀(140)은 ESC(108)의 플랜지(126)를 통해 각각의 슬롯을 통해 연장되고 바닥층(130a)과 맞물린다. 모터(502)는 컨트롤러(190)에 통신 가능하게 결합되고, 컨트롤러(190)는 모터(502)의 동작을 제어하도록 구성된다.
작동 시, 모터(502)는 이 실시예에서 구동 샤프트(504)의 축에 대응하는 수직축(508)을 중심으로 구동 샤프트(504)의 회전(506)을 야기한다. 구동 샤프트(504)의 회전(506)은 회전 가능한 프레임(138)이 수직축(508)을 중심으로 회전하게 한다. 회전핀(140)에 의한 포커스 링(130)의 바닥층(130a)과 회전 가능한 프레임(138) 사이의 기계적 결합은 회전 가능한 프레임(138)이 수직축(508) 중심으로 회전할 때 바닥층(130a)이 수직축(508)을 중심으로 회전하게 한다.
포커스 링(130)을 지지하는 기판 서포트(106)(예를 들어, ESC(108))는 포커스 링(130)의 바닥층(130a)이 회전할 때 포커스 링(130)의 탑층(130b)의 회전을 방지하는 정지 메커니즘을 더 포함한다. 일부 실시예에서, 정지 메커니즘은 기판 서포트(106)(예를 들어, ESC(108))의 측벽으로부터 탑층(130b)으로 측방향으로 연장되는 핀을 포함한다. 일부 실시예에서, 정지 메커니즘은 포커스 링(130)을 지지하는 기판 서포트(106)(예를 들어, ESC(108))의 상부 표면으로부터 수직으로 연장되는 핀을 포함한다.
도 7a는 일부 실시예에 따른 ESC(108)의 플랜지(126) 상의 포커스 링(130)의 레이아웃도이다. 이 실시예에서, 정지 메커니즘은 기판 서포트(106)(예를 들어, ESC(108))의 수직 측벽으로부터 탑층(130b)의 각각의 슬롯(704) 내로 측방으로 연장되는 정지핀(702)을 포함한다. 도 7a의 실시예는 3개의 정지핀(702)을 포함하지만, 다른 개수의 정지핀이 사용될 수도 있다. 도 7a는 포커스 링(130)의 바닥층(130a)에 있는 각각의 리세스(712)와 맞물리기 위해 ESC(108)의 플랜지(126)를 통해 각각의 원주방향 슬롯(710)을 통해 수직으로 연장되는 회전핀(140)을 추가로 도시한다. 도 7a의 실시예는 3개의 회전핀(140)을 포함하지만, 다른 개수의 핀을 사용할 수도 있다(예: 이전 도면에 표시된 것처럼). 도 7a는 정지핀(702)을 통한 단면(7B) 및 회전핀(140)을 통한 단면(7C)을 도시한다. 도 7b는 단면 7B를 더욱 상세하게 예시하고, 도 7c는 단면 7C를 더욱 상세하게 예시한다.
도 7a 내지 도 7c의 컨텍스트 파악을 위해, 이전에 설명된 바와 같이, 반도체 기판(120)은 기판 서포트(106)(예를 들어, ESC(108))의 서포트 표면(116) 상에 배치되고 이에 의해 지지되고, ESC(108)는 포커스 링(130)이 배치되는 플랜지(126)를 포함한다. 바닥층(130a)과 탑층(130b)을 포함하는 포커스 링(130)은 반도체 기판(120)을 둘러싸며 측방으로 배치된다.
도 7a 및 도 7b를 참조하면, ESC(108)는 각각의 정지핀(702)에 대해 플랜지(126) 위로 연장되는 ESC(108)의 측벽에 액추에이터(706)를 포함한다. 액추에이터(706)는 정지핀(702)에 기계적으로 결합되어 정지핀(702)을 돌출 및 후퇴시킨다. 후퇴된 위치에서, 정지핀(702)은 포커스 링(130)의 탑층(130b)의 슬롯(704)과 맞물리지 않는다. 돌출된 위치에서, 정지핀(702)은 도 7b에 도시된 바와 같이 슬롯(704)과 맞물린다. 슬롯(704)은 돌출된 위치에서 정지핀(702)을 수용하기에 충분한 포커스 링(130)의 탑층(130b)의 내부 측벽으로부터의 측방 깊이(예를 들어, 도 7b의 y-방향을 따라)를 갖는다. 측방 깊이는 포커스 링(130)의 중앙으로부터 슬롯(704)과 교차하는 포커스 링(130)의 엣지까지 방사상 방향을 따른다. 슬롯(704)은 일반적으로 정지핀(702)의 대응하는 측방 너비(예를 들어, 임의의 공차를 더한)인 측방 너비(예를 들어, 도 7b의 x-방향을 따른)를 갖는다. 측방 너비는 서포트 표면(116)에 평행하고 포커스 링(130)의 중앙으로부터 슬롯(704)과 교차하는 포커스 링(130)의 엣지까지의 방사 방향에 수직인 평면에 있다. 슬롯(704)은 일반적으로 바닥층(130a)의 회전으로 인해 탑층(130b)이 수직으로 병진이동될 수 있는 수직 이동 거리에 대응하는 수직 길이(예를 들어, 도 7b의 z-방향을 따라)를 갖는다. 수직 길이는 서포트 표면(116)에 수직인 평면에 있고 포커스 링(130)의 중심점으로부터 슬롯(704)과 교차하는 포커스 링(130)의 엣지까지의 방사 방향에 있다.
도 7a 및 7c를 참조하면, 각각의 회전핀(140)에 대해, 회전핀(140)은 플랜지(126)를 통해 각각의 원주방향 슬롯(710)을 통해 수직으로 연장되어 포커스 링(130)의 바닥층(130a)의 바닥 표면에 있는 각각의 리세스(712)와 맞물린다. 원주방향 슬롯(710)은 회전핀(140)과 바닥층(130a)의 허용된 회전 이동 거리에 대응하는 측방 원주 길이(예를 들어, x-y 평면에서)를 갖는다. 측방 원주 길이는 원호(arc)와 교차하는 각각의 방사 방향에 수직인 원호를 따른다. 원주방향 슬롯(710)은 일반적으로 회전핀(140)의 대응하는 측방 너비(예를 들어, 임의의 공차를 더한)인 측방 너비(예를 들어, 방사상 방향을 따른)를 갖는다. 리세스(712)는 바닥층(130a)의 바닥 표면으로부터 수직 깊이(예를 들어, z-방향)를 갖는다. 바닥층(130a)의 하부 표면은 플랜지(126)의 상부 표면과 접촉하여 지지된다. 리세스(712)의 수직 깊이는 회전핀(140)이 바닥층(130a)을 수직으로 지지하지 않아도 리세스(712)에 맞물리는 회전핀(140)을 수용할 수 있을 만큼 충분하다. 리세스(712)는 일반적으로 회전핀(140)의 대응하는 측방 치수(예를 들어, 임의의 공차를 더한)인 측방 치수(예를 들어, x-방향 및 y-방향)를 갖는다.
작동 시, 회전 가능한 프레임(138)의 회전은(전술한 바와 같이) 회전핀(140)이 원주방향 슬롯(710)에서 원주 방향으로 병진 이동하게 한다. 바닥층(130a)의 리세스(712)에 맞물리는 회전핀(140)의 이러한 병진은 바닥층(130a)이 서포트 표면(116)의 중앙에 대응할 수 있는 회전 가능한 프레임(138)의 회전축을 중심으로 회전하도록 한다. 정지핀(702)이 돌출 위치에 있고 슬롯(704)과 맞물리면, 탑층(130b)은 바닥층(130a)과의 상당한 회전으로부터 방지되며, 따라서 바닥층(130a)은 탑층(130b)(및 ESC(108))에 대해 회전한다. 탑층(130b)에 대한 바닥층(130a)의 회전으로, 탑층(130b)은 수직으로 병진될 수 있어, 정지핀(702)은 슬롯(704)에서 수직으로 이동할 수 있다. 도 3 및 4와 관련하여 설명된 바와 같이, 바닥층(130a)의 상대 회전 및 탑층(130b)의 수직 이동은 포커스 링(130)의 높이가 변화되게 할 수 있다.
도 8a는 일부 실시예에 따른 ESC(108)의 플랜지(126) 상의 포커스 링(130)의 레이아웃도이다. 이 실시예에서, 정지 메커니즘은 플랜지(126)의 상부 표면으로부터 각각의 원주방향 슬롯(804)을 통해 바닥층(130a)을 거쳐 탑층(130b)의 각각의 리세스(806) 내로 수직으로 연장되는 정지핀(802)을 포함한다. 도 8a의 실시예는 3개의 정지핀(802)을 포함하지만, 다른 개수의 정지핀이 사용될 수도 있다. 도 8a는 도 7a와 마찬가지로 회전핀(140)을 더 도시한다. 도 8a는 정지핀(802)을 통한 단면(8B)과 회전핀(140)을 통한 단면(7C)을 도시한다. 도 8b는 전술한 바와 같이 단면 8B를 더욱 상세하게 도시하고, 도 7c는 단면 7C를 도시한다. 도 7a 내지 7c에 대해 전술한 특징과 유사한 도 8a 및 8b의 특징에 대한 설명은 간결성을 위해 여기서 생략된다.
도 8a 및 도 8b를 참조하면, 정지핀(802)은 포커스 링(130)(예를 들어, 바닥층(130a))과 접촉하여 지지하는 플랜지(126)의 상부 표면으로부터 수직으로 연장된다. 정지핀(802)은 도 8a 및 도 8b의 실시예에서 고정적(static)일 수 있다. 원주방향 슬롯(804)은 플랜지(126)에 대해 바닥층(130a)의 허용된 측방 회전 이동 거리에 대응하는 측방 원주 길이(예를 들어, x-y 평면에서)를 갖는다. 측방 원주 길이는 원호와 교차하는 각각의 방사 방향에 수직인 원호를 따른다. 원주방향 슬롯(804)은 일반적으로 정지핀(802)의 대응하는 측방 너비(예를 들어, 임의의 공차를 더한)인 측방 너비(예를 들어, 방사 방향을 따른)를 갖는다. 리세스(806)는 탑층(130b)의 하부 표면(230b)으로부터 수직 깊이(예를 들어, z-방향)를 갖는다. 리세스(806)의 수직 깊이는 탑층(130b)이 포커스 링(130)의 서로 다른 높이 사이에서 수직으로 병진이동할 때 리세스(806)와 맞물리는 정지핀(802)을 수용하기에 충분하다. 추가적으로, 정지핀(802)은 바닥층(130a)의 원주방향 슬롯(804)을 통해 충분히 연장되며 포커스 링(130)이 달성할 수 있는(상부 표면(230a) 및 하부 표면(230b)의 구조와 관련된 예를 들어, 회전핀(140)의 이동 거리에 의해 제한될 수 있는) 각 높이에서 탑층(130b)의 리세스(806)와 맞물리는 수직 높이를 갖는다. 리세스(806)는 일반적으로 정지핀(802)의 대응하는 측방 치수(예를 들어, 임의의 공차를 더한)인 측방 치수(예를 들어, x-방향 및 y-방향에서)를 갖는다.
작동 시, 회전 가능한 프레임(138)의 회전은(전술한 바와 같이) 회전핀(140)이 원주방향 슬롯(710)에서 원주 방향으로 병진 이동하게 한다. 바닥층(130a)의 리세스(712)에 맞물리는 회전핀(140)의 이러한 병진은 바닥층(130a)이 서포트 표면(116)의 중심에 대응할 수 있는 회전 가능한 프레임(138)의 회전 축을 중심으로 회전하게 한다. 정지핀(802)이 리세스(806)와 맞물리면, 탑층(130b)은 바닥층(130a)과의 심각한 회전으로부터 방지되고, 따라서 바닥층(130a)은 탑층(130b)(및 ESC(108)의 플랜지(126))에 대해 회전한다. 탑층(130b)에 대한 바닥층(130a)의 회전으로, 탑층(130b)은 수직으로 병진될 수 있어, 리세스(806)는 정지핀(802)에 대해 수직으로 병진된다. 도 3 및 4와 관련하여 설명된 바와 같이, 바닥층(130a)의 상대적인 회전과 탑층(130b)의 수직 이동은 포커스 링(130)의 높이가 변화되게 한다.
도 9 및 도 10은 일부 실시예에 따라 포커스 링(130)의 높이가 플라즈마 제어에 어떻게 기여할 수 있는지를 개념적으로 예시한다. 도 9 및 도 10은 (도 1의 처리 장비(100)에 배치된 바와 같은) 반도체 기판(120) 및 포커스 링(130)의 단면도이다. 예를 들어, 도 9에서 포커스 링(130)은 도 3의 높이(302)를 갖고, 도 10에서 포커스 링(130)은 도 4의 높이(402)를 갖는다. 도 9를 참조하면, 플라즈마 시스(902)는 반도체 기판(120)의 엣지와 포커스 링(130) 사이의 갭 안으로 들어간다. 플라즈마 시스(902)는 일반적으로 반도체 기판(120)의 중앙에서 편평하고, 따라서 반도체 기판(120)의 중앙에 있는 플라즈마로부터의 이온 충격(904)은 일반적으로 반도체 기판(120)의 상부 표면에 수직일 수 있다. 반도체 기판(120)의 엣지에서, 플라즈마 시스(902)는 플라즈마 시스가 갭 안으로 들어갈 때 만곡되며, 따라서 반도체 기판(120)의 엣지에서 플라즈마로부터의 이온 충격(906)은 일반적으로 반도체 기판(120)의 상부 표면에 대해 수직이 아닐(예를 들어, 수직으로부터 약간의 각도) 수 있다. 도 10을 참조하면, 포커스 링의 높이를 증가시키면, 반도체 기판(120)의 중앙에서의 이온 충격(1004) 및 반도체 기판(120)의 엣지에서의 이온 충격(1006)은 모두 반도체 기판(120)의 상부 표면에 대체적으로 수직일 수 있다.
도 11은 일부 실시예에 따른 프로세서 기반 시스템(1100)을 도시한다. 프로세서 기반 시스템(1100)은 컴퓨터, 서버, PLC 등 또는 이들의 조합이거나 이를 포함할 수 있다. 프로세서 기반 시스템(1100)은 컨트롤러(190)로서 또는 여기에 설명된 임의의 동작을 구현하기 위한 임의의 다른 프로세서 기반 시스템으로서 구현될 수 있다. 프로세서 기반 시스템(1100)은 하나 이상의 프로세서(1102), 메모리 시스템(1112), 통신 버스(1122), 하나 이상의 입출력(I/O) 인터페이스(1132) 및 네트워크 인터페이스(1142)를 포함한다.
각각의 프로세서(1102)는 하나 이상의 프로세서 코어(1104)를 포함할 수 있다. 각각의 프로세서(1102) 및/또는 프로세서 코어(1104)는, 예를 들어 중앙 처리 장치(CPU), 축소된 명령 세트 컴퓨팅(RISC) 프로세서, CISC(Complex Instruction Set Computing) 프로세서, 그래픽 처리 장치(GPU), 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC) 등, 또는 이들의 조합과 같은 강화된 프로세서 또는 FPGA와 같은 프로그래밍 가능한 로직 상에 구현되는 소프트 프로세서일 수 있다.
메모리 시스템(1112)은 하나 이상의 메모리 컨트롤러(1114) 및 메모리(1116)를 포함한다. 메모리 컨트롤러(1114)는 특정 메모리(1116) 또는 메모리(1116)의 서브세트에 대한 읽기 및/또는 쓰기 액세스를 제어하도록 구성된다. 메모리(1116)는 메인 메모리, 디스크 스토리지, 또는 이들의 임의의 적절한 조합을 포함할 수 있다. 메모리(1116)는 DRAM(동적 랜덤 액세스 메모리), SRAM(정적 랜덤 액세스 메모리), EPROM(삭제 가능 프로그래밍 가능 읽기 전용 메모리), EEPROM(전기적 삭제 가능 프로그래밍 가능 읽기 전용 메모리), 플래시 메모리, 솔리드 스테이트 스토리지 등과 같은 임의 유형의 휘발성 또는 비휘발성 메모리를 포함할 수 있다. 메모리(1116)는 비일시적 기계 판독 가능 저장 매체이다. 명령(1118)은 메모리(1116)에 저장된다. 명령(1118)은 기계 실행 가능 코드(예를 들어, 기계 코드)일 수 있고 펌웨어, 소프트웨어, 프로그램, 애플리케이션, 또는 다른 기계 실행 가능 코드를 포함할 수 있다. 명령(1118)은 예를 들어, 하나 이상의 프로세서(1102)에 의해 실행될 때 여기에 설명된 다양한 기능 및 동작을 수행하는 소프트웨어 모듈(1120)을 구현할 수 있다.
하나 이상의 I/O 인터페이스(1132)는 하나 이상의 I/O 장치(1134)에 전기적으로 및/또는 통신 가능하게 결합되도록 구성된다. I/O 장치(1134)는 RF 신호 제어 회로(166), RF 바이어스 제어 회로(172), RF 신호 제어 회로(182) 및 모터(502)를 포함한다. RF 신호 제어 회로(166), RF 바이어스 제어 회로(172), RF 신호 제어 회로(182) 및 모터(502)는 I/O 인터페이스(1132)를 통해 각각의 설정점을 수신할 수 있다. 다른 실시예의 I/O 장치(1134)는 키보드, 마우스, 디스플레이 장치, 프린터 등을 포함한다. 하나 이상의 I/O 인터페이스(1132)는 산업용 애플리케이션 연결, 범용 직렬 버스(USB) 연결, HDMI(고화질 멀티미디어 인터페이스) 연결, Bluetooth® 회로 등과 같은 커넥터 또는 결합 회로를 포함할 수 있다.
네트워크 인터페이스(1142)는 네트워크(1144)에 통신 가능하게 연결되도록 구성된다. 네트워크 인터페이스(1142)는 이더넷 연결과 같은 유선 통신을 위한 회로를 포함할 수 있고 및/또는 Wi-Fi® 통신용 회로와 같은 무선 통신을 위한 회로를 포함할 수 있다. 예를 들어, 네트워크(1144)에 통신 가능하게 결합된 하나 이상의 컴퓨터 및/또는 서버는 네트워크(1144) 및 네트워크 인터페이스(1142)를 통해 프로세서 기반 시스템(1100)에 레시피, 프로세스 조건 등을 통신할 수 있다.
통신 버스(1122)는 하나 이상의 프로세서(1102), 메모리 시스템(1112), 하나 이상의 I/O 인터페이스(1132) 및 네트워크 인터페이스(1142)에 통신 가능하게 결합된다. 다양한 구성요소는 통신 버스(1122)를 통해 서로 간에 통신할 수 있다. 통신 버스(1122)는 통신을 중재하는 중재자를 포함하는 등의 방식으로 통신 흐름을 제어할 수 있다.
도 12는 일부 실시예에 따른 반도체 처리 방법(1200)의 흐름도이다. 방법(1200)은 이전에 설명된 처리 장비(100)를 사용하여 구현될 수 있다. 방법(1200)의 동작은 컨트롤러(190)에 의해(예를 들어, 하나 이상의 프로세서(1102)에 의한 명령(1118)의 실행에 의해) 개시 및/또는 제어될 수 있다. 블록(1202)에서, 반도체 기판(120)은 처리 장비(100)의 챔버(102) 내로 그리고 챔버(102) 내의 기판 서포트(106)(예를 들어, ESC(108)) 상으로 이송된다. 포커스 링(130)은 반도체 기판(120)이 챔버(102) 내로 이송됨에 따라 ESC(108)의 플랜지(126) 상에 배치될 수 있다. 포커스 링(130)은 가장 작은 높이 h0에 있을 수 있다. 반도체 기판(120)은 척킹 전극(122)에 DC 전압을 인가함으로써(예를 들어, 반도체 기판(120)을 척킹하기 위해) ESC(108)에 고정될 수 있다. DC 전압은 DC 전력 공급기(160)에 의해 생성되어 척킹 전극(122)에 인가될 수 있다. 반도체 기판(120)이 챔버(102) 내로 이송되고 서포트 표면(116) 상에 배치되면, 포커스 링(130)은 반도체 기판(120)을 측방으로 둘러싸며 배치된다.
블록(1204)에서, 포커스 링(130)의 높이가 조정된다. 높이를 목표 높이로 조정하여 플라즈마를 목표 방식으로 제어할 수 있다. 높이는 전술한 바와 같이 탑층(130b)에 대해 바닥층(130a)을 회전시킴으로써 조정될 수 있다. 컨트롤러(190)는 모터(502)가 회전 가능한 프레임(138)을 회전시키게 할 수 있으며, 이는 바닥층(130a)이 탑층(130b)에 대해 회전하게 한다. 이는 결국 포커스 링(130)의 높이를 조정하게 된다.
블록(1206)에서, 플라즈마 반도체 공정은 처리 장비(100)의 챔버(102)에서 수행된다. 플라즈마 반도체 공정은 예를 들어 에칭 공정, 증착 공정, 또는 임의의 다른 적용 가능한 공정일 수 있다. 플라즈마 반도체 공정의 실시예에는 스퍼터링, PVD, MDP, PECVD, IBE 및 RIE가 포함된다. 블록(1206)은 블록(1208)에서 챔버(102)의 프로세싱 볼륨(154)에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판(120)은 프로세싱 볼륨(154)에서 플라즈마에 노출될 수 있다. 플라즈마는 가스를 챔버(102) 내로 유동시키고 (예를 들어, 가스 공급 시스템(148)으로부터 가스 유입구(146), 가스 분배 플레이트(142) 및 가스 샤워헤드(144)를 통해) RF 신호를 RF 전극(132)에 인가함으로써 생성될 수 있다. 플라즈마는 RF 전극(132) 상의 RF 신호및 접지되어 있는 가스 샤워헤드(144)의 결과로서 생성될 수 있다. 블록(1206)은 블록(1210)에서 반도체 기판(120)의 주변부에서 플라즈마를 제어하는 단계를 더 포함한다. 용이함을 위해 별도로 설명하지만, 블록(1208, 1210)은 동일한 동작(들)에 의해 구현될 수 있다. 플라즈마는 RF 전극(132)에 인가되는 RF 신호에 의해 제어될 수 있다. 플라즈마는 도 9 및 도 10과 관련하여 설명된 바와 같이 포커스 링의 높이에 기초하여 포커스 링(130)을 사용하여 주변부에서 제어될 수 있다. 추가적으로 포커스 링(130)의 바닥층(130a)의 전극(202)에 RF 신호를 인가하여 반도체 기판(120)의 주변부의 플라즈마를 제어할 수 있다. RF 전력 공급기(180)는 RF 신호 제어 회로(182)로 출력되는 RF 신호를 생성할 수 있으며, RF 신호 제어 회로(182)는 RF 신호를 (조정된 진폭 및/또는 위상으로) 조정하고 조정된 RF 신호를 출력할 수 있다. RF 신호 제어 회로(182)에 의해 출력된 RF 신호는 바닥층(130a)의 전극(202)에 인가된다. 전극(202) 상의 RF 신호는 부분적으로 반도체 기판(120)의 주변부에서 전자기장을 제어하여 주변부에서 플라즈마를 제어할 수 있다. 추가적으로, 바이어스 전극(136)의 바이어싱은 블록(1208, 1210) 중 수행될 수 있다. 바이어싱은 RF 바이어스 신호를 바이어스 전극(136)에 인가하는 단계를 포함할 수 있다.
블록(1212)에서, 플라즈마 반도체 공정이 종료되고, 반도체 기판(120)이 처리 장비(100)의 챔버(102) 외부로 이송된다. 플라즈마 반도체 공정의 종료 시, RF 신호는 RF 전극(132) 및 포커스 링(130)의 전극(202)에 인가되는 것을 중단할 수 있으며(예를 들어, RF 전력 공급기(164, 180)를 턴오프해서), 가스는 챔버(102) 내로 공급되는 것을 중단하고 챔버(102) 밖으로 배출될 수 있다. 추가적으로, RF 바이어스 신호는 바이어스 전극(136)에 인가되는 것을 중단할 수 있다. 그러면, 포커스 링(130)은 다시 가장 작은 높이(h0)로 조정될 수 있다. ESC(108)로부터 반도체 기판(120)을 릴리즈하기 위해 DC 전압이 또한 중단될 수 있다(예를 들어, DC 전력 공급기(160)를 턴오프함으로써). 그 후, 반도체 기판(120)은 챔버(102) 외부로 이송될 수 있다.
도 13은 일부 실시예에 따른 반도체 처리 방법(1300)의 흐름도이다. 블록(1302)에서, 도 12와 관련하여 설명된 것과 같은 플라즈마 반도체 공정은 처리 장비(100)를 사용하여 제1의 복수의 반도체 기판(예를 들어, 하나 이상의 반도체 기판 로트)에 대해 수행된다. 플라즈마 반도체 공정은 제1 공정 조건을 갖고 수행된다. 제1 공정 조건은 RF 신호 제어 회로(182) 및 모터(502)의 설정점을 포함한다. 이러한 설정점에 기초하여, 플라즈마 반도체 공정 중 RF 신호가 포커스 링(130)의 전극(202)에 인가되고, 포커스 링(130)의 높이가 플라즈마 반도체 공정을 위해 설정된다.
블록(1304)에서, 제1 복수의 기판의 각각의 중앙에 근접한 제1 복수의 반도체 기판의 각각의 제1 특성이 측정되고, 블록(1306)에서, 제1 복수의 기판의 각각의 엣지에 근접한 제1 복수의 반도체 기판의 각각의 제2 특성이 측정된다. 제1 특성 및 제2 특성은 동일한 특징 또는 구성요소일 수 있다; "제1" 및 "제2"의 사용은 참조의 편의를 위한 것이다. 측정은 계측 도구를 사용하여 수행될 수 있다. 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 에칭된 리세스의 프로파일 각도이거나 이를 포함할 수 있다. 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 에칭된 리세스의 깊이이거나 이를 포함할 수 있다. 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 증착된 막의 두께이거나 이를 포함할 수 있다. 다른 특성도 측정될 수 있다. 제1 특성 및 제2 특성 사이의 변화는 제1 복수의 기판이 처리되었을 때 플라즈마 반도체 공정에서의 플라즈마의 불균일성을 나타낼 수 있다.
블록(1308)에서, 하나 이상의 프로세서 기반 시스템을 사용하여, 플라즈마 반도체 공정이 제2 복수의 반도체 기판에서 수행되는 동안 처리 장비에 적용될 제2 공정 조건이 결정된다. 제2 공정 조건은 블록(1304, 1306)에서 측정된 제1 특성과 제2 특성, 예를 들어 제1 특성과 제2 특성 사이의 차이에 기초하여 결정된다. 제2 공정 조건은 각각 제1 공정 조건과 동일한 공정 조건이지만, 제1 공정 조건과 제2 공정 조건의 값이나 데이터는 다를 수 있다. 실시예로서, APC(Advanced Process Control) 알고리즘을 작동하는 프로세서 기반 시스템은 포커스 링(130)의 전극(202)에 인가될 RF 신호(진폭 및 위상 포함)를 결정하고, 포커스 링(130)의 높이를 결정할 수 있다. 그러면 APC 알고리즘을 작동하는 프로세서 기반 시스템은 RF 신호 제어 회로(182)와 모터(502)를 설정하는 설정점을 결정할 수 있다.
블록(1310)에서, 제2 공정 조건이 플라즈마 반도체 공정을 위한 처리 장비에 적용된다. 예를 들어, APC 알고리즘을 작동하는 프로세서 기반 시스템은 (예를 들어, 네트워크(1144)를 통해) 제2 공정 조건을 컨트롤러(190)에 전달할 수 있다. 컨트롤러(190)는 플라즈마 반도체 공정의 레시피를 제2 공정 조건을 갖도록 재설정할 수 있고, 제2 공정 조건(예를 들어, 설정점)을 RF 신호 제어 회로(182)에 전달하여 RF 신호 제어 회로(182)가 제2 공정 조건에 기초하여 선택적으로 구성되도록 하고, 또 모터(502)에 전달하여 모터(502)가 포커스 링(130)의 높이를 조정하게 한다.
블록(1312)에서, 플라즈마 반도체 공정은 처리 장비(100)를 사용하여 제2 복수의 반도체 기판 상에서 수행된다. 플라즈마 반도체 공정은 제2 공정 조건을 갖고 수행된다. 제2 공정 조건의 설정점에 기초하여, 모터(502)는 포커스 링(130)의 높이를 구현하기 위해 탑층(130b)에 대해 바닥층(130a)을 회전시키고, RF 신호는 플라즈마 반도체 공정 중 전극(202)에 인가된다.
도 14, 15, 16, 17 및 18은 일부 실시예에 따른 각각의 포커스 링(1430, 1530, 1630, 1730, 1830)의 단면도이다. 이들 도면의 단면은 도 2a의 단면 2C-2C를 따른 것이다. 포커스 링(1430, 1530, 1630, 1730, 1830)은 각각의 포커스 링(1430, 1530, 1630, 1730, 1830)의 바닥층의 상부 표면 및/또는 탑층의 하부 표면을 제외하고는 전술한 포커스 링(130)과 유사할 수 있다.
도 14를 참조하면, 포커스 링(1430)의 바닥층(1430a)은 상부 표면(1440a)을 갖고, 포커스 링(1430)의 탑층(1430b)은 하부 표면(1440b)을 갖는다. 탑층(1430b)의 하부 표면(1440b)은 바닥층(1430a)의 상부 표면(1440a) 상에 배치되어 접촉하며 이에 의해 지지된다. 상부 표면(1440a)과 하부 표면(1440b)은 서로 보완적이다. 상부 표면(1440a)과 하부 표면(1440b)은 포커스 링(1430)을 중심으로 원주방향으로 주기적이며, 포커스 링(1430)의 중앙으로부터 주어진 방사 거리에서 동일한 주기 길이를 갖는다. 상부 표면(1440a) 및 하부 표면(1440b)의 돌출/오목 방사 라인(1450), 오목/돌출 방사 라인(1452), 및 돌출/오목 방사 라인(1454)이 포커스 링(1430)의 중앙으로부터 주어진 방사 거리에서 주기 길이(1460) 내에 도시되어 있다. 돌출/오목 방사 라인(1450), 오목/돌출 방사 라인(1452), 및 돌출/오목 방사 라인(1454)은 각각 상부 표면(1440a)에 대한 돌출 방사 라인, 오목 방사 라인, 돌출 방사 라인이고, 각각 하부 표면(1440b)에 대한 오목 방사 라인, 돌출 방사 라인, 오목 방사 라인이다. 주기 길이(1460)는 돌출/오목 방사 라인(1450, 1454) 사이에 도시되어 있다. 주기 길이(1460)는 주기 길이(1460)의 중간선(예를 들어, 오목/돌출 방사 라인(1452))을 중심으로 대칭이다.
상부 표면(1440a)과 하부 표면(1440b)은 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이의 연속적인 표면이다. 예를 들어, 돌출/오목 방사 라인(1450)부터 오목/돌출 방사 라인(1452)까지의 상부 표면(1440a)은 연속적이고, 오목/돌출 방사 라인(1452)부터 돌출/오목 방사 라인(1454)까지의 상부 표면(1440a)은 연속적이다. 추가적으로, 돌출/오목 방사 라인(1450)부터 오목/돌출 방사 라인(1452)까지의 하부 표면(1440b)은 연속적이고, 오목/돌출 방사 라인(1452)부터 돌출/오목 방사 라인(1454)까지의 하부 표면(1440b)은 연속적이다.
예시된 실시예에서, 상부 표면(1440a) 및 하부 표면(1440b)은 돌출 방사 라인 및 오목 방사 라인(예를 들어, 돌출/오목 방사 라인(1450), 오목/돌출 방사 라인(1452) 및 돌출/오목 방사 라인(1450))에서 불연속 표면이다. 예시된 실시예에서, 상부 표면(1440a) 및 하부 표면(1440b)은 반복되는 삼각 프리즘의 표면이다.
도 15를 참조하면, 포커스 링(1530)은 전술한 바와 같이 상부 표면(230a)을 갖는 바닥층(130a)을 갖는다. 탑층(1530b)은 하부 표면(1540b)을 갖는다. 탑층(1530b)의 하부 표면(1540b)은 바닥층(130a)의 상부 표면(230a) 상에 배치되어 접촉하며 이에 의해 지지된다. 하부 표면(1540b)은 일반적으로 평평한 표면으로부터 연장되는 돌출부(1542)를 갖는 평평한 표면이다. 하부 표면(1540b)은 상부 표면(230a)을 보완하지 않는다. 바닥층(130a)의 상부 표면(230a)은 주기적이며, 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에서 주기 길이(1560) 내에 돌출 방사 라인(1550), 오목 방사 라인(1552) 및 돌출 방사 라인(1554)을 갖는다. 탑층(1530b)의 하부 표면(1540b)의 돌출부(1542)는 포커스 링(1530) 주위의 원주 방향으로 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 동일한 주기 길이(1560)를 갖고 위치된다. 하부 표면(1540b)의 주기 길이(1560)는 각 돌출부(1542)를 교차하는 방사 라인을 중심으로 대칭적이다. 본 실시예에서, 하부 표면(1540b)은 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이에서 연속적이지 않다(예를 들어, 편평한 표면 상에 임의로 위치된 하나의 오목 방사 라인에 대해, 하부 표면(1540b)은 오목 방사 라인의 양쪽 측면에서 인접한 두 돌출 방사 라인에 연속적이지 않다).
도 16을 참조하면, 포커스 링(1630)은 전술한 바와 같이 하부 표면(230b)을 갖는 탑층(130b)을 갖는다. 바닥층(1630a)은 상부 표면(1640a)을 갖는다. 탑층(130b)의 하부 표면(230b)은 바닥층(1630a)의 상부 표면(1640a) 상에 배치되어 접촉하며 이에 의해 지지된다. 상부 표면(1640a)은 일반적으로 평평한 표면으로부터 연장되는 돌출부(1642)를 갖는 평평한 표면이다. 상부 표면(1640a)은 하부 표면(230b)을 보완하지 않는다. 탑층(130b)의 하부 표면(230b)은 주기적이며, 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 주기 길이(1660) 내의 돌출 방사 라인(1650), 오목 방사 라인(1652) 및 돌출 방사 라인(1654)을 갖는다. 바닥층(1630a)의 상부 표면(1640a)의 돌출부(1642)는 포커스 링(1630) 주위의 원주 방향으로 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 동일한 주기 길이(1660)를 갖고 위치된다. 상부 표면(1640a)의 주기 길이(1660)는 각 돌출부(1642)를 교차하는 방사 라인을 중심으로 대칭적이다. 본 실시예에서, 상부 표면(1640a)은 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이에서 연속적이지 않다(예를 들어, 편평한 표면에 임의로 위치된 하나의 오목 방사 라인에 대해, 상부 표면(1640a)은 오목 방사 라인의 양쪽 측면에서 인접한 두 돌출 방사 라인에 연속적이지 않다).
도 17을 참조하면, 포커스 링(1730)은 전술한 바와 같이 상부 표면(1440a)을 갖는 바닥층(1430a)을 갖는다. 탑층(1730b)은 하부 표면(1740b)을 갖는다. 탑층(1730b)의 하부 표면(1740b)은 바닥층(1430a)의 상부 표면(1440a) 상에 배치되어 접촉하며 이에 의해 지지된다. 하부 표면(1740b)은 일반적으로 평평한 표면으로부터 연장되는 돌출부(1742)를 갖는 평평한 표면이다. 하부 표면(1740b)은 상부 표면(1440a)을 보완하지 않는다. 바닥층(1430a)의 상부 표면(1440a)은 주기적이며, 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 주기 길이(1760) 내의 돌출 방사 라인(1750), 오목 방사 라인(1752) 및 돌출 방사 라인(1754)을 갖는다. 탑층(1730b)의 하부 표면(1740b)의 돌출부(1742)는 포커스 링(1730) 주위의 원주 방향으로 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 동일한 주기 길이(1760)를 갖고 위치된다. 하부 표면(1740b) 내의 주기 길이(1760)는 각 돌출부(1742)를 교차하는 방사 라인을 중심으로 대칭적이다. 본 실시예에서, 하부 표면(1740b)은 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이에서 연속적이지 않다(예를 들어, 편평한 표면에 임의로 위치된 하나의 오목 방사 라인에 대해, 하부 표면(1740b)은 오목 방사 라인의 양쪽 측면에서 인접한 두 돌출 방사 라인에 연속적이지 않다).
도 18을 참조하면, 포커스 링(1830)은 전술한 바와 같이 하부 표면(1440b)을 갖는 탑층(1430b)을 갖는다. 바닥층(1830a)은 상부 표면(1840a)을 갖는다. 탑층(1430b)의 하부 표면(1440b)은 바닥층(1830a)의 상부 표면(1840a) 상에 배치되어 접촉하며 이에 의해 지지된다. 상부 표면(1840a)은 일반적으로 평평한 표면으로부터 연장되는 돌출부(1842)를 갖는 평평한 표면이다. 상부 표면(1840a)은 하부 표면(1440b)을 보완하지 않는다. 탑층(1430b)의 하부 표면(1440b)은 주기적이고, 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 주기 길이(1860) 내의 돌출 방사 라인(1850), 오목 방사 라인(1852) 및 돌출 방사 라인(1854)을 갖는다. 바닥층(1830a)의 상부 표면(1840a)의 돌출부(1842)는 포커스 링(1830) 주위의 원주 방향으로 포커스 링(1530)의 중앙으로부터 주어진 방사 거리에 동일한 주기 길이(1860)를 갖고 위치된다. 상부 표면(1840a)의 주기 길이(1860)는 돌출부(1842)를 교차하는 방사 라인을 중심으로 대칭이다. 본 실시예에서, 상부 표면(1840a)은 돌출 방사 라인과 오목 방사 라인의 이웃하는 쌍 사이에서 연속적이지 않다(예를 들어, 편평한 표면에 임의로 위치된 하나의 오목 방사 라인에 대해, 상부 표면(1840a)은 오목 방사 라인의 양쪽 측면에서 인접한 두 돌출 방사 라인에 연속적이지 않다).
포커스 링의 바닥층 및 탑층의 다양한 상부 표면 및 하부 표면이 실시예로 제공되었다. 다른 실시예에 따라 포커스 링의 바닥층과 탑층의 상부 및 하부 표면에 대한 다른 수정 및 구성이 구현될 수 있다.
제1 실시예는 반도체 처리용 컴포넌트이다. 컴포넌트는 플라즈마 반도체 공정 중에 반도체 기판을 측방으로 둘러싸도록 구성된 포커스 링을 포함한다. 포커스 링은 하부 표면을 갖는 제1 링층과 상부 표면을 갖는 제2 링층을 포함한다. 상부 표면은 상부 표면과 접촉하는 하부 표면에 의해 제1 링층을 지지하도록 구성된다. 하부 표면과 상부 표면은 원주방향으로 주기적이다. 하부 표면과 상부 표면은 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖는다. 하부 표면과 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 제2 돌출 방사 라인을 포함한다. 제1 오목 방사 라인은 제1 돌출 방사 라인과 제2 돌출 방사 라인 사이에서 측방으로 배치된다. 제1 방사 거리에서의 주기 길이는 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지이다. 제1 돌출 방사 라인부터 제1 오목 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제1 오목 방사 라인부터 제2 돌출 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제2 링층은 상부 표면이 제1 링층을 지지하는 동안 제1 링층에 대해 측방으로 회전 가능하게 이동 가능하다.
제1 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인 및 제2 돌출 방사 라인 각각에서 연속될 수 있다.
제1 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인 및 제2 돌출 방사 라인 각각에서 불연속적일 수 있다.
제1 실시예에서, 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지의 제1 방사 거리에서의 주기 길이는 제1 오목 방사 라인을 중심으로 대칭일 수 있다.
제1 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 사인파형 표면일 수 있다. 제1 돌출 방사 라인, 제1 오목 방사 라인, 및 제2 돌출 방사 라인 각각은 사인파형 표면에 있을 수 있다.
제1 실시예에서, 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인, 제3 오목 방사 라인을 포함할 수 있다. 제3 돌출 방사 라인은 제2 오목 방사 라인과 제3 오목 방사 라인 사이에서 측방으로 배치될 수 있다. 제1 방사 거리에서의 주기 길이는 제2 오목 방사 라인부터 제3 오목 방사 라인까지일 수 있다. 제2 오목 방사 라인부터 제3 돌출 방사 라인까지의 하부 표면과 상부 표면 중 다른 하나는 연속적일 수 있다. 제3 돌출 방사 라인부터 제3 오목 방사 라인까지의 하부 표면과 상부 표면 중 다른 하나는 연속적일 수 있다. 또한, 이 컴포넌트에 있어서, 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인 및 제3 오목 방사 라인 각각에서 연속적일 수 있다. 또한, 이 컴포넌트에 있어서, 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인 및 제3 오목 방사 라인 각각에서 불연속적일 수 있다.
제1 실시예에서, 하부 표면과 상부 표면은 각각 사인파형 표면일 수 있다. 상부 표면은 하부 표면에 보완적일 수 있다.
제1 실시예에서, 제1 링층은 비전도성 재료일 수 있다.
제1 실시예에서, 제2 링층은 도전성 전극을 포함할 수 있다.
제1 실시예에서, 제2 링층은 수직으로 돌출된 플랜지를 포함할 수 있고, 플랜지는 제1 링층을 측방으로 구속하도록 구성될 수 있다.
제1 실시예에서, 제1 링층의 내부 수직 표면은 포커스 링의 중앙으로부터 제2 방사 거리에 있을 수 있다. 제2 링층의 내부 수직 표면은 포커스 링의 중앙으로부터 제3 방사 거리에 있을 수 있다. 제2 링층의 내부 수직 표면은 하부 표면이 제1 링층을 지지하는 동안 제1 링층 아래에 위치하도록 구성될 수 있다. 제2 방사 거리는 제3 방사 거리보다 작을 수 있다.
제1 실시예에서, 제2 링층은 바닥 표면을 가질 수 있고, 리세스는 바닥 표면으로부터 제2 링층에 있을 수 있다. 리세스는 리세스와 맞물리는 각각의 핀을 갖도록 구성될 수 있다.
제1 실시예에서, 제1 링층은 내부 측벽을 가질 수 있다. 슬롯은 내부 측벽으로부터 제1 링층의 깊이까지 제1 링층에 있을 수 있다. 슬롯은 각각의 핀이 슬롯과 맞물리도록 구성될 수 있다. 슬롯은 각각의 핀이 제1 링층에 대해 슬롯 내에서 수직으로 이동할 수 있도록 더 구성될 수 있다.
제1 실시예에서, 제2 링층은 제2 링층을 관통하는 슬롯을 가질 수 있다. 슬롯은 각각의 핀이 슬롯 내의 제2 링층에 대해 측방으로 이동할 수 있도록 구성될 수 있다. 제1 링층은 하부 표면으로부터 제1 링층 내에 리세스를 가질 수 있다. 리세스는 리세스와 맞물리는 각각의 핀을 갖도록 구성될 수 있다. 리세스는 각각의 핀이 제1 링층에 대해 리세스 내에서 수직으로 이동할 수 있도록 더 구성될 수 있다.
제2 실시예는 반도체 처리를 위한 처리 장비이다. 처리 장비에는 챔버, 기판 서포트 및 포커스 링 회전 어셈블리가 포함된다. 챔버는 챔버 내에 내부 볼륨을 가지고 있다. 기판 서포트는 챔버의 내부 볼륨 내에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 기판 서포트는 서포트 표면을 측방으로 둘러싸는 포커스 링을 지지하도록 구성된 플랜지를 포함한다. 포커스 링 회전 어셈블리는 챔버의 내부 볼륨에 적어도 부분적으로 배치된다. 포커스 링 회전 어셈블리는 서포트 표면에 수직인 축을 중심으로 포커스 링의 적어도 일부를 측방으로 회전시키도록 구성된다. 포커스 링 회전 어셈블리는 서포트 표면에 수직인 축을 중심으로 측방으로 회전하도록 구성된 프레임을 포함한다.
제2 실시예에서, 기판 서포트는 플랜지 위의 기판 서포트의 수직 측벽에 정지핀을 포함할 수 있다. 정지핀은 돌출된 위치에서 수직 측벽으로부터 측방으로 연장될 수 있다. 정지핀은 후퇴가능할 수 있다. 정지핀은 포커스 링의 내부 측벽에 있는 각각의 슬롯에 맞물리도록 구성될 수 있다. 추가적으로, 기판 서포트는 정지핀의 각각의 정지핀을 후퇴시키고 돌출시키도록 각각 구성된 액츄에이터를 포함할 수 있다.
제2 실시예에서, 기판 서포트는 플랜지로부터 수직으로 연장되는 정지핀을 포함할 수 있다. 정지핀은 포커스 링의 하부 표면에 있는 각각의 리세스와 맞물리도록 구성될 수 있다. 또한, 정지핀은 고정적일 수 있다.
제2 실시예에서, 포커스 링 회전 어셈블리는 회전핀을 더 포함할 수 있다. 회전핀은 프레임에 기계적으로 결합되어 이로부터 돌출될 수 있다. 회전핀은 플랜지를 통해 각각의 슬롯을 통해 연장될 수 있고 포커스 링의 바닥 표면에 있는 각각의 리세스와 맞물리도록 구성된 플랜지 위로 수직으로 돌출할 수 있다.
제2 실시예에서, 포커스 링 회전 어셈블리는 프레임에 기계적으로 결합되고 프레임을 측방으로 회전시키도록 구성된 모터를 더 포함할 수 있다.
제2 실시예는 포커스 링과 전기적으로 결합되는 전기 커넥터를 더 포함할 수 있다.
제2 실시예는 전력 공급기 및 제어 회로를 더 포함할 수 있다. 전력 공급기는 전력 공급기의 출력 노드에 전압을 출력하도록 구성될 수 있다. 제어 회로는 전력 공급기의 출력 노드에 전기적으로 결합되는 입력 노드를 가질 수 있고, 포커스 링에 전기적으로 결합되도록 구성된 출력 노드를 가질 수 있다. 제어 회로는 전압의 진폭, 위상 또는 이들의 조합을 조정하고 제어 회로의 출력 노드 상에 대응하는 조정된 전압을 출력하도록 제어가능할 수 있다. 추가적으로, 처리 장비는 컨트롤러를 더 포함할 수 있다. 컨트롤러는 하나 이상의 프로세서와 비일시적 메모리를 포함할 수 있다. 비일시적 메모리는 하나 이상의 프로세서에 의해 실행될 때 하나 이상의 프로세서가 제어 회로를 제어하여 진폭, 위상 또는 이들의 조합을 조정하게 할 수 있는 저장된 명령를 포함할 수 있다.
제3 실시예는 반도체 처리 방법이다. 이 방법은 포커스 링의 높이를 조정하는 단계를 포함한다. 포커스 링은 처리 장비의 챔버에서 반도체 기판을 측방으로 둘러싸며 배치된다. 포커스 링은 제1 링층과 제2 링층을 포함한다. 포커스 링의 높이를 조정하는 단계는 제1 링층에 대해 제2 링층을 회전시키는 단계를 포함한다. 제1 링층은 하부 표면을 갖는다. 제2 링층은 상부 표면을 갖는다. 하부 표면은 상부 표면 상에 배치되어 이와 접촉된다. 하부 표면과 상부 표면은 원주방향으로 주기적이다. 하부 표면과 상부 표면은 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖는다. 하부 표면과 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 제2 돌출 방사 라인을 포함한다. 제1 오목 방사 라인은 제1 돌출 방사 라인과 제2 돌출 방사 라인 사이에서 측방으로 배치된다. 제1 방사 거리에서의 주기 길이는 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지이다. 제1 돌출 방사 라인부터 제1 오목 방사 라인까지의 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 제1 오목 방사 라인부터 제2 돌출 방사 라인까지 하부 표면과 상부 표면 중 적어도 하나는 연속적이다. 방법은 포커스 링이 반도체 기판을 측방으로 둘러싸도록 배치되는 동안 챔버의 프로세싱 볼륨에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판은 플라즈마에 노출된다.
제3 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인 및 제2 돌출 방사 라인 각각에서 연속적일 수 있다.
제3 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인 및 제2 돌출 방사 라인 각각에서 불연속적일 수 있다.
제3 실시예에 있어서, 제1 돌출 방사 라인부터 제2 돌출 방사 라인까지의 제1 방사 거리에서의 주기 길이는 제1 오목 방사 라인을 중심으로 대칭일 수 있다.
제3 실시예에서, 하부 표면 및 상부 표면 중 적어도 하나는 사인파형 표면일 수 있다. 제1 돌출 방사 라인, 제1 오목 방사 라인, 및 제2 돌출 방사 라인 각각은 사인파형 표면에 있을 수 있다.
제3 실시예에서, 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인, 제3 오목 방사 라인을 포함할 수 있다. 제3 돌출 방사 라인은 제2 오목 방사 라인과 제3 오목 방사 라인 사이에서 측방으로 배치될 수 있다. 제1 방사 거리에서의 주기 길이는 제2 오목 방사 라인으로부터 제3 오목 방사 라인까지일 수 있다. 제2 오목 방사 라인부터 제3 돌출 방사 라인까지의 하부 표면과 상부 표면 중 다른 하나는 연속적일 수 있다. 제3 돌출 방사 라인부터 제3 오목 방사 라인까지의 하부 표면과 상부 표면 중 다른 하나는 연속적일 수 있다. 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인 및 제3 오목 방사 라인 각각에서 연속적일 수 있다. 이 방법에서, 하부 표면과 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인 및 제3 오목 방사 라인 각각에서 불연속적일 수 있다.
제3 실시예에서, 하부 표면과 상부 표면은 각각 사인파형 표면일 수 있다. 상부 표면은 하부 표면에 보완적일 수 있다.
제3 실시예에서, 제1 링층은 비전도성 재료일 수 있다.
제3 실시예에서, 제2 링층은 도전성 전극을 포함할 수 있다. 추가적으로, 방법은 플라즈마가 프로세싱 볼륨 내에 있는 동안 도전성 전극에 전압을 인가하는 단계를 더 포함할 수 있다.
제3 실시예에서, 제2 링층은 수직으로 돌출되는 플랜지를 포함할 수 있다. 플랜지는 제1 링층을 측방으로 구속하도록 구성될 수 있다.
제3 실시예에서, 제1 링층의 내부 수직 표면은 포커스 링의 중앙으로부터 제2 방사 거리에 있을 수 있고, 제2 링층의 내부 수직 표면은 포커스 링의 중앙으로부터 제3 방사 거리에 있을 수 있다. 제2 링층의 내부 수직 표면은 하부 표면이 제1 링층을 지지하는 동안 제1 링층 아래에 위치하도록 구성될 수 있다. 제2 방사 거리는 제3 방사 거리보다 작을 수 있다.
제3 실시예에서, 반도체 기판은 처리 장비의 챔버 내의 기판 서포트 상에 배치될 수 있다. 기판 서포트는 플랜지를 포함할 수 있다. 포커스 링은 플랜지 상에 배치될 수 있다. 포커스 링 회전 어셈블리는 제1 링층에 대해 제2 링층을 회전시킬 수 있다. 추가적으로, 포커스 링 회전 어셈블리는 프레임과, 프레임에 기계적으로 결합되고 프레임으로부터 돌출되는 회전핀을 포함할 수 있다. 회전핀은 플랜지를 통해 각각의 슬롯을 통해 연장될 수 있고 포커스 링의 바닥 표면에 있는 각각의 리세스와 맞물릴 수 있다. 제1 링층에 대해 제2 링층을 회전시키는 단계는 프레임을 회전시키는 단계를 포함할 수 있다. 또한, 포커스 링 회전 어셈블리는 모터를 포함할 수 있으며, 모터는 프레임을 회전시킬 수 있다.
기판 서포트는 플랜지 위의 기판 서포트의 수직 측벽에 정지핀을 포함할 수 있다. 제1 링층에 대해 제2 링층을 회전시키는 단계는 제1 링층의 내부 측벽에 있는 각각의 슬롯에 정지핀을 맞물리는 단계를 포함할 수 있다. 또한 이 방법에서 정지핀은 후퇴가능할 수 있다.
기판 서포트는 플랜지로부터 수직으로 연장되는 정지핀을 포함할 수 있다. 제1 링층에 대해 제2 링층을 회전시키는 단계는 제2 링층을 통해 각각의 슬롯을 통해 정지핀을 연장시키는 단계, 및 제1 링층의 하부 표면에 있는 각각의 리세스에서 정지핀을 맞물리는 단계를 포함할 수 있다. 또한 정지핀은 고정적일 수 있다.
제4 실시예는 반도체 처리 방법이다. 방법은 처리 장비를 사용하여 제1 복수의 기판 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 처리 장비는 플라즈마 반도체 공정 중 기판을 지지하도록 구성된 기판 서포트를 포함한다. 플라즈마 반도체 공정 중 포커스 링은 기판을 측방으로 둘러싸며 배치된다. 포커스 링은 제1 링층과 제1 링층을 지지하고 이와 접촉하는 제2 링층을 갖는다. 포커스 링의 높이는 제1 링층에 대해 제2 링층를 회전하여 조정할 수 있다. 제1 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 제1 높이를 구현하기 위해 제1 링층에 대한 제2 링층의 제1 회전량에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각각의 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 복수의 제1 기판의 각 엣지에 근접한 제1 복수의 기판의 각각의 제2 특성을 측정하는 단계를 포함한다. 제2 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서 기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 제2 높이를 구현하기 위해 제1 링층에 대한 제2 링층의 제2 회전량에 대응한다. 방법은 처리 장비를 사용하여 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
제4 실시예에서, 제1 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 중앙에 근접한 각각의 기판에 에칭된 리세스의 제1 프로파일 각도를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 엣지에 근접한 각각의 기판에 에칭된 리세스의 제2 프로파일 각도를 포함할 수 있다.
제4 실시예에서, 제1 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 중앙에 근접한 각각의 기판에 에칭된 리세스의 제1 깊이를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 엣지에 근접한 각각의 기판에 에칭된 리세스의 제2 깊이를 포함할 수 있다.
제4 실시예에서, 제1 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 중앙에 근접한 각각의 기판 상에 증착된 막의 제1 두께를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각각의 기판에 대해, 각 기판의 각 엣지에 근접한 막의 제2 두께를 포함할 수 있다.
제4 실시예에서, 제1 복수의 기판 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계는 제3 공정 조건을 더 가질 수 있다. 제3 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 전극에 인가되는 신호의 제1 진폭 및 제1 위상에 대응할 수 있다. 제2 공정 조건을 결정하는 단계는 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판 상에 플라즈마 반도체 공정을 수행하는 동안 적용될 제4 공정 조건을 결정하는 단계를 더 포함할 수 있다. 제4 공정 조건은 플라즈마 반도체 공정 중 포커스 링의 전극에 인가되는 신호의 제2 진폭 및 제2 위상에 대응할 수 있다. 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계는 제4 공정 조건을 더 가질 수 있다.
다양한 실시예가 상세히 설명되었지만, 첨부된 청구범위에 의해 정의된 범위를 벗어나지 않고 다양한 변경, 대체 및 치환이 이루어질 수 있음이 이해되어야 한다.

Claims (52)

  1. 반도체 처리용 컴포넌트로서, 상기 컴포넌트는:
    플라즈마 반도체 공정 중 반도체 기판을 측방으로 둘러싸도록 구성된 포커스 링을 포함하고, 상기 포커스 링은:
    하부 표면을 갖는 제1 링층; 및
    상부 표면을 갖는 제2 링층을 포함하며,
    상기 상부 표면은 상기 상부 표면과 접촉하는 상기 하부 표면에 의해 상기 제1 링층을 지지하도록 구성되며,
    상기 하부 표면과 상기 상부 표면은 원주방향으로 주기적이고;
    상기 하부 표면과 상기 상부 표면은 상기 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖고;
    상기 하부 표면과 상기 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 및 제2 돌출 방사 라인을 포함하며, 상기 제1 오목 방사 라인은 상기 제1 돌출 방사 라인과 상기 제2 돌출 방사 라인 사이에 측방으로 배치되며;
    상기 제1 방사 거리에서의 상기 주기 길이는 상기 제1 돌출 방사 라인부터 상기 제2 돌출 방사 라인까지이고;
    상기 제1 돌출 방사 라인부터 상기 제1 오목 방사 라인까지의 상기 하부 표면과 상기 상부 표면 중 상기 적어도 하나는 연속적이며;
    상기 제1 오목 방사 라인부터 상기 제2 돌출 방사 라인까지의 상기 하부 표면과 상기 상부 표면 중 상기 적어도 하나는 연속적이며; 및
    상기 제2 링층은 상기 상부 표면이 상기 제1 링층을 지지하는 동안 상기 제1 링층에 대해 측방으로 회전 가능하게 이동 가능한, 컴포넌트.
  2. 제1항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인 각각에서 연속적인, 컴포넌트.
  3. 제1항에 있어서,
    상기 하부 표면과 상기 상부 표면 중 상기 적어도 하나는 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인 각각에서 불연속적인, 컴포넌트.
  4. 제1항에 있어서,
    상기 제1 돌출 방사 라인부터 상기 제2 돌출 방사 라인까지의 상기 제1 방사 거리에서의 상기 주기 길이는 상기 제1 오목 방사 라인을 중심으로 대칭인, 컴포넌트.
  5. 제1항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 사인파형 표면이고, 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인은 각각 상기 사인파형 표면 상에 있는, 컴포넌트.
  6. 제1항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인, 제3 오목 방사 라인을 포함하고, 상기 제3 돌출 방사 라인은 상기 제2 오목 방사 라인 및 상기 제3 오목 방사 라인 사이에서 측방으로 배치되며;
    상기 제1 방사 거리에서의 상기 주기 길이는 상기 제2 오목 방사 라인부터 상기 제3 오목 방사 라인까지이고;
    상기 제2 오목 방사 라인부터 상기 제3 돌출 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 다른 하나는 연속적이며; 및
    상기 제3 돌출 방사 라인부터 상기 제3 오목 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 다른 하나는 연속적인, 컴포넌트.
  7. 제6항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 상기 제2 오목 방사 라인, 상기 제3 돌출 방사 라인 및 상기 제3 오목 방사 라인 각각에서 연속적인, 컴포넌트.
  8. 제6항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 상기 제2 오목 방사 라인, 상기 제3 돌출 방사 라인 및 상기 제3 오목 방사 라인 각각에서 불연속적인, 컴포넌트.
  9. 제1항에 있어서,
    상기 하부 표면 및 상기 상부 표면은 각각 사인파형 표면이고, 상기 상부 표면은 상기 하부 표면에 보완적인, 컴포넌트.
  10. 제1항에 있어서,
    상기 제1 링층은 비전도성 재료인, 컴포넌트.
  11. 제1항에 있어서,
    상기 제2 링층은 도전성 전극을 포함하는, 컴포넌트.
  12. 제1항에 있어서,
    상기 제2 링층은 수직으로 돌출하는 플랜지를 포함하고, 상기 플랜지는 상기 제1 링층을 측방으로 구속하도록 구성되는, 컴포넌트.
  13. 제1항에 있어서,
    상기 제1 링층의 내부 수직 표면은 상기 포커스 링의 중앙으로부터 제2 방사 거리에 있고;
    상기 제2 링층의 내부 수직 표면은 상기 포커스 링의 중앙으로부터 제3 방사 거리에 있으며, 상기 제2 링층의 상기 내부 수직 표면은 상기 하부 표면이 상기 제1 링층을 지지하는 동한 상기 제1 링층 아래에 있도록 구성되며; 및
    상기 제2 방사 거리는 상기 제3 방사 거리보다 작은, 컴포넌트.
  14. 제1항에 있어서,
    상기 제2 링층은 바닥 표면을 갖고, 리세스는 상기 바닥 표면으로부터 상기 제2 링층 내에 있으며, 상기 리세스는 상기 리세스와 맞물리는 각각의 핀을 갖도록 구성되는, 컴포넌트.
  15. 제1항에 있어서,
    상기 제1 링층은 내부 측벽을 갖고, 슬롯은 상기 내부 측벽으로부터 상기 제1 링층의 깊이까지의 상기 제1 링층 내에 있고, 상기 슬롯은 상기 슬롯과 맞물리는 각각의 핀을 갖도록 구성되며, 상기 슬롯은 상기 각각의 핀이 상기 제1 링층에 대해 상기 슬롯 내에서 수직으로 이동할 수 있도록 더 구성되는, 컴포넌트.
  16. 제1항에 있어서,
    상기 제2 링층은 상기 제2 링층을 관통하는 슬롯을 가지며, 상기 슬롯은 각각의 핀이 상기 슬롯 내의 상기 제2 링층에 대해 측방으로 이동할 수 있도록 구성되며; 및
    상기 제1 링층은 상기 하부 표면으로부터 상기 제1 링층 내에 리세스를 갖고, 상기 리세스는 상기 리세스와 맞물리는 상기 각각의 핀을 갖도록 구성되며, 상기 리세스는 상기 각각의 핀이 상기 제1 링층에 대해 상기 리세스 내에서 수직으로 이동할 수 있도록 더 구성되는, 컴포넌트.
  17. 반도체 처리용 처리 장비로서, 상기 처리 장비는:
    챔버 내에 내부 볼륨을 갖는 챔버;
    상기 챔버 내부에 배치되고, 반도체 기판을 지지하도록 구성된 서포트 표면을 갖고, 상기 서포트 표면을 측방으로 둘러싸는 포커스 링을 지지하도록 구성된 플랜지를 포함하는 기판 서포트; 및
    상기 챔버 내부에 적어도 부분적으로 배치된 포커스 링 회전 어셈블리를 포함하며,
    상기 포커스 링 회전 어셈블리는 상기 서포트 표면에 수직인 축을 중심으로 상기 포커스 링의 적어도 일부를 측방으로 회전시키도록 구성되며, 상기 포커스 링 회전 어셈블리는 상기 서포트 표면에 수직인 상기 축을 중심으로 측방으로 회전하도록 구성되는 프레임을 포함하는, 처리 장비.
  18. 제17항에 있어서,
    상기 기판 서포트는 상기 플랜지 위의 상기 기판 서포트의 수직 측벽에 정지핀을 포함하고, 상기 정지핀은 돌출된 위치에서 상기 수직 측벽으로부터 측방으로 연장되고, 상기 정지핀은 후퇴 가능하며, 상기 정지핀은 상기 포커스 링의 내부 측벽에 있는 각각의 슬롯에 맞물리도록 구성되는, 처리 장비.
  19. 제18항에 있어서,
    상기 기판 서포트는 상기 정지핀의 각 정지핀을 후퇴 및 돌출시키도록 각각 구성된 액추에이터를 포함하는, 처리 장비.
  20. 제17항에 있어서,
    상기 기판 서포트는 상기 플랜지로부터 수직으로 연장되는 정지핀을 포함하고, 상기 정지핀은 상기 포커스 링의 하부 표면에 있는 각 리세스와 맞물리도록 구성되는, 처리 장비.
  21. 제20항에 있어서,
    상기 정지핀은 고정적인, 처리 장비.
  22. 제17항에 있어서,
    상기 포커스 링 회전 어셈블리는 회전핀을 더 포함하고, 상기 회전핀은 상기 프레임에 기계적으로 결합되어 상기 프레임으로부터 돌출하며, 상기 회전핀은 상기 플랜지를 통해 각 슬롯을 통해 연장되고 상기 포커스 링의 바닥 표면에 있는 각각의 리세스와 맞물리도록 구성된 상기 플랜지 위로 수직으로 돌출하는, 처리 장비.
  23. 제17항에 있어서,
    상기 포커스 링 회전 어셈블리는 상기 프레임에 기계적으로 결합되고 상기 프레임을 측방으로 회전시키도록 구성된 모터를 더 포함하는, 처리 장비.
  24. 제17항에 있어서,
    상기 포커스 링에 전기적으로 결합되도록 구성된 전기 커넥터를 더 포함하는, 처리 장비.
  25. 제17항에 있어서,
    전력 공급기로서, 상기 전력 공급기의 출력 노드에 전압을 출력하도록 구성된 전력 공급기; 및
    상기 전력 공급기의 상기 출력 노드에 전기적으로 결합되는 입력 노드를 갖고, 상기 포커스 링에 전기적으로 결합되도록 구성된 출력 노드를 갖는 제어 회로를 더 포함하며,
    상기 제어 회로는 상기 전압의 진폭, 위상 또는 이들의 조합을 조정하고 상기 제어 회로의 상기 출력 노드 상에 대응하는 조정된 전압을 출력하도록 제어 가능한, 처리 장비.
  26. 제25항에 있어서,
    컨트롤러를 더 포함하며, 상기 컨트롤러는:
    하나 이상의 프로세서; 및
    상기 하나 이상의 프로세서에 의해 실행될 때 상기 하나 이상의 프로세서가 상기 진폭, 상기 위상 또는 이들의 조합을 조정하도록 상기 제어 회로를 제어하게 하는 저장된 명령을 포함하는 비일시적 메모리를 포함하는, 처리 장비.
  27. 반도체 처리 방법으로서, 상기 방법은:
    처리 장비의 챔버에서 반도체 기판을 측방으로 둘러싸도록 배치되고 제1 링층 및 제2 링층을 포함하는 포커스 링의 높이를 조정하는 단계; 및
    상기 플라즈마에 노출되는 상기 반도체 기판을 상기 포커스 링이 측방으로 둘러싸며 배치되는 동안 상기 챔버 내에서 플라즈마를 생성하는 단계를 포함하며;
    상기 포커스 링의 높이를 조정하는 단계는 상기 제1 링층에 대해 상기 제2 링층을 회전시키는 단계를 포함하고,
    상기 제1 링층은 하부 표면을 가지며;
    상기 제2 링층은 상부 표면을 갖고, 상기 하부 표면은 상기 상부 표면 상에 배치되어 접촉하며;
    상기 하부 표면 및 상기 상부 표면은 원주 방향으로 주기적이며;
    상기 하부 표면 및 상기 상부 표면은 상기 포커스 링의 중앙으로부터 동일한 제1 방사 거리에서 동일한 주기 길이를 갖고;
    상기 하부 표면 및 상기 상부 표면 중 적어도 하나는 제1 돌출 방사 라인, 제1 오목 방사 라인, 및 제2 돌출 방사 라인을 포함하며, 상기 제1 오목 방사 라인은 상기 제1 돌출 방사 라인 및 상기 제2 돌출 방사상 사이에 측방으로 배치되며;
    상기 제1 방사 거리에서의 상기 주기 길이는 상기 제1 돌출 방사 라인부터 상기 제2 돌출 방사 라인까지이고;
    상기 제1 돌출 방사 라인부터 상기 제1 오목 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 연속적이며; 및
    상기 제1 오목 방사 라인부터 상기 제2 돌출 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 연속적인, 방법.
  28. 제27항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인 각각에서 연속적인, 방법.
  29. 제27항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인 각각에서 불연속적인, 방법.
  30. 제27항에 있어서,
    상기 제1 돌출 방사 라인부터 상기 제2 돌출 방사 라인까지의 상기 제1 방사 거리에서의 상기 주기 길이는 상기 제1 오목 방사 라인을 중심으로 대칭인, 방법.
  31. 제27항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 상기 적어도 하나는 사인파형 표면이고, 상기 제1 돌출 방사 라인, 상기 제1 오목 방사 라인 및 상기 제2 돌출 방사 라인 각각은 사인파형 표면 내에 있는, 방법.
  32. 제27항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 제2 오목 방사 라인, 제3 돌출 방사 라인, 및 제3 오목 방사 라인을 포함하고, 상기 제3 돌출 방사 라인은 상기 제2 오목 방사 라인과 상기 제3 오목 방사 라인 사이에서 측방으로 배치되며;
    상기 제1 방사 거리에서의 상기 주기 길이는 상기 제2 오목 방사 라인부터 상기 제3 오목 방사 라인까지이고;
    상기 제2 오목 방사 라인부터 상기 제3 돌출 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 다른 하나는 연속적이며; 및
    상기 제3 돌출 방사 라인부터 상기 제3 오목 방사 라인까지의 상기 하부 표면 및 상기 상부 표면 중 다른 하나는 연속적인, 방법.
  33. 제32항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 상기 제2 오목 방사 라인, 상기 제3 돌출 방사 라인 및 상기 제3 오목 방사 라인 각각에서 연속적인, 방법.
  34. 제32항에 있어서,
    상기 하부 표면 및 상기 상부 표면 중 다른 하나는 상기 제2 오목 방사 라인, 상기 제3 돌출 방사 라인 및 상기 제3 오목 방사 라인 각각에서 불연속적인, 방법.
  35. 제27항에 있어서,
    상기 하부 표면 및 상기 상부 표면은 각각 사인파형 표면이고, 상기 상부 표면은 상기 하부 표면에 보완적인, 방법.
  36. 제27항에 있어서,
    상기 제1 링층은 비전도성 재료인, 방법.
  37. 제27항에 있어서,
    상기 제2 링층은 도전성 전극을 포함하는, 방법.
  38. 제37항에 있어서,
    상기 플라즈마가 상기 챔버 내에 있는 동안 상기 도전성 전극에 전압을 인가하는 단계를 더 포함하는 방법.
  39. 제27항에 있어서,
    상기 제2 링층은 수직으로 돌출하는 플랜지를 포함하고, 상기 플랜지는 상기 제1 링층을 측방으로 구속하도록 구성되는, 방법.
  40. 제27항에 있어서,
    상기 제1 링층의 내부 수직 표면은 상기 포커스 링의 상기 중앙으로부터 제2 방사 거리에 있고;
    상기 제2 링층의 내부 수직 표면은 상기 포커스 링의 상기 중앙으로부터 제3 방사 거리에 있고, 상기 제2 링층의 상기 내부 수직 표면은 상기 하부 표면이 상기 제1 링층을 지지하는 동안 상기 제1 링층 아래에 있도록 구성되며; 및
    상기 제2 방사 거리는 상기 제3 방사 거리보다 작은, 방법.
  41. 제27항에 있어서,
    상기 반도체 기판은 상기 처리 장비의 상기 챔버 내의 기판 서포트 상에 배치되고;
    상기 기판 서포트는 플랜지를 포함하고, 상기 포커스 링은 상기 플랜지 상에 배치되며; 및
    포커스 링 회전 어셈블리는 상기 제1 링층에 대해 제2 링층을 회전시키는, 방법.
  42. 제41항에 있어서,
    상기 포커스 링 회전 어셈블리는 프레임과, 상기 프레임에 기계적으로 결합되고 상기 프레임으로부터 돌출하는 회전핀을 포함하고;
    상기 회전핀은 상기 플랜지를 통해 각각의 슬롯을 통해 연장되고 상기 포커스 링의 바닥 표면에 있는 각각의 리세스와 맞물리며; 및
    상기 제1 링층에 대해 상기 제2 링층을 회전시키는 단계는 상기 프레임을 회전시키는 단계를 포함하는, 방법.
  43. 제42항에 있어서,
    상기 포커스 링 회전 어셈블리는 모터를 포함하고, 상기 모터는 상기 프레임을 회전시키는, 방법.
  44. 제41항에 있어서,
    상기 기판 서포트는 상기 플랜지 위의 상기 기판 서포트의 수직 측벽에 정지핀을 포함하고; 및
    상기 제1 링층에 대해 상기 제2 링층을 회전시키는 단계는 상기 제1 링층의 내부 측벽에 있는 각각의 슬롯에 상기 정지핀을 맞물리는 단계를 포함하는, 방법.
  45. 제44항에 있어서,
    상기 정지핀은 후퇴 가능한, 방법.
  46. 제41항에 있어서,
    상기 기판 서포트는 상기 플랜지로부터 수직으로 연장되는 정지핀을 포함하고; 및
    상기 제1 링층에 대해 상기 제2 링층을 회전시키는 단계는:
    상기 제2 링층을 통해 각각의 슬롯을 통해 상기 정지핀을 연장시키는 단계; 및
    상기 제1 링층의 상기 하부 표면에 있는 각각의 리세스에 상기 정지핀을 맞물리는 단계를 포함하는, 방법.
  47. 제46항에 있어서,
    상기 정지핀은 고정적인, 방법.
  48. 반도체 처리 방법으로서,
    처리 장비는 플라즈마 반도체 공정 중 기판을 지지하도록 구성된 기판 서포트, 및 상기 플라즈마 반도체 공정 중 상기 기판을 측방으로 둘러싸며 배치되고, 제1 링층과 제1 링층을 지지하고 접촉하는 제2 링층을 갖는 포커스 링을 포함하고,
    상기 포커스 링의 높이는 상기 제1 링층에 대해 상기 제2 링층을 회전시킴으로써 조정 가능하며,
    제1 공정 조건은 상기 플라즈마 반도체 공정 중 상기 포커스 링의 제1 높이를 구현하기 위해 상기 제1 링층에 대한 상기 제2 링층의 제1 회전량에 대응하고,
    제2 공정 조건은 상기 플라즈마 반도체 공정 중 상기 포커스 링의 제2 높이를 구현하기 위해 상기 제1 링층에 대한 상기 제2 링층의 제2 회전량에 대응하고,
    제1 특성 및 제2 특성은 상기 플라즈마 반도체 공정에 의해 형성되고,
    상기 방법은:
    상기 처리 장비를 사용하여 제1 복수의 기판 상에 상기 제1 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계;
    상기 제1 복수의 기판의 각각의 중앙에 근접한 상기 제1 복수의 기판의 각각의 상기 제1 특성을 측정하는 단계;
    상기 제1 복수의 기판의 각각의 엣지에 근접한 상기 제1 복수의 기판의 각각의 상기 제2 특성을 측정하는 단계;
    상기 제1 특성 및 상기 제2 특성에 기초하여 제2 복수의 기판 상에 상기 플라즈마 반도체 공정을 수행하는 동안 적용될 상기 제2 공정 조건을 결정하는 단계; 및
    상기 처리 장비를 사용하여 상기 제2 복수의 기판 상에 상기 제2 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계를 포함하는 반도체 처리 방법.
  49. 제48항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 프로파일 각도를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각각의 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 프로파일 각도를 포함하는, 방법.
  50. 제48항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 깊이를 포함하고; 및
    상기 제2 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 깊이를 포함하는, 방법.
  51. 제48항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판 상에 증착된 막의 제1 두께를 포함하고; 및
    상기 제2 특성은 상기 제1 복수의 기판 중 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 막의 제2 두께를 포함하는, 방법.
  52. 제48항에 있어서,
    상기 제1 복수의 기판 상에 제1 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계는 제3 공정 조건을 더 가지며;
    상기 제3 공정 조건은 상기 플라즈마 반도체 공정 중 상기 포커스 링의 전극에 인가되는 신호의 제1 진폭 및 제1 위상에 대응하고;
    상기 제2 공정 조건을 결정하는 단계는 상기 제1 특성 및 상기 제2 특성에 기초하여 상기 제2 복수의 기판 상에 상기 플라즈마 반도체 공정을 수행하는 동안 적용될 제4 공정 조건을 결정하는 단계를 더 포함하고;
    상기 제4 공정 조건은 상기 플라즈마 반도체 공정 중 상기 포커스 링의 상기 전극에 인가되는 신호의 제2 진폭 및 제2 위상에 대응하고; 및
    상기 제2 복수의 기판 상에 상기 제2 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계는 상기 제4 공정 조건을 더 갖는, 방법.
KR1020247001229A 2022-08-25 2022-08-25 플라즈마 반도체 처리용 다층 포커스 링 KR20240029761A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/114863 WO2024040526A1 (en) 2022-08-25 2022-08-25 Multi-layer focus ring for plasma semiconductor processing

Publications (1)

Publication Number Publication Date
KR20240029761A true KR20240029761A (ko) 2024-03-06

Family

ID=89819023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247001229A KR20240029761A (ko) 2022-08-25 2022-08-25 플라즈마 반도체 처리용 다층 포커스 링

Country Status (3)

Country Link
KR (1) KR20240029761A (ko)
CN (1) CN117561585A (ko)
WO (1) WO2024040526A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
JP2009010017A (ja) * 2007-06-26 2009-01-15 Mitsubishi Materials Corp パーティクル発生の少ないプラズマエッチング装置用フォーカスリング
CN101488468B (zh) * 2008-01-17 2010-12-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种晶片夹持系统及应用该夹持系统的半导体处理设备
CN103247507A (zh) * 2013-04-08 2013-08-14 上海华力微电子有限公司 一种复合等离子聚焦环及该聚焦环的更换方法

Also Published As

Publication number Publication date
WO2024040526A1 (en) 2024-02-29
CN117561585A (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
CN110462798B (zh) 在感应耦合等离子体处理室内以低偏压产生近衬底补充等离子体密度
KR102451669B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
US10580628B2 (en) Differentially pumped reactive gas injector
US9443731B1 (en) Material processing to achieve sub-10nm patterning
TWI657482B (zh) 用於多方向裝置加工的方向處理
JP7254791B2 (ja) 異方性パターンエッチングおよび処理のための方法および装置
KR20150032811A (ko) 듀얼 플라즈마 소스 반응 장치를 이용한 웨이퍼 프로세싱을 위한 이온 대 중성 종 제어
KR20140121368A (ko) 반도체 제조를 위한 내부 플라즈마 그리드
CN110752133A (zh) 基板支撑设备及具有基板支撑设备的等离子体处理设备
JP2008516426A (ja) プラズマ・エッチング均一性を改良するための方法および装置
US10002764B1 (en) Sputter etch material selectivity
KR20240029761A (ko) 플라즈마 반도체 처리용 다층 포커스 링
WO2024040520A1 (en) Segmented focus ring for plasma semiconductor processing and processing tool configured to use the segmented focus ring
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
WO2024040522A1 (en) Substrate support including multiple radio frequency (rf) electrodes
US11908754B2 (en) Method and system for controlling profile of critical dimension
US9728416B2 (en) Plasma tuning rods in microwave resonator plasma sources
JP2023544354A (ja) 延伸静電チャック電極を備える高温台座