KR20240024026A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20240024026A
KR20240024026A KR1020230105915A KR20230105915A KR20240024026A KR 20240024026 A KR20240024026 A KR 20240024026A KR 1020230105915 A KR1020230105915 A KR 1020230105915A KR 20230105915 A KR20230105915 A KR 20230105915A KR 20240024026 A KR20240024026 A KR 20240024026A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
silicon
plasma
substrate
Prior art date
Application number
KR1020230105915A
Other languages
English (en)
Inventor
용상현
김홍석
박주혁
최성하
김기헌
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20240024026A publication Critical patent/KR20240024026A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 치밀하고 견고한 실리콘 산화막을 효율적으로 형성하는 방법 및 이를 이용한 반도체 장치의 제조 방법을 제공한다. 상기 형성 방법은 반응 챔버에 기판을 제공하는 단계; 상기 기판 상에 유동성 실리콘 질화막을 형성하는 단계; 상기 유동성 실리콘 질화막을 유동성 실리콘 산화막으로 변환하는 단계; 유동성 실리콘 산화막을 치밀화하는 단계; 및 치밀화된 실리콘 산화막을 불활성 가스 플라즈마로 후처리하여 실리콘 산화막의 밀도를 증가시키는 단계를 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
하나 이상의 구현예는 기판 처리 방법에 관한 것으로, 더 구체적으로 기판 위에 치밀하고 단단한 실리콘 옥사이드 막을 효율적으로 형성하는 방법에 관한 것이다.
반도체 제조 공정에서 실리콘 옥사이드 막은 크게 나누어 두 가지 방법으로 형성될 수 있다. 하나의 방법은 산소 또는 수증기 분위기에서 800 ~ 1,200 ℃의 고온에서 기판위에 실리콘 옥사이드 막을 형성하는 열산화 공정이다. 이 공정은 실리콘 기판에 직접 산소를 공급하여 실리콘과 산소의 화학 반응으로 실리콘 기판의 일부분을 절연 물질로 전환하는 것을 포함한다. 다른 하나의 방법은 실리콘 함유 가스 및 산소 함유 가스를 반응 챔버 내에 공급하고, 이들 사이의 화학 반응을 통해 기판 표면에 실리콘 옥사이드 막을 형성하는 화학적 기상증착(CVD) 공정이다. CVD 공정은 반응 챔버 내에 화학적으로 반응성이 있는 원료 가스와 반응물을 공급하고, 기상 반응에 의해 생성된 고체 생성물을 기판 위에 형성한다. 이 공정은 유동성이 높은 가스로부터의 상변화를 이용하므로 높은 막 성장 속도 및 따라서 높은 단위 시간당 생산량(throughput)과 같은 장점 및 열산화 공정에 비해 낮은 온도에서 진행된다는 장점이 있다. 특히, 열산화 공정과 대조적으로, CVD 공정은 실리콘 기판의 실리콘 성분을 소모하지 않고 실리콘 산화물 막을 얻을 수 있다.
플라즈마 강화 CVD (PECVD) 공정은 화학 반응에 필요한 에너지원으로 열에너지를 사용하되 플라즈마에 의한 에너지를 동시에 이용하기 때문에 종래의 열 CVD 방법과 비교하여 저온에서도 실리콘 옥사이드 막을 비교적 빠르게 형성할 수 있다. 그러나, PECVD 공정에 의하여 증착된 유동성 실리콘 옥사이드 막은 열산화 공정에 의해 형성된 실리콘 옥사이드 막에 비하여 치밀하지 않고 단단하지 않아서, 습식 또는 건식 식각에 대한 식각 장벽층, 절연층 또는 디바이스 분리층 등으로서 역할을 하는 경우에는 불충분할 수 있다.
따라서, 반도체 제조 공정에서 치밀하고 단단한 고품질의 실리콘 옥사이드 막을 효율적으로 형성할 수 있는 기술이 요구된다.
하나 이상의 구현예는 반도체 제조 공정에서 치밀하고 단단한 고품질의 실리콘 옥사이드 막을 효율적으로 형성할 수 있는 실리콘 옥사이드 막의 형성 방법을 포함한다.
하나 이상의 구현예는 상기 실리콘 옥사이드 막의 형성 방법을 이용하는 반도체 장치의 제조 방법을 포함한다.
추가 측면은 다음의 설명에서 부분적으로 설명될 것이며, 부분적으로는 다음의 설명으로부터 명백해질 것이며, 또는 본 개시의 제시된 구현예의 실시에 의해 학습될 수 있을 것이다.
하나 이상의 구현예에 따르면, 실리콘 옥사이드 막의 형성 방법이 제공되며, 이 형성 방법은 기판을 반응 챔버 내에 제공하는 단계; 상기 반응 챔버에 실리콘 전구체 가스 및 질소 반응물 가스를 공급하고, 상기 반응 챔버 내를 플라즈마 상태로 유지하면서 상기 기판 상에 유동성 실리콘 나이트라이드 막을 형성하는 단계; 상기 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계; 상기 유동성 실리콘 옥사이드 막을 치밀화하여 치밀화된 상기 실리콘 옥사이드 막을 형성하는 치밀화 단계; 및 불활성 가스 플라즈마를 이용하여 상기 실리콘 옥사이드 막을 후처리하여 상기 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함한다.
구체적인 일 구현예에 따르면, 실리콘 옥사이드 막의 형성 방법이 제공되며, 이 형성 방법은 기판을 반응 챔버에 제공하는 단계; 상기 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물 가스를 공급하고, 상기 반응 챔버 내를 플라즈마 상태로 유지하면서 상기 기판 상에 유동성 실리콘 나이트라이드 막을 형성하는 단계; 상기 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계; 상기 유동성 실리콘 옥사이드 막을 치밀화하여 치밀화된 상기 실리콘 옥사이드 막을 형성하는 치밀화 단계; 및 불활성 가스 플라즈마를 이용하여 상기 실리콘 옥사이드 막을 후처리하여 상기 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함한다. 여기서 상기 실리콘 나이트라이드 막을 형성하는 단계는 상기 실리콘 전구체 가스 및 상기 질소 반응물 가스를 상기 반응 챔버로 공급하면서 0 W 초과 내지 약 500 W 범위의 전력 및 약 10 MHz 내지 약 60 MHz의 주파수를 갖는 RF 전력을 상기 반응 챔버에 인가하여 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리에 의해 수행된다. 상기 전환 단계는 상기 유동성 실리콘 나이트라이드 막에 대하여 원격식 산소 플라즈마를 도입하여 수행된다. 상기 치밀화 단계는 0 sccm 초과 내지 약 5000 sccm의 산소 가스를 흘리면서 상기 유동성 실리콘 옥사이드 막을 약 1.0 Torr 내지 약 20.0 Torr 및 약 300 ℃ 내지 약 550 ℃의 고온으로 급속 열처리(rapid thermal process)하여 수행된다. 상기 후처리 단계는 상기 불활성 가스로서 아르곤(Ar) 가스를 공급하면서 0 W 초과 내지 약 1500 W 범위의 전력 및 약 10 MHz 내지 약 60 MHz의 주파수를 갖는 RF 전력을 상기 반응 챔버에 인가하여 상기 기판 위에서 상기 불활성 가스 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리에 의해 수행될 수 있다.
추가 예시적인 구현예에 따르면, 본 개시의 실리콘 옥사이드 막의 형성 방법을 이용하는 반도체 디바이스의 제조 방법이 제공된다.
본 개시의 특정 구현예들의 상기 및 다른 측면, 특징 및 이점은 첨부 도면과 함께 취해진 다음의 설명으로부터 더욱 명백해질 것이다.
본 개시는 본 명세서에 개시된 임의의 특정 구현예(들)에 제한되지 않으며, 이들 및 다른 구현예들은 첨부 도면과 함께 취해진 다음의 상세한 설명으로부터 이 기술분야의 통상의 기술자에게 더 완전하게 분명해질 것이다.
도 1은 적어도 하나의 구현예에 따른 실리콘 옥사이드 막의 형성 방법을 예시하는 블록도이다.
도 2는 예시적 구현예에 따른 치밀도가 증가된 실리콘 옥사이드 막의 형성 방법의 공정 시퀀스를 나타내는 모식적인 다이아그램이다.
도 3a 및 3b는 아르곤(Ar) 가스 플라즈마를 사용하여 수행하는 후처리 단계 수행 전후의 실리콘 옥사이드 박막 상부 부분의 손상 여부를 관찰하기 위한 투과 전자 현미경(TEM) 단면 이미지이다.
도 4는 전환 단계 수행 이후(라인 a), 치밀화 단계 수행 이후(라인 b), 및 아르곤(Ar) 가스 플라즈마를 이용한 후처리 단계 수행 이후(라인 c)의 실리콘 옥사이드 박막의 결합(bond) 상태를 분석하기 위한 푸리에전환 적외선 스펙스럼(FT-IR)을 나타낸다.
도 5는 치밀화 단계 수행 이후(라인 a)의 실리콘 옥사이드 박막, 및 아르곤(Ar) 가스 플라즈마 후처리 단계 수행 이후(라인 b)의 실리콘 옥사이드 박막의 식각 속도비(WERR: wet etch rate ratio)의 변화를 나타낸다.
이하, 첨부된 도면을 참조하여 구체적인 구현예들을 상세히 설명한다.
구현예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 개시를 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 구현예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 아래의 구현예들로 한정되는 것은 아니다. 오히려, 이들 구현예는 본 개시를 더욱 충실하고 완전하게 하며 통상의 기술자에게 본 개시의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 구현예를 설명하기 위하여 사용되며, 본 개시를 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 특징, 영역, 숫자, 단계, 동작, 요소, 성분 및/또는 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 특징, 영역, 숫자, 단계, 동작, 요소, 성분 및/또는 그룹의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
이하, 구현예들은 구체적인 구현예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 공정 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 명세서에 설명된 구현예들은 본 명세서에 예시된 영역의 특정 형상에 제한된 것으로 해석되어서는 안되며, 예를 들면 제조 겅장상 초래되는 형상의 편차를 포함하여야 한다.
먼저, 예시적 구현예들에 따라, 기판 상에 실리콘 옥사이드 막을 형성하는 방법에 대해 설명한다. 본 개시에 따른 기판 상에 실리콘 옥사이드 막을 형성하는 방법은 기판을 처리하여, 예를 들어 반도체 디바이스와 같은 전자 디바이스를 형성하기 위해 사용될 수 있다.
도 1은 본 개시의 적어도 하나의 구현예에 따른 실리콘 옥사이드 막의 형성 방법을 예시하는 블록도이다.
도 1을 참조하면, 기판을 반응 챔버 내에 제공한다(21). 예를 들어, 반응 챔버는 반도체 제조 공정이 진행될 수 있는 반응 챔버일 수 있다. 예를 들어, 반응 챔버는 기판의 상부 표면 근방에 직접 플라즈마를 발생시킬 수 있는 인시튜 플라즈마 반응 챔버일 수 있다. 대안적으로, 반응 챔버는 이 반응 챔버로부터 원격으로 위치하는 원격 플라즈마 방전챔버 및 이 반응 챔버와 원격 플라즈마 방전 챔버를 연결하는 파이프를 포함하는 리모트 플라즈마(remote plasma) 반응 챔버일 수 있다.
기판은 그 위에 디바이스, 회로, 또는 막이 형성될 수 있는, 하부 재료 또는 재료들을 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 게르마늄과 같은 다른 IV족 재료, III-V족 또는 II-VI족 반도체와 같은 화합물 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 또한, 기판은 그 표면에 형성된 다양한 토폴로지, 예컨대 갭이라고 지칭되는 것과 같은 다양한 형태의 리세스 영역 등을 포함할 수 있다.
구체적으로, 기판은 Si 또는 Ge과 같은 반도체 물질, 또는 SiGe, SiC, GaAs, InAs, InP와 같은 다양한 화합물 반도체 물질을 포함할 수 있으며, 또한 SOI(Silicon on Insulator), SOS(Silicon on Sapphire) 등 반도체 장치, 디스플레이 장치 등에 사용되는 다양한 기판을 모두 포함할 수 있다.
일부 구현예에서, "기판"은 순수히 기판만을 지칭할 수도 있고, 또는 본 개시에 따른 막, 예를 들어 유동성 실리콘 나이트라이드 막 또는 실리콘 옥사이드 막 등이 그 위에 형성되기 전의 다양한 표면 구조를 갖는 기판을 지칭할 수도 있다.
용어 "막"은 실질적으로 핀홀 없이 두께 방향에 수직한 방향으로 연속적으로 연장되어 전체 타켓 또는 관심 표면을 커버하는 층, 또는 단순히 타켓 또는 관심 표면을 커버하는 층을 지칭한다. 일부 구현예에서, "층"은 표면에 형성된 특정 두께를 갖는 구조체를 지칭하거나, 막 또는 막이 아닌 구조체를 지칭한다. 막 또는 층은 특정 특성을 갖는 별개의 단일막 또는 층, 또는 다수의 막 또는 층으로 구성될 수 있고, 인접하는 막 또는 층 사이의 경계는 명확하거나 그렇지 않을 수 있으며, 물리적, 화학적, 및/또는 임의의 특성, 형성 공정 및 시퀀스, 및/또는 인접하는 막 또는 층의 기능 또는 목적에 기반하여 구축되거나 되지 않을 수 있다. 예를 들어, 기판의 표면은 수평면에 대해 평행한 평탄한 표면일 수 있으며, 또는 수평면에 대해 일정한 각도로 기울어진 표면일 수 있다. 또한, 기판의 표면은 수평면에 대해 볼록한 또는 오목한 표면일 수도 있다.
기판 상에 형성되는 실리콘 나이트라이드 막(또는 실리콘 옥사이드 막)은 유동성을 갖고 있으며, 또한 실리콘 나이트라이드 막의 유동 방향은 실리콘 나이트라이드 막에 가해지는 힘의 방향과 밀접한 관련이 있을 수 있다. 예를 들어, 실리콘 나이트라이드 막에 중력이 작용하는 경우, 실리콘 나이트라이드 막의 유동 방향은 중력이 작용하는 방향이기 때문에, 기판의 표면이 볼록한 표면인 경우에는 실리콘 나이트라이드 막은 볼록한 부분으로부터 그 둘레를 향해 유동되면서 형성될 수 있다. 대안적으로, 기판의 표면이 수평면으로부터 리세스된 오목한 표면인 경우에는, 유동성을 갖는 실리콘 나이트라이드 막은 오목한 부분을 향하여 유동되면서 형성될 수 있다. 반도체 디바이스의 제조 과정에서, 기판의 표면이 오목한 경우는, 예를 들어 갭 구조, 비아(via) 구조, 또는 단차 구조 등을 들 수 있다.
도 1을 다시 참조하면, 기판이 내부에 제공된 반응 챔버에 실리콘 전구체 가스 및 질소 반응물 가스를 공급할 수 있고, 반응 챔버 내를 플라즈마 상태로 유지하면서 PECVD 공정을 통하여 기판 상에 유동성 실리콘 나이트라이드 막을 형성할 수 있다(23).
필름 형성 단계(23)에서 실리콘 전구체로서, 예를 들어 형성되고 있는 막을 구성하는 실리콘 성분을 상기 막에 제공할 수 있는 실리콘 함유 전구체가 사용될 수 있다. 본 개시에서 실리콘 전구체는, 이에 제한되지 않지만, 실리콘 함유 올리고머(oligomer), 아미노실란, 아이오도실란, 실리콘 하이드로할라이드, 및 실리콘 할라이드 등의 실리콘 함유 전구체 중의 적어도 하나일 수 있다. 예를 들어, 실리콘 함유 전구체는 TSA, 즉 (SiH3)3N; DSO, 즉 (SiH3)2; DSMA, 즉 (SiH3)2NMe; DSEA, 즉 (SiH3)2NEt; DSIPA, 즉 (SiH3)2N(iPr); DSTBA, 즉 (SiH3)2N(tBu); DEAS, 즉 SiH3NEt2; DTBAS, 즉 SiH3N(tBu)2; BDEAS, 즉 SiH2(NEt2)2; BDMAS, 즉 SiH2(NMe2)2; BTBAS, 즉 SiH2(NHtBu)2; BITS, 즉 SiH2(NHSiMe3)2; DIPAS, 즉 SiH3N(iPr)2; TEOS, 즉 Si(OEt)4; SiCl4; HCD, 즉 Si2Cl6; 3DMAS, 즉 SiH(N(Me)2)3; BEMAS, 즉 SiH2[N(Et)(Me)]2; AHEAD, 즉 Si2(NHEt)6; TEAS, 즉 Si(NHEt)4; Si3H8; DCS, 즉 SiH2Cl2; SiHI3; SiH2I2; 및/또는 2개 내지 10개 정도의 반복 단위를 갖는 실리콘 함유 올리고머 등에서 선택된 적어도 하나를 포함할 수 있다. 실리콘 함유 올리고머의 구체적인 예는, 이에 한정되지 않지만 다이머-트리실릴아민, 트리머-트리실릴아민, 테트라머-트리실릴아민, 펜타머-트리실릴아민, 헥사머-트리실릴아민, 헵타머-트리실릴아민, 옥타머-트리실릴아민 등일 수 있다. 또다른 구현예에서, 실리콘 전구체는 탄소를 포함하지 않는 실리콘 전구체일 수 있으며, 실란(SiH4), 디실란(Si2H6), 트리실릴아민(trisilylamine), 실리콘 하이드로할라이드 및 실리콘 할라이드 중에서 선택된 적어도 하나일 수 있다. 실리콘 전구체는 반응 챔버에 단독으로 공급될 수 있거나, 또는 2 종 이상의 실리콘 전구체가 같이 반응 챔버에 공급될 수도 있다.
질소 반응물로서는, 예를 들어 질소 성분을 상기 막에 제공할 수 있는 질소 함유 가스가 사용될 수 있다. 질소 함유 가스는, 이에 제한되지 않지만, NH3, N2, N2O, NO2, N2H2, N2H4 및 이들의 혼합물로부터 선택되는 적어도 하나를 포함할 수 있다. 하나의 구현예에서, NH3 가스가 질소 반응물로서 사용될 수 있다.
질소 반응물은 실리콘 전구체의 올리고머화(oligomerization) 과정에서 축합 반응(condensation) 및 가교 결합(cross-linking)을 촉진하는 역할을 할 수 있다. 이에 의하여 형성되는 실리콘 나이트라이드 막의 결합 구조가 더 완전한 형태로 될 수 있다. 질소 반응물의 공급없이, 예를 들면 NH3 플라즈마의 공급없이 실리콘 전구체 소스만을 공급하여 갭 구조물을 갖는 기판 위에 실리콘 나이트라이드 막을 형성하는 경우, 갭 내를 공극 없이(void-free) 충전하기 어려울 수 있다. 실리콘 전구체 가스 및 질소 반응물 가스는 캐리어 가스로서 아르곤 가스와 함께 공급될 수 있다.
반응 챔버 내의 기판의 온도는, 예를 들어 약 0 ℃ 내지 약 150℃, 예를 들면 약 30℃ 내지 약 70℃로 유지될 수 있다. 또한, 실리콘 전구체 용기의 온도는 약 0 ℃ 내지 약 150℃, 예를 들면 약 30℃ 내지 약 70℃로 유지될 수도 있다. 반응 챔버 내를 플라즈마 상태로 하기 위해 상대적으로 낮은 RF 전력, 예를 들어 0 W초과 내지 약 500 W, 약 100 W 내지 약 500 W, 구체적으로 약 200 W 내지 약 400 W의 RF 전력을 인가할 수 있다. 이때 사용되는 RF 주파수는 약 10 MHz 내지 약 60 MHz, 바람직하게는 약 20 MHz 내지 약 30 MHz의 주파수일 수 있다. 막 형성 단계 동안의 반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 6.0 Torr 범위로 유지될 수 있다. 반응 챔버를 플라즈마 분위기로 만들기 위해서, 예시적 구현예들에서는 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물가스를 함께 공급하면서 RF 전력을 반응 챔버에 직접 인가하여 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리(in-situ plasma treatment)를 사용할 수 있다.
질소 반응물과 함께 반응 챔버 내로 공급된 실리콘 전구체는 플라즈마 분위기의 반응 챔버 내에서 기판에 공급되는 열 에너지에 의해 기판 상에서 유동성을 갖고 유동하기 시작하며, 그 결과 기판 상에 유동성 실리콘 나이트라이드 막을 형성할 수 있다. 이때, 실리콘 전구체가 적절한 유동성을 갖도록 기판의 온도는 상대적으로 저온, 예를 들어 약 150℃ 이하, 예를 들면 약 30℃ 내지 약 70℃ 사이의 온도로 유지될 수 있다. 기판 온도는 기판이 탑재된 히팅 블록의 온도를 직접 제어, 또는 반응 챔버 내의 분위기 온도 제어 또는 실리콘 전구체 소스의 용기 온도의 제어에 의하여 조절될 수 있다.
이러한 온도 범위에서 유지되는 기판 상에 단량체 또는 단일 분자의 실리콘 전구체 소스가 공급되면 실리콘 전구체가 쉽게 휘발되어 유동성을 상실할 수 있다. 한편, 분자 구조가 복잡한 중합체 실리콘 전구체가 공급되면, 실리콘 전구체의 유의미한 유동성을 가질 수 없을 수 있다. 따라서, 이러한 기판 온도의 범위에서 실리콘 소스가 기판 상에서 유의미한 그리고 반도체 제조 공정에 적절한 유동성을 가질 수 있도록 분자 구조가 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조의 실리콘 전구체가 사용될 수 있다.
또 다른 일 구현예에서, 상기 실리콘 전구체는 탄소를 포함하지 않을 수 있다. 탄소는 막내에서 불순물로 작용할 수 있고 막의 식각 특성을 변화시킬 수 있다, 따라서, 탄소를 함유하지 않은 실리콘 소스를 공급함으로써 보다 균일한 식각 특성을 지닌 막을 형성할 수 있다.
기판에 공급된 실리콘 전구체는 기판 상에서 유동하며, 실리콘 전구체가 기판 상에서 유동할 때 실리콘 전구체 분자간에 결합이 이루어지면서 약 10여개의 반복 단위를 갖는 사슬 구조가 형성될 수 있다. 이것을 올리고머화라고 한다. 올리고머화 공정은 실리콘 전구체 분자간의 축합 반응(condensation)을 통해 촉진될 수 있다. 축합 반응에서, 실리콘 전구체의 Si-H 결합에서 수소가 반응 부산물로 제거될 수 있다. 축합 반응을 통해 결합된 올리고머들은 유동성을 갖는 실리콘 나이트라이드 막 내를 유동하면서 가교 결합(cross-linking)을 통해 망목 구조(cross-linked structure)를 형성할 수 있다. 이에 의하여, 기판 상에 유동성 실리콘 나이트라이드 막이 형성될 수 있다(23).
한편, 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이하 (1 : ≤1) (예를 들어, 1 : 0.5)가 되면, 즉 실리콘 나이트라이드 막 내의 질소 원자 개수가 실리콘 원자 개수보다 적게 되면, 막 내에서 가교 결합이 방해받아 부분적인 올리고머화를 낳을 수 있다. 그러한 부분적인 올리고머화는 형성되는 실리콘 나이트라이드 막의 강도 등의 기계적 특성을 저하시킬 뿐만 아니라, 후술하는 후처리 단계에서 실리콘 나이트라이드 막의 수축(shrinkage) 등의 원인이 될 수 있다. 따라서, 실리콘 나이트라이드 막 내의 질소 원자의 부족을 해결하기 위해 질소 반응물을 실리콘 전구체 소스와 함께 공급함으로써, 실리콘 나이트라이드 막 내에 질소 원자를 추가적으로 공급할 수 있다. 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1) (예를 들어, 1 : 1.5)이 되면, 즉 실리콘 나이트라이드 막 내의 질소 원자 개수가 실리콘 원자 개수 이상이 되면 가교 결합의 형성이 더 효율적이 되어 올리고머화가 촉진될 수 있고, 또한 실리콘 나이트라이드 막 내에 포어의 형성이 억제될 수 있다.
따라서, 실리콘 나이트라이드 막의 올리고머화를 촉진하고 실리콘 나이트라이드 막 내에 포어의 형성을 억제하기 위해서, 실리콘 전구체와 함께 질소 반응물을 공급할 뿐만 아니라 실리콘 전구체에 대한 질소 반응물의 공급을 충분히 제공할 필요가 있다. 예를 들어, 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1 : ≥1(예를 들어, 1 : 1.5)이 되도록 실리콘 전구체 및 질소 반응물을 공급할 수 있다. 일부 구현예들에서, 질소 반응물로서 NH3를 사용하는 경우, NH3의 공급량은 예를 들어, 0 sccm 초과 내지 약 2,500 sccm, 바람직하게는 약 200 sccm 내지 약 2,000 sccm의 범위일 수 있다.
도 1을 다시 참조하면, 기판 상에 형성된 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계(25)가 수행될 수 있다.
전환 단계(25)는 유동성 실리콘 나이트라이드 막에 대하여 원격식 산소 플라즈마(remote O2 plasma)를 도입하여 유동성 실리콘 나이트라이드 막을 유동성 실리콘 옥사이드 막으로 전환하는 단계를 포함한다. 전환 단계(25)에서 사용되는 원격식 산소 플라즈마는 반응 챔버로부터 원격 위치하는 원격 플라즈마 방전챔버에서 0 W 초과 내지 약 5000 W, 예를 들면 약 1000 W 내지 약 4000 W, 구체적으로 약 2000 W 내지 약 2500 W의 전력 및 약 10 MHz 내지 약 60 MHz, 예를 들면 약 13.56 MHz내지 약 30 MHz의 주파수를 갖는 RF를 인가하여 형성된 것일 수 있다. 이후, 원격식 산소 플라즈마는 파이프를 통하여 반응 챔버 내로 도입될 수 있다. 전환 단계 동안, 반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 3.0 Torr 범위로 유지될 수 있다. 이때, 유동성 실리콘 나이트라이드 막이 유동성 실리콘 옥사이드 막으로 전환될 수 있도록 기판의 온도는 상대적으로 낮은 온도, 예를 들면 약 0℃ 내지 약 300℃, 예를 들면 약 50℃ 내지 약 200℃, 약 50℃ 내지 약 150℃의 온도로 유지될 수 있다.
도 1을 참조하면, 기판 상에 형성된 유동성 실리콘 옥사이드 막에 대하여 치밀화 단계(27)가 수행될 수 있다. 치밀화 단계(27)를 통하여 유동성 실리콘 옥사이드 막은 치밀화될 수 있고 단단하게 경화될 수 있다. 치밀화 단계(27)는 0 sccm 초과 내지 약 5000 sccm의 산소 가스를 흘리면서 유동성 실리콘 옥사이드 막을 급속 열처리하여 치밀화된 실리콘 옥사이드 막을 형성하는 단계를 포함할 수 있다. 급속 열처리시의 공정 조건은 약 1.0 Torr 내지 약 20.0 Torr, 예를 들면 약 2.0 Torr 내지 약 15.0 Torr, 구체적으로 약 5.0 Torr 내지 약 10.0 Torr의 압력; 및 약 50 ℃ 내지 약 650 ℃, 예를 들면 약 100 ℃ 내지 약 600 ℃, 구체적으로 약 300 ℃ 내지 약 550 ℃ 또는 약 500 ℃ 내지 약 550 ℃의 온도로 유지될 수 있다. 치밀화 단계(27)를 통하여 실리콘 옥사이드 막의 표면은 치밀하고 단단하게 되어 탄소 또는 질소와 같은 외부의 불순물들이 실리콘 옥사이드 막 내로 침투하는 것을 방지할 수 있다. 일 구현예에서, 상기 치밀화 단계(27)는 별도의 장치, 가령 열처리 장치에서 수행할 수 있다. 예를 들어, 반응 챔버에서 기판상에 유동성 실리콘 나이트라이드 막 형성 및 유동성 실리콘 옥사이드막으로 전환한 후, 상기 기판을 열처리 챔버로 이송하여 치밀화 공정을 수행할 수 있다. 다른 구현예에서, 상기 막 형성, 막전환 및 치밀화 단계를 한 반응 챔버에서 인시튜로 수행할 수 있다.
도 1을 다시 참조하면, 기판 상에 형성된 실리콘 옥사이드 막에 대해 후처리(post-treatment)를 수행할 수 있다(29). 후처리는 실리콘 옥사이드 막의 표면을 더 치밀화하는 것으로서, 탄소 또는 질소와 같은 외부의 불순물들이 실리콘 옥사이드 막 내로 침투하는 것을 추가적으로 방지할 수 있다. 후처리 단계(29)는 불활성 가스 플라즈마를 이용하여 실리콘 옥사이드 막을 후처리하여 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함할 수 있다. 플라즈마를 이용한 후처리 단계는 불활성 가스, 예를 들면 아르곤(Ar) 가스 또는 헬륨(He) 가스를 공급하면서 기판 위에 플라즈마를 발생시키는 인시튜 플라즈마 처리 방식으로 수행할 수 있다. 이온 포격 효과에 따른 막의 치밀화를 보다 촉진하기 위해 원자량이 큰 아르곤 가스를 이용하는 것이 더 효과적일 수 있다.
반응 챔버 내의 기판의 온도는, 예를 들어 약 0 ℃ 내지 약 150℃, 예를 들면 약 50℃ 내지 약 150℃로 유지될 수 있다. 반응 챔버 내를 플라즈마 분위기로 하기 위해 RF 전력, 예를 들어 0 W 초과 내지 약 1500 W, 약 100 W 내지 약 1000 W, 구체적으로 약 500 W 내지 약 900 W의 RF 전력을 인가할 수 있다. 이때 사용되는 RF 주파수는 약 10 MHz 내지 약 60 MHz, 바람직하게는 약 20 MHz 내지 약 30 MHz의 주파수일 수 있다. 반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 5.0 Torr 범위로 유지되도록 한다. 반응 챔버를 플라즈마 분위기로 만들기 위해서, 예시적 구현예들에서는 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물가스를 함께 공급하면서 RF 전력을 반응 챔버에 직접 인가하여 기판 위에서 불활성 가스 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리를 사용할 수 있다.
구현예들에 따른 막 형성 방법에서, 실리콘 옥사이드 막의 식각 속도비(WERR; Wet Etch Rate Ratio)를 감소하고자 할때, 실리콘 옥사이드 막을 치밀화한 후 아르곤(Ar) 가스 플라즈마를 인가하지 않을 때 보다 실리콘 옥사이드 막을 치밀화한 후에 아르곤(Ar) 가스 플라즈마를 인가했을 때 더 빨리 식각 속도비(WERR) 감소를 달성할 수 있다. 여기서, 식각 속도비(WERR; Wet Etch Rate Ratio)는 1100℃, 및 산소 혹은 수증기 분위기하에서 열산화막 공정에 의해 형성된 실리콘 옥사이드막의 식각 속도(WER; Wet Etch Rate) 대비, 본 개시의 유동성 PECVD 방법으로 형성된 실리콘 옥사이드 막의 식각 속도(WER)의 비로 정의된다. 구체적으로, 식각 속도는 측정 대상의 실리콘 옥사이드 막이 형성된 기판을 1:100의 비율로 희석된 불산 수용액(dHF; diluted hydrofluoric acid)에 일정 시간(가령 60초) 동안 침지한 후 희석된 불산 수용액에 의한 식각 두께를 측정함으로써 계산된다.
예를 들면, 식각 속도비(WERR)는 유동성 PECVD 방법으로 형성된 실리콘 옥사이드막의 식각 속도(WER1)를 열산화막 공정으로 형성된 실리콘 옥사이드막의 식각 속도(WER2)로 나눈 것으로 정의되며, 아래와 같이 계산식으로 표현될 수 있다.
WERR (%) = (WER 1 / WER 2) X 100.
종래 공정에서는, 유동성 실리콘 나이트라이드 막을 형성한 후, 적어도 30 분의 전환 단계 및 적어도 3 시간의 치밀화 단계가 수행되어 약 10%의 식각 속도비(WERR) 감소가 달성된다. 이와 대조적으로, 구현예들에 따른 막 형성 방법에서, 적어도 30 분의 치밀화 단계(27), 및 아르곤(Ar) 가스 플라즈마를 이용한, 10 분 이상, 즉 최소 10 분의 후처리 단계(29)가 수행되어도 약 10% 이상의 충분한 식각 속도비 감소를 일으킬 수 있다. 즉, 동일한 비율의 식각 속도비 감소를 달성하기 위해, 종래의 방법에서는 적어도 3 시간 이상의 막 전환 및 30분 이상의 막 치밀화가 요구되었다. 이와 대조적으로, 본 개시에 따른 구현예에서는 약 30 분 이상의 막 치밀화 및 10분 이상의 후처리만을 요구하므로, 막의 치밀화를 위한 기판 처리 시간을 대폭 단축할 수 있으며 목표로 하는 WERR을 달성할 수 있다.
도 2는 예시적인 일 구현예에 따른 치밀도가 증가된 실리콘 옥사이드 막의 형성 방법의 공정 시퀀스를 나타내는 모식적인 다이아그램이다.
도 2를 참조하면, 예시적인 일 구현예에 따른 실리콘 옥사이드 막의 형성 방법은 시간을 나타내는 가로축을 따라 크게 유동성 실리콘 나이트라이드 막을 형성하기 위한 막 형성 단계, 전환 단계, 치밀화 단계, 및 후처리 단계(post-treatment step)를 포함할 수 있다.
도 2를 참조하면, 막 형성 단계에서, 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물 가스를 공급하고, 반응 챔버 내를 플라즈마 분위기로 유지하면서 PECVD 공정을 통하여 기판 상에 유동성 실리콘 나이트라이드 막을 형성할 수 있다.
막 형성 단계에서, 실리콘 전구체로서, 예를 들어 실리콘 성분을 상기 막에 제공할 수 있는 실리콘 함유 전구체가 사용될 수 있다. 실리콘 전구체는, 이에 제한되지 않지만, 아미노실란, 아이오도실란, 실리콘 하이드로할라이드, 실리콘 할라이드 및 실리콘 함유 올리고머 등의 실리콘 함유 전구체 중의 적어도 하나 혹은 그 혼합물을 포함할 수 있다. 다른 구현예에서, 실리콘 전구체는 탄소를 포함하지 않는 실리콘 전구체일 수 있으며 실란(SiH4), 디실란(Si2H6), 실리콘 하이드로할라이드, 실리콘 할라이드 및 트리실릴아민(trisilylamine) 중에서 선택된 적어도 하나일 수 있다. 실리콘 전구체는 반응 챔버에 단독으로 공급될 수 있거나, 또는 2 종 이상의 실리콘 전구체가 같이 반응 챔버에 공급될 수도 있다.
질소 반응물로서는, 예를 들어 질소 성분을 상기 막에 제공할 수 있는 질소 함유 가스가 사용될 수 있다. 질소 함유 가스는, 이에 제한되지 않지만, NH3, N2, N2O, NO2, N2H2, N2H4 및 이들의 혼합물로부터 선택되는 적어도 하나를 포함할 수 있다. 구체적으로, NH3 가스가 질소 반응물로서 사용될 수 있다.
질소 반응물은 실리콘 전구체의 올리고머화 과정에서 축합 반응(condensation) 및 가교 결합(cross-linking)을 촉진하는 역할을 할 수 있다. 그 결과, 형성되는 실리콘 나이트라이드 막의 결합 구조가 더 완전한 형태로 될 수 있다. 질소 반응물의 공급없이, 예를 들면 NH3 플라즈마의 공급없이 실리콘 전구체 소스만을 공급하여 갭 구조물을 갖는 기판 위에 실리콘 나이트라이드 막을 형성하는 경우, 갭 내를 공극 없이(void-free) 충전하기 어려울 수 있다.
실리콘 전구체 가스 및 질소 반응물 가스는 캐리어 가스로서 아르곤 가스와 함께 반응 챔버 내로 공급될 수 있다. 이때 실리콘 전구체 가스는 아르곤 캐리어 가스에 의해 운반되며, 반응 챔버 내에는 퍼지 가스, 예를 들어 아르곤 가스가 연속적으로 흐를 수 있다.
반응 챔버 내의 기판의 온도는, 예를 들어 약 0 ℃ 내지 약 150℃, 예를 들면 약 30℃ 내지 약 70℃로 유지될 수 있다. 또한, 실리콘 전구체 용기의 온도는 약 0℃ 내지 약 150℃, 예를 들면 약 30℃ 내지 약 70℃로 유지될 수도 있다. 반응 챔버 내를 플라즈마 분위기로 하기 위해, 상대적으로 낮은 RF 전력, 예를 들어 0 W 초과 내지 약 500 W, 약 100 W 내지 약 500 W, 구체적으로 약 200 W 내지 약 400 W의 RF 전력을 인가할 수 있다. 이때 사용되는 RF 주파수는 약 10 MHz 내지 약 60 MHz, 바람직하게는 약 20 내지 약 30 MHz의 주파수일 수 있다. 막 형성 단계 동안,반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 6.0 Torr 범위로 유지될 수 있다. 반응 챔버를 플라즈마 분위기로 만들기 위해서, 예시적 구현예들에서는 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물가스를 함께 공급하면서 RF 전력을 반응 챔버에 직접 인가하여 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리를 사용할 수 있다.
질소 반응물과 함께 반응 챔버로 공급된 실리콘 전구체는 플라즈마 분위기의 반응 챔버에서 기판에 공급되는 열 에너지에 의해 기판 상에서 유동성을 갖고 유동하기 시작하며, 그 결과 기판 상에 유동성 실리콘 나이트라이드 막을 형성한다. 이때, 실리콘 전구체가 적절한 유동성을 갖도록 기판의 온도는 상대적으로 저온, 예를 들어 약 150℃ 이하, 또는 예를 들면 약 30℃ 내지 약 70℃ 사이의 온도로 유지될 수 있다. 이러한 온도 범위에서 유지되는 기판에 단량체(monomer) 실리콘 전구체 소스가 공급되면, 실리콘 전구체가 쉽게 휘발되어 유동성을 상실할 수 있다. 반대로, 분자 구조가 복잡한 중합체 실리콘 전구체가 공급되면, 실리콘 전구체의 유의미한 유동성을 가질 수 없을 수 있다. 따라서, 이러한 기판 온도의 범위에서 실리콘 소스가 기판 상에서 유의미한 그리고 반도체 제조 공정에 적절한 유동성을 가지도록 분자 구조가 지나치게 단순하거나 지나치게 복잡하지 않는 분자 구조의 실리콘 전구체가 사용될 수 있다.
다른 구현예에서, 실리콘 전구체가 예를 들면 메틸, 에틸 또는 프로필기 등의 탄소함유기(carbon-containing group)를 포함하는 경우, 실리콘 나이트라이드 막 형성 공정 중에서 탄소함유 물질이 발생할 수 있다. 탄소는 막 내에 불순물로 막의 순도를 저하시키거나 막의 특성, 가령 식각 속도를 변화시켜 후속 공정에서 소자불량의 원인으로 작용할 수 있다. 따라서, 실리콘 전구체로서는 적절한 분자량을 갖으며 탄소를 포함하지 않는 실리콘 전구체를 사용하는 것이 바람직할 수 있다.
기판에 공급된 실리콘 전구체는 기판 상에서 유동하며, 실리콘 전구체가 기판 상에서 유동할 때, 실리콘 전구체 분자들이 함께 결합하여 약 10 개의 반복 단위를 갖는 사슬 구조가 형성될 수 있다. 이것을 올리고머화(oligomerization)라고 한다. 올리고머화는 실리콘 전구체 분자간의 축합 반응을 통해 촉진될 수 있다. 축합 반응에서, 실리콘 전구체의 Si-H 결합에서 수소가 반응 부산물로 제거될 수 있다. 축합 반응을 통해 결합된 올리고머는 유동성을 갖는 실리콘 나이트라이드 막 내를 유동하면서 가교 결합을 통해 망목 구조를 형성할 수 있다. 이에 의하여 기판 상에 유동성 실리콘 나이트라이드 막이 형성될 수 있다.
실리콘 나이트라이드 막의 올리고머화를 촉진하고 실리콘 나이트라이드 막 내에 포어의 형성을 억제하기 위해서, 실리콘 전구체와 함께 질소 반응물을 공급할 뿐만 아니라 실리콘 전구체에 대하여 충분한 양의 질소 반응물을 제공할 필요가 있다. 예를 들어, 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1)(예를 들면, 1 : 1.5)이 되도록 실리콘 전구체 및 질소 반응물을 공급할 수 있다. 일부 구현예들에서, 질소 반응물로서 NH3를 사용하는 경우, NH3의 공급량은 예를 들어, 0 sccm초과 내지 약 2,500 sccm, 바람직하게는 약 200 sccm 내지 약 2,000 sccm의 범위 내일 수 있다.
도 2를 다시 참조하면, 막 형성 단계 이후에 기판 상에 형성된 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계가 수행될 수 있다.
전환 단계는 유동성 실리콘 나이트라이드 막에 대하여 원격식 산소 플라즈마(remote O2 plasma)를 도입하여 유동성 실리콘 나이트라이드 막을 유동성 실리콘 옥사이드 막으로 전환하는 단계를 포함할 수 있다. 전환 단계에서 사용되는 원격식 산소 플라즈마는 반응 챔버로부터 원격 위치하는 원격 플라즈마 방전챔버에서 0 W 초과 내지 약 5000 W, 예를 들면 약 1,000 W 내지 약 4,000 W, 구체적으로 약 2,000 W 내지 약 2,500 W의 전력 및 약 10 MHz 내지 약 60 MHz, 예를 들면 약 13.56 내지 약 30 MHz의 주파수를 갖는 RF를 인가하여 형성된 것일 수 있다. 이후, 원격식 산소 플라즈마는 파이프를 통하여 반응 챔버 내로 도입될 수 있다. 전환 단계 동안, 반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 3.0 Torr 범위로 유지될 수 있다. 이때, 유동성 실리콘 나이트라이드 막이 유동성 실리콘 옥사이드 막으로 효과적으로 전환될 수 있도록, 기판의 온도는 상대적으로 낮은 온도, 예를 들면 약 0℃ 내지 약 300℃, 예를 들면 약 50℃ 내지 약 200℃, 또는 약 50℃ 내지 약 150℃의 온도로 유지될 수 있다.
도 2를 다시 참조하면, 전환 단계 이후에 기판 상에 형성된 유동성 실리콘 옥사이드 막에 대하여 치밀화 단계(densification step)가 수행될 수 있다. 치밀화 단계를 통하여, 유동성 실리콘 옥사이드 막은 치밀화될 수 있고 단단하게 경화될 수 있다. 치밀화 단계는 0 sccm 초과 내지 약 5000 sccm의 산소 가스를 흘리면서 유동성 실리콘 옥사이드 막을 급속 열처리하여 치밀화된 실리콘 옥사이드 막을 형성하는 단계를 포함할 수 있다. 급속 열처리시 공정 조건은 약 1.0 Torr 내지 약 20.0 Torr, 예를 들면 약 2.0 Torr 내지 약 15.0 Torr, 구체적으로 약 5.0 Torr 내지 약 10.0 Torr의 압력; 및 약 50 ℃ 내지 약 650 ℃, 예를 들면 약 100 ℃ 내지 약 600 ℃, 구체적으로 약 300 내지 약 550 ℃ 또는 약 500 ℃ 내지 약 550 ℃의 온도로 유지될 수 있다. 치밀화 단계를 통하여 실리콘 옥사이드 막의 표면은 치밀화되어 탄소 또는 질소와 같은 외부의 불순물들이 실리콘 옥사이드 막 내로 침투하는 것을 방지할 수 있다. 일 구현예에서, 상기 치밀화 단계는 기판을 막 형성 챔버에서 별도의 장치로 이송하여 수행될 수 있다. 예를 들어, 상기 치밀화 단계는 퍼니스(furnace) 장치 혹은 급속 열처리 장치(RTP or RTA; Rapid Thermal Processing or Rapid Thermal Annealing)에서 수행될 수 있다.
도 2를 다시 참조하면, 기판 상에 형성된 실리콘 옥사이드 막에 대해 후처리(post-treatment)가 수행될 수 있다. 후처리는 실리콘 옥사이드 막의 표면을 더 치밀화하는 것으로서, 탄소 또는 질소와 같은 외부의 불순물들이 실리콘 옥사이드 막 내로 침투하는 것을 추가적으로 방지할 수 있다. 후처리 단계는 불활성 가스 플라즈마를 이용하여 실리콘 옥사이드 막을 후처리하여 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함할 수 있다. 플라즈마를 이용한 후처리 단계는 불활성 가스, 예를 들면 아르곤(Ar) 가스를 공급하면서 기판 위에 플라즈마를 발생시키는 인시튜 플라즈마 처리 방식으로 수행할 수 있다.
반응 챔버 내의 기판의 온도는, 예를 들어 약 0 ℃ 내지 약 150℃, 예를 들면 약 50℃ 내지 약 150℃로 유지될 수 있다. 반응 챔버 내를 플라즈마 분위기로 하기 위해, RF 전력, 예를 들어 0 W 초과 내지 약 1500 W, 약 100 W 내지 약 1000 W, 구체적으로 약 500 W 내지 약 900 W의 RF 전력을 인가할 수 있다. 이때 사용되는 RF 주파수는 약 10 MHz 내지 약 60 MHz, 바람직하게는 약 20 MHz 내지 약 30 MHz의 주파수일 수 있다. 반응 챔버 내의 압력은 약 1.0 Torr 내지 약 9.0 Torr, 구체적으로 약 2.0 Torr 내지 약 5.0 Torr 범위로 유지될 수 있다. 반응 챔버를 플라즈마 분위기로 만들기 위해서, 예시적 구현예들에서는 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물 가스를 함께 공급하면서 RF 전력을 반응 챔버에 직접 인가하여 기판 위에서 불활성 가스 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리를 사용할 수 있다.
아르곤(Ar) 가스 플라즈마를 이용한 후처리 단계 후의 실리콘 옥사이드 막의 식각 속도(WER)는 이전 단계인 치밀화 단계를 수행한 후의 실리콘 옥사이드 막의 식각 속도에 비하여 적어도 10% 이상 감소할 수 있다.
구체적으로, 열산화막 공정에 의해 형성된 실리콘 옥사이드 막 대비, 약 10% 가량의 식각 속도비(WERR)의 감소를 달성하기 위해, 종래 공정에서는 막 형성 단계(즉, 유동성 나이트라이드 막 형성)를 수행한 후, 적어도 약 3시간 이상의 막 전환 및 30분 이상의 치밀화를 요구한다. 이와 대조적으로, 본 개시에 따른 구현예들은 적어도 약 30분 이상의 막 치밀화 및 약 10분 이상의 아르곤(Ar) 후처리 만을 요구한다. 따라서, 막 치밀화 및 목표 WERR 달성을 위한 기판 처리 시간이 대폭 단축될 수 있다.
한편, 구체적으로 도시되지 않았지만, 막 형성 단계와 전환 단계의 사이, 전환 단계와 치밀화 단계의 사이, 및/또는 치밀화 단계와 후처리 단계의 사이에는 퍼지 단계가 포함될 수 있다. 퍼지 단계에서, 막 형성 단계에서 공급되고 남은 과잉의 실리콘 전구체(들) 또는 질소 반응물(들), 또는 반응 부산물들이 제거될 수 있다. 또한, 막 형성 단계에서, 실리콘 전구체(들) 또는 질소 반응물(들)은 연속적으로 공급될 수 있지만, 단속적으로(intermittently) 공급될 수도 있다. 후자의 경우, 실리콘 전구체(들) 및 질소 반응물(들)이 공급되지 않는 때에도 퍼지가 수행될 수 있다.
또한, 구체적으로 도시되지 않았지만, 막 형성 단계는 목표로 하는 막 두께를 얻을 때까지 복수 회 수행될 수 있으며, 후처리 단계도 목표로 하는 표면 치밀도가 얻어질 때까지 복수 회 수행될 수 있다.
실시예
이하, 도 1 및 2를 참조하여 설명된 공정에 따라 예시적 실시예들에 따른 실리콘 옥사이드 막의 형성 방법을 수행하였다. 실리콘 전구체 소스로서, 실리콘을 함유하는 올리고머, 예를 들면 트리실릴아민 계열의 올리고머 전구체를 사용하였으며, 질소 반응물로서는 NH3 가스를 사용하였다. 아래 표 1은 본 실시예에 따른 치밀도가 증가된 실리콘 옥사이드 막의 형성 방법의 각 단계의 구체적인 공정 조건들을 나타낸다.
단계 공정 조건
항목 유량
(sccm)		 공정 시간 (sec)
막 형성 단계 가스 캐리어 Ar 0 > 내지 3,000
(바람직하게는 500 내지 2000)		 30 내지 90
(바람직하게는 50 내지 70)
NH3 0 > 내지 2,500
(바람직하게는 200 내지 2,000)
Si 전구체 0 > 내지 3,000(바람직하게는 500 내지 2,000)
Ar 0 > 내지 3,000(바람직하게는 500 내지 2,000)
플라즈마 조건s RF 전력
(W)		 0 > 내지 500
(바람직하게는 200 내지 400)
RF 주파수(MHz) 10 내지 60
(바람직하게는 13.56 내지 30)
공정 압력 (Torr) 1.0 내지 9.0
(바람직하게는 2.0 내지 6.0)
공정 온도 (℃) 0 내지 150 (바람직하게는 30 내지 70)
전환 단계 가스 O2 0 > 내지 5,000
(바람직하게는 2,000 내지 2,500)		 0.1 내지 20,000
(바람직하게는 1,800<)
Ar 0 > 내지 1,500
(바람직하게는 800 내지 1,200)
플라즈마 조건 RF 전력
(W)		 0 > 내지 5,000
(바람직하게는 1,000 내지 2,500)
RF 주파수
(MHz)		 10 내지 60
(바람직하게는 13.56 내지 30)
공정 압력
(Torr)		 1.0 내지 9.0
(바람직하게는 2.0 내지 3.0)
공정 온도(℃) 0 내지 300(바람직하게는 50 내지 150)
치밀화 단계
 가스 O2 0 > 내지 5,000
(바람직하게는 500 내지 1,500)		 0.1 내지 50,000
(바람직하게는 3,600<)
공정 압력
(Torr)		 1.0 내지 20.0
(바람직하게는 5.0 내지 10.0)
공정 온도(℃) 50 내지 650 (바람직하게는 300 내지 550)
후처리 단계 가스 (sccm) Ar 0 내지 3,000
(바람직하게는 200 내지 2,000)		 0.1-3,600
(바람직하게는 1,800<)
플라즈마
조건		 RF 전력 (W) 0 내지 1,500
(바람직하게는 500 내지 900)
RF 주파수(MHz) 10 내지 60
(바람직하게는 13.56-30)
공정 압력
(Torr)		 1.0 내지 9.0
(바람직하게는 2.0 내지 5.0)
공정 온도 (℃) 0 내지 150
(바람직하게는 50 내지 150)
얻어진 실리콘 옥사이드 박막에 대하여 투과 전자 현미경(TEM) 사진, 푸리에전환 적외선 스펙스럼(FT-IR), 및 식각 속도비(WERR) 분석을 수행하여 아르곤 플라즈마 후처리(Ar plasma post-treatment)를 진행한 경우와 진행하지 않은 경우의 박막 특성 변화를 비교하였다.
도 3a 및 도 3b는 아르곤(Ar) 가스 플라즈마를 사용하는 후처리 단계 수행 전후의 실리콘 옥사이드 박막 상부 부분의 손상 존재 여부를 조사하기 위한 투과 전자 현미경(TEM) 단면 이미지이다. 도 3a는 치밀화 단계 수행 이후이지만 후처리 단계 수행 이전의 실리콘 옥사이드 박막의 TEM 단면 사진이다. 도 3b는 치밀화 단계 및 후처리 단계 모두 수행 이후의 실리콘 옥사이드 박막의 TEM 단면 사진이다.
도 3a 및 도 3b는 실리콘 기판 (10, 10') 위에 형성된 실리콘 옥사이드 박막(12, 12')을 나타낸다. 참조 번호 14 또는 14'로 표시된 부분은 배경 공간을 나타낸다. 도 3a 및 도 3b는 아르곤 플라즈마 후처리(Ar plasma post-treatment) 수행 전후의 박막 상부에 변화는 없으며, 각각의 박막의 두께도 약 65 nm 전후로 큰 변화가 없는 것을 나타낸다. 이는 Ar 플라즈마 후처리를 진행하여도 플라즈마로 인한 박막의 손상 및 수축은 없는 것을 나타낸다.
도 4는 전환 단계 수행 이후(라인 a), 550℃에서의 치밀화 단계 수행 이후(라인 b), 및 아르곤 플라즈마 후처리 단계 수행 이후(라인 c)의 실리콘 옥사이드 박막의 결합 상태를 분석하기 위한 푸리에변환 적외선 스펙스럼(FT-IR)을 나타낸다.
구체적으로, 도 4는 전환 단계 수행(라인 a), 550℃에서의 치밀화 단계 수행(라인 b) 및 아르곤 플라즈마 후처리 단계 수행(라인 c) 이후의 각각의 실리콘 옥사이드 박막의 FT-IR 스펙트럼 변화를 나타낸다. 이들 스펙트럼은 치밀화 수행 이후(라인 b)의 박막에서 Si-O-Si 피크 강도가 상승하고, 특히 치밀화 및 Ar 플라즈마 후처리 수행(라인 c) 이후의 박막에서는 Si-N 피크 및 Si-H 피크가 감소한 것을 나타낸다. 이는 Ar 플라즈마 후처리를 진행한 박막이 추가적인 치밀화로 인해서 Si-H 결합 및 Si-N 결합이 감소하고 Si-O 본딩이 늘어난 것으로 볼 수 있다. 이러한 결과는 Ar 플라즈마 후처리 이후 축합 및 가교 반응이 더 진행되어 실리콘 옥사이드 박막 내의 N 및 H 비율이 감소하는 것을 나타낸다. 따라서, Ar 플라즈마 후처리를 수행하는 것은 실리콘 나이트라이드 막에서 실리콘 옥사이드 막으로의 전환이 더 촉진되고 치밀도가 증가하는 기술적 장점을 제공할 수 있다.
표 2는 러더포드 후방산란 분광법 (RBS) 및 X선 광전자 분광법(XPS) 분석을 통해서 얻은, 550℃에서의 치밀화 단계 수행 이후의 실리콘 옥사이드 박막, 및 550℃에서의 치밀화 단계 수행 및 Ar 플라즈마 후처리 단계 수행 이후의 실리콘 옥사이드 박막내의 각 원소별 농도를 나타낸다. 표 2는 도 4의 FT-IR 결과와 유사한 결과가 얻어진 것을 나타낸다. 구체적으로, 이 결과는 Ar 플라즈마 후처리를 진행한 실리콘 옥사이드 박막의 경우 박막 내의 N 및 H 비율이 감소한 것을 나타낸다. 이는 위의 FT-IR 결과에 대하여 설명한 바와 같이 Si-N 및 Si-H 결합의 양이 감소하였기 때문으로 해석된다.
치밀화 단계 수행후의 실리콘
옥사이드 막		 치밀화 단계 및 아르곤 플라즈마 후처리 단계 모두 수행후의
실리콘 옥사이드 막
RBS XPS RBS XPS
Si (원자 %) 28.7 36.7 28.9 36.9
O (원자 %) 60.0 61.5 56.0 61.5
N (원자 %) 3.7 1.8 2.6 1.6
H (원자 %) 7.6 - 5.0 -
이어서, 550℃에서의 치밀화 단계 수행 이후의 실리콘 옥사이드 박막, 및 Ar 플라즈마 후처리 단계 수행 이후의 실리콘 옥사이드 박막 각각의 식각 속도(WER; Wet Etch Rate) 평가를 진행하고, 그 결과를 1,000 ℃에서의 열산화 공정에 의해 얻은 실리콘 옥사이드 박막의 식각 속도와 비교하였다. 식각 특성 평가는 각각의 시편을 1:100으로 희석된 불산 수용액에 60초간 침지한 후 식각된 두께를 비교하여 수행하였다.
도 5는 550℃에서의 치밀화 단계 수행 이후의 실리콘 옥사이드 박막(라인 a), 및 550℃에서의 치밀화 단계 및 이후의 Ar 플라즈마 후처리 단계 모두 수행 이후의 실리콘 옥사이드 박막(라인 b) 각각의 식각 속도비(WERR; Wet Etch Rate Ratio)의 변화를 추적한 라인을 나타낸다. 표 2는 도 5에 도시한 WERR의 변화 결과를 종합한 것을 나타낸다.
조건 WERR
원격 O2 플라즈마 전환 단계 및 550℃에서 치밀화 단계 수행 이후의 실리콘 옥사이드 막 9.4 내지 10.9
원격 O2 플라즈마 전환 단계, 550℃에서 치밀화 단계, 및 아르곤 플라즈마 후처리 단계 수행 이후의 실리콘 옥사이드 막 2.6 내지 8.2
구체적으로, 도 5 및 표 2에서의 원격 플라즈마 전환 단계, 550℃에서의 치밀화 단계, 및 아르곤 플라즈마 후처리 단계의 구체적인 공정 조건은 아래 표 3에 기재된 바와 같다. 도 5 및 표 2에 기재된 식각 속도비(WERR)는 표 3에 규정된 조건하에서 수행된, i) 원격 산소 플라즈마를 이용한 전환 단계 및 550℃에서의 치밀화 단계 이후의 두께 10nm 내지 60 nm의 실리콘 옥사이드 박막; 및 ii) 원격 산소 플라즈마를 이용한 전환 단계, 550℃에서의 치밀화 단계, 및 Ar 플라즈마 후처리 단계 이후의 두께 10nm 내지 60 nm의 실리콘 옥사이드 박막의 식각속도(WER)를, 1,000 ℃에서 산소 또는 수증기 분위기하에서 열산화 공정에 의해 얻은 두께 10 nm 내지 60 nm의 열 실리콘 옥사이드(thermal silicon oxide) 박막의 식각속도(WER)로 나눈 값이다.
원격 O2 플라즈마 전환 단계 가스
 O2 유량 (sccm) 1,000 내지 3,000 공정 시간:
1,000 내지 2,000 sec
Ar 유량
(sccm)		 500 내지 1,500
플라즈마 조건 RF 전력 (W) 500 내지 1,500
RF 주파수(MHz) 10 내지 30
공정 압력 (Torr) 1.0 내지 4.0
공정 온도(℃) 50 내지 150
550℃에서의
치밀화 단계		 가스 O2 유량
(sccm)		 500 내지 2,000 공정 시간:
3,000 내지 5,000 sec
공정 압력 (Torr) 2 내지 10
공정 온도 (℃) 300 내지 600
아르곤 플라즈마
후처리 단계		 가스 Ar (sccm) 500 내지 2,000 공정 시간:
1,000 내지 2,000 sec
플라즈마
조건		 RF 전력 (W) 200 내지 800
RF 주파수(MHz) 10 내지 30
공정 압력 (Torr) 1.0 내지 4.0
공정 온도(℃) 50 내지 150
도 5 및 표 2를 다시 참조하면, i) 원격 산소 플라즈마를 이용한 전환 단계 및 550℃에서의 치밀화 단계 수행 이후의 두께 10 nm 내지 60 nm의 실리콘 옥사이드 박막(라인 a)의 식각 속도비 값은 9.4 내지 10.9이었다. 이에 비하여, ii) 원격 산소 플라즈마를 이용한 전환 단계, 550℃에서의 치밀화 단계, 및 Ar 플라드마 후처리 단계 수행 이후의 두께 10 nm 내지 60 nm의 실리콘 옥사이드 박막(라인 b)의 식각 속도비 값은 2.6 내지 8.2이었다.
이 두 결과의 비교로부터, 본 개시에 따라 원격 산소 플라즈마를 이용한 전환 단계 및 치밀화 단계 이후에 아르곤 플라즈마 후처리 단계를 수행하여 얻은 실리콘 옥사이드 박막의 WERR는, 박막의 깊이에 관계없이, 종래의 전환 단계 및 치밀화 단계 만을 수행하여 얻은 실리콘 옥사이드 박막의 WERR에 비하여 낮은 것이 발견되었다. 이는 막의 깊이에 관계없이 막의 치밀도가 향상된 것을 나타낸다. 박막의 더 작은 WERR은 열산화 공정으로 형성된 박막처럼 박막이 치밀하고 단단할 수 있는 것을 의미한다. 따라서, 본 개시에 따르면, 유동 PECVD 공정을 이용하면서도 치밀하고 단단한 고품질의 실리콘 옥사이드 막을 효율적으로 형성할 수 있다. 이러한 고품질의 실리콘 옥사이드 막은 식각 장벽층, 절연층 또는 디바이스 분리층 등으로서 역할을 충분히 발휘할 수 있을 뿐만 아니라 탄소 또는 질소와 같은 외부의 불순물들이 침투하는 것을 효과적으로 차단할 수 있다.
본 명세서에 기술된 구현예들은 단지 설명적인 의미로 고려되어야 하며 한정의 목적이 아닌 것으로 이해되어야 한다. 각 구현예 내의 특징 또는 측면에 대한 설명은 일반적으로 다른 구현예의 다른 유사한 특징 또는 측면에 대해서도 이용가능한 것으로 간주되어야 한다. 하나 이상의 구현예가 도면을 참조하여 설명되었지만, 통상의 기술자는 다음의 청구범위에 의해 정의된 본 개시의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항의 다양한 변경이 이루어질 수 있음을 이해할 것이다.

Claims (19)

  1. 실리콘 옥사이드 막의 형성 방법으로서, 상기 형성 방법은
    기판을 반응 챔버 내에 제공하는 단계;
    상기 반응 챔버에 실리콘 전구체 가스 및 질소 반응물 가스를 공급하고, 상기 반응 챔버 내를 플라즈마 분위기로 유지하면서 상기 기판 상에 유동성 실리콘 나이트라이드 막을 형성하는 단계;
    상기 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계;
    상기 유동성 실리콘 옥사이드 막을 치밀화하여 치밀화된 실리콘 옥사이드 막을 형성하는 치밀화 단계; 및
    불활성 가스 플라즈마를 이용하여 상기 치밀화된 실리콘 옥사이드 막을 후처리(post treatment)하여 상기 치밀화된 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함하는 형성 방법.
  2. 청구항 1에 있어서, 상기 실리콘 나이트라이드 막을 형성하는 단계는 상기 실리콘 전구체 가스 및 상기 질소 반응물 가스를 상기 반응 챔버로 공급하면서 10 MHz 내지 60 MHz의 주파수를 갖는 0 W 초과 내지 약 500 W 범위의 RF 전력을 상기 반응 챔버에 인가하여 상기 기판 위에서 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리(in-situ plasma treatment)에 의해 수행되는 형성 방법.
  3. 청구항 1에 있어서, 상기 유동성 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 약 0 ℃내지 약 150℃에서 유지되는 형성 방법.
  4. 청구항 3에 있어서, 상기 유동성 실리콘 나이트라이드 막을 형성하는 단계에서 상기 기판의 온도는 약 30 ℃ 내지 약 70℃에서 유지되는 형성 방법.
  5. 청구항 1에 있어서, 상기 실리콘 나이트라이드 막을 형성하는 단계에서 상기 유동성 실리콘 나이트라이드 막 내의 Si 원자 : N 원자의 비율이 1:1 이상(1 : ≥1)이 되도록 상기 실리콘 전구체 가스 및 상기 질소 반응물 가스가 공급되는 형성 방법.
  6. 청구항 1에 있어서, 상기 전환 단계는 상기 유동성 실리콘 나이트라이드 막에 원격 산소 플라즈마를 도입하여 상기 유동성 실리콘 나이트라이드 막을 상기 유동성 실리콘 옥사이드 막으로 전환하는 단계를 포함하는 형성 방법.
  7. 청구항 1에 있어서, 상기 치밀화 단계는 0 sccm 초과 내지 약 5000 sccm의 산소 가스를 흘리면서 상기 유동성 실리콘 옥사이드 막을 약 1.0 Torr 내지 약 20.0 Torr 및 약 300 ℃ 내지 약 550 ℃의 고온으로 급속 열처리(rapid thermal process)하여 상기 치밀화된 실리콘 옥사이드 막을 형성하는 단계를 포함하는 형성 방법.
  8. 청구항 1에 있어서, 상기 후처리 단계는 상기 불활성 가스로서 아르곤(Ar) 가스를 공급하면서 약 10 MHz 내지 약 60 MHz의 주파수를 갖는 0 W 초과 내지 약 1500 W 범위의 RF 전력을 상기 반응 챔버에 인가하여 상기 기판 위에서 상기 불활성 가스 플라즈마를 직접 발생시키는 인시튜 플라즈마 처리에 의해 수행되는 형성 방법.
  9. 청구항 8에 있어서, 상기 치밀화 단계는 적어도 30 분 동안 수행되고, 상기 아르곤(Ar) 가스 플라즈마를 이용한 상기 후처리 단계는 적어도 10 분 동안 수행되는 형성 방법.
  10. 청구항 8에 있어서, 상기 Ar 가스 플라즈마를 이용한 상기 후처리 단계 수행 후의 상기 실리콘 옥사이드 막의 식각 속도는 상기 치밀화 단계 후의 상기 실리콘 옥사이드 막의 식각 속도에 비교하여 적어도 10% 감소하는 형성 방법.
  11. 청구항 1에 있어서, 상기 실리콘 전구체는 실리콘 함유 올리고머, 아미노실란, 아이오도실란, 실리콘 하이드로할라이드, 및 실리콘 할라이드 중 적어도 하나 혹은 그 혼합물을 포함하는 형성 방법.
  12. 청구항 11에 있어서, 상기 실리콘 전구체는 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, SiH2[N(Et)(Me)]2; AHEAD, Si2(NHEt)6; TEAS, Si(NHEt)4; Si3H8; DCS, SiH2Cl2; SiHI3; SiH2I2; 다이머-트리실릴아민, 트리머-트리실릴아민, 테트라머-트리실릴아민, 펜타머-트리실릴아민, 헥사머-트리실릴아민, 헵타머-트리실릴아민, 및 옥타머-트리실릴아민 중 적어도 하나 혹은 그 혼합물을 포함하는 형성 방법.
  13. 청구항 1에 있어서, 상기 질소 반응물 가스는 NH3, N2, N2O, NO2, N2H2, N2H4 및 이들의 혼합물로부터 선택되는 적어도 하나를 포함하는 형성 방법.
  14. 청구항 1에 있어서, 상기 실리콘 전구체 가스는 탄소를 포함하지 않는 실리콘 전구체 가스이며, 및 상기 질소 반응물은 NH3인 형성 방법.
  15. 청구항 6에 있어서, 상기 전환 단계에서 사용되는 상기 원격 산소 플라즈마는 약 10 MHz 내지 약 60 MHz 범위의 주파수를 갖는 0 W 초과 내지 약 5000 W 범위의 RF 전력을 인가하여 형성된 것인 형성 방법.
  16. 청구항 1에 있어서, 상기 실리콘 나이트라이드 막에서 상기 실리콘 옥사이드 막으로의 전환이 상기 후처리 단계를 통해 더 촉진되는 형성 방법.
  17. 실리콘 옥사이드 막의 형성 방법으로서, 상기 형성 방법은
    기판을 반응 챔버 내에 제공하는 단계;
    상기 반응 챔버 내에 실리콘 전구체 가스 및 질소 반응물 가스를 공급하고, 상기 반응 챔버 내를 플라즈마 분위기로 유지하면서 상기 기판 상에 유동성 실리콘 나이트라이드 막을 형성하는 단계;
    상기 유동성 실리콘 나이트라이드막을 유동성 실리콘 옥사이드 막으로 전환하는 전환 단계;
    상기 유동성 실리콘 옥사이드 막을 치밀화하여 치밀화된 실리콘 옥사이드 막을 형성하는 치밀화 단계; 및
    불활성 가스 플라즈마를 인가하여 상기 치밀화된 실리콘 옥사이드 막을 후처리하여 상기 치밀화된 실리콘 옥사이드 막의 치밀도를 증가시키는 후처리 단계를 포함하며,
    상기 실리콘 나이트라이드 막에서 상기 실리콘 옥사이드 막으로의 전환이 상기 후처리 단계를 통해 더 촉진되는 형성 방법.
  18. 청구항 17에 있어서, 상기 치밀화 단계는 적어도 30 분 동안 수행되고, 상기 후처리 단계는 상기 불활성 가스로서 Ar 가스 플라즈마를 이용하여 적어도 10 분 동안 수행되는 형성 방법.
  19. 청구항 1에 따른 실리콘 옥사이드 막의 형성 방법을 이용하는 반도체 디바이스의 제조 방법.


KR1020230105915A 2022-08-16 2023-08-11 기판 처리 방법 KR20240024026A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263398292P 2022-08-16 2022-08-16
US63/398,292 2022-08-16

Publications (1)

Publication Number Publication Date
KR20240024026A true KR20240024026A (ko) 2024-02-23

Family

ID=89907195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230105915A KR20240024026A (ko) 2022-08-16 2023-08-11 기판 처리 방법

Country Status (4)

Country Link
US (1) US20240063014A1 (ko)
KR (1) KR20240024026A (ko)
CN (1) CN117594419A (ko)
TW (1) TW202425074A (ko)

Also Published As

Publication number Publication date
TW202425074A (zh) 2024-06-16
US20240063014A1 (en) 2024-02-22
CN117594419A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
KR102259262B1 (ko) 유동성 실리콘-함유 막들의 증착
TWI706053B (zh) 製造用於填充表面特徵的低k膜的前驅物及流動cvd方法
TWI715732B (zh) 用於沉積含矽膜的組合物及其方法
TWI579916B (zh) 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR102613423B1 (ko) 규소-함유 막의 증착을 위한 조성물 및 이를 사용하는 방법
KR101698595B1 (ko) Ｐｅｃｖｄ 유동성 유전체 갭 충진
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
CN107109643A (zh) 高质量流动式化学气相沉积膜的先进工艺流程
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
WO2008029834A1 (fr) Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
KR20240024026A (ko) 기판 처리 방법
US20240258101A1 (en) Substrate processing method
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
WO2023167031A1 (ja) 絶縁膜の形成方法および基板処理システム
US11367614B2 (en) Surface roughness for flowable CVD film
US20230335399A1 (en) Substrate processing method
WO2022158331A1 (ja) シリコン含有膜の形成方法及び処理装置
US20240209499A1 (en) Method and system for depositing boron nitride
US20220375747A1 (en) Flowable CVD Film Defect Reduction
KR20240118671A (ko) 기판 처리 방법
CN118280912A (zh) 形成间隙填充材料的方法及相关装置和结构
JP2024045016A (ja) 二酸化シリコンの厚層の堆積