JP2024045016A - 二酸化シリコンの厚層の堆積 - Google Patents

二酸化シリコンの厚層の堆積 Download PDF

Info

Publication number
JP2024045016A
JP2024045016A JP2023126816A JP2023126816A JP2024045016A JP 2024045016 A JP2024045016 A JP 2024045016A JP 2023126816 A JP2023126816 A JP 2023126816A JP 2023126816 A JP2023126816 A JP 2023126816A JP 2024045016 A JP2024045016 A JP 2024045016A
Authority
JP
Japan
Prior art keywords
sccm
optionally
gas
chamber
deposition step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023126816A
Other languages
English (en)
Inventor
エドモンズ マット
Edmonds Matt
ロイル ウィリアム
Royle William
レーン ジョーンズ ケイトリン
Lane Jones Caitlin
ゴメス－サンチェス ダニエル
Gomez-Sanchez Daniel
クルック キャスリン
Crook Kathrine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of JP2024045016A publication Critical patent/JP2024045016A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】必要な熱予算の範囲内にウェハの反りが許容できる厚いＳｉＯ２層を高い堆積速度で堆積させる。【解決手段】基板をチャンバ内に配置するステップと、ＰＥＣＶＤにより第１の堆積ステップを実行して、窒化シリコンを含む中間層を基板上に堆積させるステップと、ＰＥＣＶＤにより第２の堆積ステップを実行して、少なくとも１個の二酸化シリコン層を中間層上に堆積させるステップを含む。第１の堆積ステップが、シラン、窒素ガス、及び水素ガス又はアンモニアガスを含む第１のガス混合物をチャンバ内に導入して、第１のガス混合物からのプラズマをチャンバ内で維持するステップを含み、第２の堆積ステップが、テトラエチルオルソシリケートを含む第２のガス混合物をチャンバ内に導入して、第２のガス混合物からのプラズマを前記チャンバ内で維持するステップを含む。【選択図】図１

Description

本発明は、二酸化シリコンの厚層の堆積に関する。
誘電体薄層は、半導体素子、ＭＥＭＳ素子、光学及び電気光学素子又は構造の加工に広く利用されている。ＣＶＤ、ＰＥＣＶＤ、ＨＤＰ－ＣＶＤ、ＰＥＡＬＤ、ＡＬＤのいずれを用いるにせよ、堆積工程中は誘電体薄層内に応力が加わるであろう。この応力は、誘電体薄層の熱膨張係数と下地基板の差異等の外的要因、又は誘電体薄層の微細構造の欠陥等の内的要因に起因する場合がある。誘電体薄層に生じ得る圧縮応力又は引張応力は、不要なウェハの歪みをもたらし、その結果、後続の工程ステップで問題が生じるか又は亀裂又は層間剥離の形で誘電体薄層自体に不具合が生じる恐れがある。
米国特許第９４７２６１０号明細書 米国特許第２０１２／０１５１１３号明細書
コーティングが厚くなるほど応力の制御がより困難になる。厚さが１０μｍを超えるＳｉＯ２の厚層が必要な用途において、高い堆積速度での処理に従来のＰＥＣＶＤ工程が好適な技術とされがちである。これら従来方式の処理ではウェハの歪みを最小限に抑えて亀裂が無い層を実現するために低い堆積速度又は複数の応力均衡層を必要とする場合が多い。その結果、堆積工程が複雑になって全堆積速度が低下する。例えば、米国特許第９４７２６１０号は、２８０℃以下の温度で厚さが２０ミクロン以上の二酸化シリコン層を、層内の応力の蓄積に起因する亀裂無しに堆積させることは不可能であり、従って、引張応力が加えられた層と圧縮応力が加えられた層を交互に積層して二酸化シリコンを堆積させることを開示している。米国特許第２０１２／０１５１１３号は、全層厚が最大３．５ミクロンの熱ＳＡＣＶＤ及びＰＥＣＶＤ ＳｉＯ２の複数の層を形成することを開示している。堆積速度、層密度、及び応力は全て堆積温度に影響されるため、ウェハが許容できる熱予算は堆積工程を考慮する場合に別の制約となる。多くのＭＥＭＳ及び３Ｄパッケージング用途において、素子の損傷又は反りを防ぐために、堆積温度を約３００℃未満に制限する厳しい低温制約がある。
従って、必要な熱予算の範囲内にウェハの反りが許容できる厚いＳｉＯ２層を高い堆積速度で堆積させる方法が求められている。
本発明は、少なくともいくつかの実施形態において上述の課題及びニーズに対処する。
本発明の第１の態様によれば、プラズマ強化化学気相成長（ＰＥＣＶＤ）により二酸化シリコンを基板上に堆積させる方法を提供するものであり、本方法は、基板をチャンバ内に配置するステップと、ＰＥＣＶＤにより第１の堆積ステップを実行して、窒化シリコンを含む中間層を基板上に堆積させるステップと、ＰＥＣＶＤにより第２の堆積ステップを実行して、少なくとも１個の二酸化シリコン層を中間層上に堆積させるステップを含み、第１の堆積ステップは、シラン、窒素ガス、及び水素ガス又はアンモニアガスのいずれかを含む第１のガス混合物をチャンバ内に導入して、中間層を基板上に堆積させるべく約２２０℃～約３００℃の温度で第１のガス混合物からのプラズマをチャンバ内で維持するステップを含み、第２の堆積ステップは、テトラエチルオルソシリケートを含む第２のガス混合物をチャンバ内に導入して、少なくとも１個の二酸化シリコン層を中間層上に堆積させるべく約２２０℃～約３００℃の温度で第２のガス混合物からのプラズマをチャンバ内で維持するステップを含み、中間層は－４００ＭＰａ～－１００ＭＰａの全圧縮応力を有し、少なくとも１個の二酸化シリコン層の各々が－５０ＭＰａ～＋５０ＭＰａの全中立応力を有し、少なくとも１個の二酸化シリコン層の全厚は少なくとも１０μｍである。
本発明は、総厚が少なくとも１０μｍであるＴＥＯＳ系二酸化シリコン層を最大１．５μｍ／分の高い堆積速度、且つ亀裂が生じることなく低い熱予算内の温度でシリコンウェハ上に堆積させることを可能にできる。理論又は推測に縛られるのは本意でないが、窒化シリコン（ＳｉＮ）を含む中間層は、特に基板がシリコン（Ｓｉ）を含むか、又はシリコン（Ｓｉ）から形成されていればテトラエチルオルソシリケート（ＴＥＯＳ）系二酸化シリコン（ＳｉＯ２）層の基板への接着を向上させ、中間層の圧縮応力は、中立応力ＳｉＯ２層が中間層上に堆積される際の中間層／ＳｉＯ２積層の正味応力を低減するものと思われる。正味圧縮応力は、ＴＥＯＳ系ＳｉＯ２層の亀裂閾値を増加させる。注目すべきは、中間層を設けることでＴＥＯＳ系ＳｉＯ２層の密度が低下し、これによりＳｉＯ２の亀裂閾値に達する前により厚いＳｉＯ２層を堆積させることができる。この効果は、中間層が、アンモニアを含むガス混合物から形成されたプラズマから堆積されたか、又はアンモニアを含まないガス混合物から形成されたプラズマから堆積されたかの如何に依らず発現することも示されている。
第１のガス混合物はアンモニアを実質的に含んでいなくてよい。第１のガス混合物は、シラン、窒素ガス及び水素ガスから成るか又はこれらから本質的に成ることができる。代替的に、第１のガス混合物は、シラン、窒素ガス及びアンモニアガスから成るか又はこれらから本質的に成ることができる。第２のガス混合物は更に酸素ガスを含んでいてよい。第２のガス混合物は更に水素ガスを含んでいてよい。第２のガス混合物は更にヘリウムガスを含んでいてよい。第２のガス混合物は、テトラエチルオルソシリケート、ヘリウムガス、水素ガス及び酸素ガスから成るか又はこれらから本質的に成ることができる。
第１の堆積ステップの実行中、シラン、窒素ガス、水素ガス及びアンモニアは各々に関連付けられたｓｃｃｍ単位の流量でチャンバ内に導入することができる。第２の堆積ステップの実行中、テトラエチルオルソシリケート、ヘリウムガス、水素ガス及び酸素ガスは各々に関連付けられたｓｃｃｍ単位の流量でチャンバ内に導入することができる。第２の堆積ステップの実行中、ヘリウムガスは、２個以上のガス導入口を通過してチャンバ内に導入することができる。好適には、２個以上のガス導入口のうち第１のガス導入口からのヘリウムガス流量は、２個以上のガス導入口のうち第２のガス導入口からのヘリウムガス流量よりも高くすることができる。好適には、第１のガス導入口は、テトラエチルオルソシリケートをチャンバ内に導入するガス導入口としても機能する。チャンバ内へのヘリウムガスの少なくとも２個の別個の供給源を有することにより、第１のガス導入口からチャンバ内に導入されるヘリウムガスは、第１のガス導入口からチャンバ内に導入されるテトラエチルオルソシリケートのキャリアガスとして機能し、第２のガス導入口からチャンバ内に導入されるヘリウムガスは、プラズマを安定化させて再現性のある動作を維持すべく機能することができる。
シランは第１の堆積ステップの実行中に、約５０ｓｃｃｍ～約４００ｓｃｃｍ、任意選択的に約９０ｓｃｃｍ～約３５０ｓｃｃｍ、任意選択的に約１８０～約３３０ｓｃｃｍの範囲の流量、又は任意選択的に約３２５ｓｃｃｍの流量でチャンバ内に導入することができる。
窒素ガスは、約２０００ｓｃｃｍ～約８０００ｓｃｃｍ、任意選択的に約２５００ｓｃｃｍ～約７０００ｓｃｃｍ、任意選択的に約２６００ｓｃｃｍ～約６５００ｓｃｃｍの範囲の流量、又は任意選択的に約６０００ｓｃｃｍの流量で第１の堆積ステップの実行中にチャンバ内に導入することができる。
第１の堆積ステップに存在する場合、水素ガスを約２５０～約７５０ｓｃｃｍ、任意選択的に約４００ｓｃｃｍ～約６００ｓｃｃｍの範囲の流量、又は任意選択的に約５００ｓｃｃｍの流量でチャンバ内に導入することができる。
第１の堆積ステップに存在する場合、アンモニアガスを約２５ｓｃｃｍ～約５００ｓｃｃｍ、任意選択的に約３５ｓｃｃｍ～約４７５ｓｃｃｍの範囲の流量、又は任意選択的に約４５０ｓｃｃｍの流量でチャンバ内に導入することができる。
テトラエチルオルソシリケートは第２の堆積ステップの実行中に、約１ｓｃｃｍ～約１０ｓｃｃｍ、任意選択的に約３ｓｃｃｍ～約７ｓｃｃｍの範囲の流量、又は任意選択的に約５ｓｃｃｍの流量でチャンバ内に導入することができる。
第２の堆積ステップに存在する場合、第２の堆積ステップの実行中に酸素ガスを約１．０ｓｌｐｍ～約１０ｓｌｐｍ、任意選択的に約４．０ｓｌｐｍ～約８．０ｓｌｐｍの範囲の流量、又は任意選択的に約６．５ｓｌｐｍの流量でチャンバ内に導入することができる。
第２の堆積ステップに存在する場合、第２の堆積ステップの実行中に水素ガスを約０．２５～約２．０ｓｌｐｍ、任意選択的に約０．７５ｓｌｐｍ～約１．５ｓｌｐｍの範囲の流量、又は任意選択的に約１．０ｓｌｐｍの流量でチャンバ内に導入することができる。
第２の堆積ステップに存在する場合、ヘリウムガスの全流量を第２の堆積ステップで約１０００ｓｃｃｍ～約２０００ｓｃｃｍ、任意選択的に約１２００ｓｃｃｍ～約１６５０ｓｃｃｍの範囲の流量、又は任意選択的に約１４５０ｓｃｃｍの流量でチャンバ内に導入することができる。少なくとも２個のガス導入口のうち第１のガス導入口を介して第２の堆積ステップでチャンバ内に導入されるヘリウムガスの流量は、約６００ｓｃｃｍ～約１９００ｓｃｃｍ、任意選択的に約８００ｓｃｃｍ～約１６５０ｓｃｃｍ、又は任意選択的に約１２５０ｓｃｃｍの範囲であってよい。少なくとも２個のガス導入口のうち第２のガス導入口を通過して第２の堆積ステップでチャンバ内に導入されるヘリウムガスの流量は、約５０ｓｃｃｍ～約５００ｓｃｃｍ、任意選択的に約１００ｓｃｃｍ～約３００ｓｃｃｍ、又は任意選択的に約２００ｓｃｃｍの範囲であってよい。
第１の堆積ステップの実行中、処理温度は約２８０℃未満であってよい。処理温度は約２２５℃よりも高くてよい。第１の堆積ステップの実行中、処理温度は約２５０℃であってよい。第２の堆積ステップの実行中、処理温度は約２８０℃未満であってよい。処理温度は約２２５℃よりも高くてよい。第２の堆積ステップの実行中、処理温度は約２５０℃であってよい。基板をこれらの温度に維持することにより、基板を低熱予算制約内に維持できるため、本方法は窒化シリコン層及び二酸化シリコン層を温度に敏感な基板上に堆積させるべく適合される。例えば、本方法を用いて、素子層及び／又は相互接続部を含む温度に敏感な基板上に窒化シリコン層及び二酸化シリコン層を堆積させることができ、これらの層は、誘電体に埋め込まれているか又は基板上にダイ付けされた銅層を含んでいてよい。
第１の堆積ステップでプラズマがチャンバ内で維持されている間、チャンバは約１Ｔｏｒｒ～約３Ｔｏｒｒの範囲の圧力、又は任意選択的に約２Ｔｏｒｒの圧力を有していてよい。堆積ステップにおいてプラズマが第２のチャンバ内で維持されている間、チャンバは約３Ｔｏｒｒ～約５Ｔｏｒｒの範囲の圧力、又は任意選択的に約４Ｔｏｒｒの圧力を有していてよい。
本発明の第１の態様のステップは容量結合ＰＥＣＶＤリアクタで実行できる。
第１の堆積ステップにおいてプラズマは約５００Ｗ～約１５００Ｗ、任意選択的に約５４０Ｗ～約１３２０Ｗ、又は任意選択的に約７００Ｗ～約１０００Ｗの範囲の高周波ＲＦ電力を用いて維持される。第１の堆積ステップにおける高周波ＲＦ電力は約１０ＭＨｚ～約１５ＭＨｚの範囲の周波数、好適には１３．５６ＭＨｚの周波数を有していてよい。
第２の堆積ステップにおけるプラズマは高周波ＲＦ電力を用いて維持することができる。好適には、プラズマは高周波ＲＦ電力と低周波ＲＦ電力を用いて維持することができる。
第２の堆積ステップにおける高周波ＲＦ電力は約１０ＭＨｚ～約１５ＭＨｚの範囲の周波数、好適には１３．５６ＭＨｚ囲の周波数を有していてよい。第２の堆積ステップにおける高周波ＲＦ電力は約１５００Ｗ～約３０００Ｗ、任意選択的に約１７５０Ｗ～約２３００Ｗの範囲の電力、又は任意選択的に約１９５０Ｗの電力を有していてよい。
第２の堆積ステップにおける低周波ＲＦ電力は１００ｋＨｚ～約５００ｋＨｚ、任意選択的に約２００ｋＨｚ～約４５０ｋＨｚ、任意選択的に約３００ｋＨｚ～約４００ｋＨｚの範囲の周波数、又は任意選択的に約３７５ｋＨｚの周波数を有していてよい。低周波ＲＦ電力は第２の堆積ステップにおいて、約２００Ｗ～約６００Ｗ、任意選択的に約４００Ｗ～約５５０Ｗの範囲の電力、又は任意選択的に約３５０Ｗの電力を有していてよい。
中間層の全圧縮応力は少なくとも－１００ＭＰａ、任意選択的に少なくとも－２００ＭＰａ、任意選択的に少なくとも－２５０ＭＰａ、又は任意選択的に少なくとも－３００ＭＰａであってよい。中間層の厚さは少なくとも０．０５μｍ、任意選択的に少なくとも０．２５μｍ、又は任意選択的に少なくとも０．５μｍであってよい。少なくとも１個の二酸化シリコン層の各々の全中立応力は－３０ＭＰａ～＋３０ＭＰａの間であってよい。少なくとも１個の二酸化シリコン層の全応力は－５０ＭＰａ～＋５０ＭＰａ、任意選択的に－３０ＭＰａ～＋３０ＭＰａであってよい。二酸化シリコン層の全厚は少なくとも２０μｍ、任意選択的に少なくとも３０μｍ、又は任意選択的に少なくとも４０μｍであってよい。少なくとも１個の二酸化シリコン層の各々の厚さは少なくとも１μｍ、任意選択的に少なくとも２μｍ、又は任意選択的に少なくとも５μｍであってよい。少なくとも１個の二酸化シリコン層は少なくとも１．０μｍ／分、任意選択的に少なくとも１．２５μｍ／分、又は任意選択的に少なくとも１．５μｍ／分の堆積速度で中間層上に堆積させることができる。
少なくとも１個の二酸化シリコン層は単一の二酸化シリコン層から成るか又は単一の二酸化シリコン層から本質的に成ることができる。代替的に、少なくとも１個の二酸化シリコン層は２個以上の二酸化シリコン層を含んでいてよい。２個以上の二酸化シリコン層は同一チャンバ内で堆積させることができる。第２の堆積ステップはチャンバ内の真空条件を中断することなく、第１の堆積ステップの後で直接実行することができる。代替的に、基板は第１の堆積ステップと第２の堆積ステップの間にチャンバから取り外すことができる。基板は第１の堆積ステップと第２の堆積ステップの間に別のチャンバに移すことができる。代替的に、第１の堆積ステップと第２の堆積ステップを同一チャンバ内で実行することもできる。本発明者らは、第１の堆積ステップの後で基板をチャンバから取り出すことにより、中間層と二酸化シリコンの積層の処理性能を顕著に変えることなく真空条件を中断し得ることを見出した。従って、基板を同一チャンバ内又は同一性能の異なるチャンバ内で処理できるため、処理効率及び処理の柔軟性を向上させることができる。
基板は半導体基板であってよい。基板はシリコン含有基板であってよい。半導体基板はシリコンであってよい。
本発明の第２の態様によれば、第１の態様による方法を用いて少なくとも１個の二酸化シリコン層が上に堆積された基板が提供され、少なくとも１個の二酸化シリコン層の各々は－５０ＭＰａ～＋５０ＭＰａの全中立応力を有し、少なくとも１個の二酸化シリコン層の全厚は少なくとも１０μｍである。
基板は半導体基板であってよい。基板はシリコン含有基板であってよい。基板はシリコンであってよい。基板は複数のダイを含んでいてよい。基板は、当該基板上に取り付けられた１個以上の素子層及び／又は相互接続或いはダイ等の特徴を含んでいてよい。特徴は温度に敏感であってよい。特徴は銅層、例えば誘電体材料に埋め込まれた銅層を含んでいてよい。少なくとも１個の二酸化シリコン層の各々の全中立応力は－３０ＭＰａ～＋３０ＭＰａの間であってよい。少なくとも１個の二酸化シリコン層の全応力は－５０ＭＰａ～＋５０ＭＰａ、任意選択的に－３０ＭＰａ～＋３０ＭＰａの間であってよい。少なくとも１個の二酸化シリコン層の全厚は少なくとも２０μｍ、任意選択的に少なくとも３０μｍ、又は任意選択的に少なくとも４０μｍであってよい。少なくとも１個の二酸化シリコン層の各々の厚さは少なくとも１μｍ、任意選択的に少なくとも２μｍ、又は任意選択的に少なくとも５μｍであってよい。
本発明の第３の態様によれば、本発明の第１の態様による方法を用いてプラズマ強化化学気相成長により二酸化シリコンを基板上に堆積させるプラズマ強化化学気相成長装置が提供され、本装置は、チャンバと、当該チャンバ内に配置され、基板を支持する基板支持部と、ある流量でガス又はガス混合物を当該チャンバ内に導入する少なくとも１個のガス導入口と、当該チャンバ内でプラズマを維持するプラズマ生成手段と、当該少なくとも１個のガス導入口に高周波ＲＦ電力を供給すべく構成された高周波電力供給手段と、当該基板支持部及び当該少なくとも１個のガス導入口の少なくとも一方に低周波ＲＦ電力を供給すべく構成された低周波電力供給手段と、第１の処理条件の組と第２の処理条件の組とを切り替えるべく構成されたコントローラであって、第１の処理条件の組が、当該基板上に中間層を堆積させる第１の堆積ステップを実行すべく構成され、当該中間層が窒化シリコンを含み、第２の処理条件の組が、中間層上に少なくとも１個の二酸化シリコン層を堆積させる第２の堆積ステップを実行すべく構成されたコントローラを含み、第１の処理条件の組が、シラン、窒素ガス、及び水素ガス又はアンモニアガスを含む第１のガス混合物を、当該少なくとも１個のガス導入口を通過して当該チャンバ内に導入し、当該プラズマ生成手段を用いて、約２２０℃～約３００℃の温度で当該第１のガス混合物からのプラズマを当該チャンバ内で維持して、当該中間層を当該基板上に堆積させることにより当該第１の堆積ステップを実行すべく構成されていて、当該第２の一連の処理条件が、当該少なくとも１個のガス導入口を通過して、テトラエチルオルソシリケートを含む第２のガス混合物を当該チャンバ内に導入し、当該プラズマ生成手段を用いて、約２２０℃～約３００℃の温度で、当該第２のガス混合物からのプラズマを当該チャンバ内で維持して、少なくとも１個の二酸化シリコン層を中間層上に堆積させることにより当該第２の堆積ステップを実行すべく構成されている。
第２のガス混合物は更に酸素ガスを含んでいてよい。第２のガス混合物は更に水素ガスを含んでいてよい。第２のガス混合物は更にヘリウムガスを含んでいてよい。少なくとも１個のガス導入口は２個以上のガス導入口を含んでいてよい。好適には、２個以上のガス導入口のうち第１のガス導入口はヘリウムガス及びテトラエチルオルソシリケートをチャンバ内に導入すべく構成され、２個以上のガス導入口のうち第２のガス導入口はヘリウムガスをチャンバ内に導入すべく構成されている。低周波電力供給手段は、少なくとも１個のガス導入口に低周波ＲＦ電力を供給すべく構成することができる。
本発明について上で述べてきたが、本発明は、上で開示した、又は以下の記述、図面、又は請求項の特徴の任意の発明的組み合わせに拡張できる。例えば、本発明の一態様に関連して開示した特徴は、本発明の他の任意の態様に関して開示した特徴と組み合わせてもよい。
誤解を避けるため、本明細書において「含んでいる」又は「包含している」及び同様の用語に言及する都度、本発明は「～から成る」及び「～から本質的に成る」等、より限定的な用語も含むものと理解されたい。
誤解を避けるため、負値を有する応力の測定値は圧縮応力を示す一方、正値を有する応力の測定値は引張応力を示すものと理解されたい。
誤解を避けるため、注目する温度範囲でＰＥＣＶＤにより堆積された窒化シリコン又はＳｉＮは、シリコン、窒素及び水素を含む、又はこれらから成る非晶質膜であると理解され、いくつかの実施形態において、α－ＳｉＮ：Ｈ又はα－Ｓｉ１－ｘＮｘ：Ｈｙと表記される場合がある。Ｓｉ、Ｎ、及びＨの割合は堆積パラメータに応じて変化し得る。しかし、利便及び簡潔のため、これらの膜を本明細書では窒化シリコン又はＳｉＮと表記する。これらの膜は優れた誘電特性を有している。ＴＥＯＳ前駆体から堆積されたＰＥＣＶＤ二酸化シリコン又はＳｉＯ２膜もまた、水素原子及び潜在的に痕跡量の炭素を含む非晶質誘電体膜である。注目する温度範囲で堆積されたＰＥＣＶＤ ＴＥＯＳ系酸化物は化学量論的ＳｉＯ２ではなく、シリコン、酸素、及び水素を含む、又はこれらから成る非晶質膜であり、いくつかの実施形態において、α－ＳｉＯ：Ｈ又はα－Ｓｉ１－ｘＯｘ：Ｈｙ膜と表記される場合がある。しかし、利便性及び簡潔さを考慮して、これらのＰＥＣＶＤ ＴＥＯＳ系酸化物を本明細書では二酸化シリコン又はＳｉＯ２と表記する。
本発明の複数の実施形態について、添付図面を参照しながら専ら例示的に説明する。
中立応力及び圧縮応力の両方を受けるＮ２／Ｈ２前駆体からのＰＥＣＶＤ ＳｉＮ層のＦＴＩＲスペクトルを示すグラフである。 中立応力及び圧縮応力の両方を受けるＮＨ３前駆体からのＰＥＣＶＤ ＳｉＮ層のＦＴＩＲスペクトルを示すグラフである。 中立応力ＮＨ３前駆体からのＳｉＮ層、中立応力Ｎ２／Ｈ２前駆体からのＳｉＮ層、及びシリコン基板上に堆積されたＴＥＯＳ前駆体からのＰＥＣＶＤ ＳｉＯ２層のＦＴＩＲスペクトルを示すグラフである。 二酸化シリコン層によりコーティングされたシリコン基板上に、Ａ）本発明による中間層が無い、及びＢ）本発明による中間層が有る状態で形成された４０μｍのトレンチのＳＥＭ画像である。
本発明の例示的な方法（及び比較例）による、中間層及び二酸化シリコン層の堆積に適した装置は、英国ウェールズ南部ニューポート市のＳＰＴＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄから販売されているＳＰＴＳ Ｄｅｌｔａ（商標）ｆｘＰパラレルプレートＰＥＣＶＤ装置が含まれる。以下に説明する全ての例示的な実施形態及び比較例はこの装置を用いて実施された。しかし、これらの結果は一般に容量結合型ＰＥＣＶＤ装置で得られるものと思われる。応力測定はＴｅｎｏｒ Ｆｌｘ（商標）３３００－Ｒシステムで行われた。
以下の例示的な方法において、中間層は窒化シリコン（ＳｉＮ）で形成されている。しかし、ＳｉＮに加えて１個以上の他の成分を含む中間層も後述の利点を示すことが予想される。
本発明のＰＥＣＶＤ装置は、チャンバと、基板を支持すべく当該チャンバ内に配置された基板支持部と、ある流量でガス又はガス混合物を当該チャンバ内に導入する少なくとも１個のガス導入口と、当該チャンバ内でプラズマを維持するプラズマ生成手段と、当該少なくとも１個のガス導入口に高周波ＲＦ電力を供給すべく構成された高周波電力供給手段と、当該基板支持部及び当該少なくとも１個のガス導入口の少なくとも一方に低周波ＲＦ電力を供給すべく構成された低周波電力供給手段と、コントローラを含んでいる。コントローラは、第１の処理条件の組と第２の処理条件の組とを切り替えるべく構成され、第１の処理条件の組が、当該基板上に中間層を堆積させる第１の堆積ステップを実行すべく構成され、中間層は窒化シリコンを含み、第２の処理条件の組が、中間層上に少なくとも１個の二酸化シリコン層を堆積させる第２の堆積ステップを実行すべく構成されている。第１の処理条件の組は、シラン、窒素ガス、及び水素ガス又はアンモニアガスのいずれかを含む第１のガス混合物を、当該少なくとも１個のガス導入口を通過して当該チャンバ内に導入し、当該プラズマ生成手段を用いて、当該中間層を当該基板上に堆積させるように約２２０℃～約３００℃の温度で当該第１のガス混合物からのプラズマを当該チャンバ内で維持することにより当該第１の堆積ステップを実行すべく構成されている。第２の処理条件の組は、テトラエチルオルソシリケート、ヘリウムガス、水素ガス及び酸素ガスを含む第２のガス混合物を当該少なくとも１個のガス導入口を通過して当該チャンバ内に導入し、当該プラズマ生成手段を用いて、第２のガス混合物からのプラズマをチャンバ内に約２２０℃～約３００℃の温度で維持することにより、当該中間層上に少なくとも１個の二酸化シリコン層を堆積させる第２の堆積ステップを実行すべく構成されている。
少なくとも１個のガス導入口は、２個以上のガス導入口を含んでいてよい。好適には、２個以上のガス導入口のうち第１のガス導入口はヘリウムガス及びテトラエチルオルソシリケートをチャンバ内に導入すべく構成され、２個以上のガス導入口のうち第２のガス導入口はヘリウムガスをチャンバ内に導入すべく構成されている。
１３．５６ＭＨｚ及び３７５ｋＨｚで動作する２個のＲＦ電源が、チャンバ上部に向けて配置された「シャワーヘッド」としても知られるガス分配プレートに結合されている。基板は、ガス分配プレートの下の基板支持部に、当該基板支持部と同軸的に配置されている。基板支持部は抵抗加熱され、冷却機構により基板支持部を、次いで基板温度を制御することができる。適当なＲＦ圧力及び処理ガス圧力に達したならばガス分配プレートと基板支持部／基板の間にプラズマが生じる。チャンバはポンプシステムにより排気されて、真空下で動作する搬送モジュールに取り付けられる。
基板は好適には半導体基板であり、最も好適にはシリコンで形成されている。本明細書に述べる複数の実施形態において、基板は、直径が３００ｍｍで標準的な厚さが約７７５μｍのシリコンウェハの形式である。しかし、本発明の方法及び装置では他の基板材料、基板形状、直径及び厚さを用いてもよい。ガス流量、チャンバ圧力及び基板及び／又はガス導入口が受ける電力を含む、本発明の実行に必要な堆積条件は、基板材料及び形状に応じて当技術分野で公知の仕方で変化し得ることが理解されるであろう。本明細書に述べる複数の実施形態において、シリコンウェハは、当該シリコンウェハの上面に形成されたトレンチを有し、トレンチの深さは約４０μｍであって、本発明の方法が、堆積された二酸化シリコン層でトレンチを充填すべく用いられた。しかし、二酸化シリコン層は、ビア、ベアシリコン表面又は基板表面に取り付けられたダイを含む、このような基板の他の特徴にも同様に堆積させることができる。
本願発明者らは、基板、特にシリコンを含む、又はシリコンから成る基板を、ＳｉＮを含む中間層でコーティングすることにより、亀裂又は層間剥離が生じる前に堆積させることが可能な中立／低応力ＴＥＯＳ系ＳｉＯ２層の厚さを実質的に増加させることが可能であることを発見した。ＳｉＮを含む中間層が存在しない場合、亀裂又は層間剥離を生じさせずに先に堆積可能なＳｉＯ２の最大厚さは２０μｍであり、引張応力と圧縮応力が交互に加えられた複数の層が積層されただけ、又は極めて低い堆積速度で堆積されている。しかし、ＰＥＣＶＤ法で堆積されたＳｉＮを含む厚さ０．５μｍの中間層を用いた場合、中立応力（＋２２ＭＰａ）の中間層で３０μｍを超えるＳｉＯ２層厚が得られ、圧縮応力（－２００ＭＰａ）の中間層では最大１．５μｍ／分の堆積速度で４０μｍを超えるＳｉＯ２層厚が得られた。当該亀裂しきい値の厚さの増加は、厚さが０．０５μｍ～０．５μｍの中間層に見られたが、この効果はより厚い中間層にも及ぶことが期待される。
従来の方法で処理した基板と、本発明の方法の一実施形態に従い処理した基板との比較を図４に示す。図４は、中立応力が約４０μｍのＴＥＯＳ系ＳｉＯ２層のシリコン堆積における深さが４０μｍのトレンチの断面の２個のＳＥＭ画像を示している。「Ａ」とラベル付けされた画像ではＳｉＯ２層と基板の間に中間層が存在しないのに対し、「Ｂ」とラベル付けされた画像では約－２００ＭＰａの全応力Ｎ２／Ｈ２系圧縮ＳｉＮ層が最初に堆積され、続いて単一の中立応力ＴＥＯＳ系ＳｉＯ２層が堆積された。画像Ａにおいて深刻な亀裂が、例えばトレンチの右側壁の中央及びＳｉＯ２層の上面付近の両方で観察される。対照的に、画像Ｂでは試料の準備段階での劈開損傷以外に亀裂の痕跡は見られない。
本発明の例示的な複数の実施形態は、第１の堆積ステップにおいてシラン（ＳｉＨ４）、窒素ガス（Ｎ２）、及び水素ガス（Ｈ２）又はアンモニアガス（ＮＨ３）をＰＥＣＶＤチャンバ内に導入することを含んでいる。チャンバ内にプラズマが維持されることにより、ＰＥＣＶＤ処理が生起して、窒化シリコン（ＳｉＮ）を含む中間層を基板上に堆積させる。好適には、中間層はＳｉＮから成るか又はＳｉＮから本質的に成る。
第１の堆積ステップの後の第２の堆積ステップにおいて、テトラエチルオルソシリケート（ＴＥＯＳ）、酸素ガス（Ｏ２）、Ｈ２、及びヘリウムガス（Ｈｅ）を含むガス混合物を、基板を含むＰＥＣＶＤチャンバ導入し、当該チャンバは第１の堆積ステップで使用したチャンバと同一であっても異なっていてもよい。チャンバ内でプラズマが維持されることにより、ＰＥＣＶＤ処理が生起して少なくとも１個の二酸化シリコン（ＳｉＯ２）層を中間層上に堆積させることができる。
中間層を製造する第１の堆積ステップでアンモニアの使用を避けることが好適な場合がある。従って本願発明者らは、第１の堆積ステップでアンモニアを使用した場合と使用しなかった場合の中間層の特性を調べた。ＮＨ３を含まないＳｉＮ層、及びＮＨ３系ＳｉＮ層の各々の堆積に用いた処理条件を表１に示す。いずれの場合も堆積は２５０℃で実行された。
図１に、アンモニアを使用せずにガス混合物ＳｉＨ４／Ｎ２／Ｈ２で製造したＳｉ基板上の２個のＳｉＮ層のＦＴＩＲスペクトルを示す。基板の寄与分が減じられている。スペクトルは、約３３４０ｃｍ－１のＮ－Ｈ伸長、約２１３０ｃｍ－１のＳｉ－Ｈ伸長、約１１７０ｃｍ－１のＮ－Ｈ屈曲、及び８５０ｃｍ－１のＳｉ－Ｎ伸長に関連する吸収ピークを示す。Ｓｉ－Ｎピークでスペクトルを正規化することで、中立ＳｉＮと比較して、～２１３０ｃｍ－１でＳｉ－Ｈ伸長ピークの面積が僅かに減少し、波数が増加していること、及びＳｉ－Ｎ伸長ピークが圧縮ＳｉＮのＮ－Ｈ屈曲モードに近づくにつれて波数が増える傾向を示すことが分かる。
図２に、中立応力及び圧縮応力状態のＮＨ３系ＰＥＣＶＤ ＳｉＮ層のＦＴＩＲスペクトルを示す。この場合、ガス混合物はＳｉＨ４／ＮＨ３／Ｎ２である。スペクトルは図１のものと同様であるが、ＮＨ３系ＳｉＮでＮ－Ｈ屈曲ピークがより顕著である。
図３に、ＴＥＯＳ系ＳｉＯ２をシリコン上に１μｍ、及びＮ２／Ｈ２系ＳｉＮ層をシリコン基板上に（基板とＳｉＮの寄与を減じた後で）堆積させた場合のＦＴＩＲ吸光スペクトルを示す。ＦＴＩＲスペクトルは、約１０８３ｃｍ－１を中心としてＳｉＯピークが徐々に広がる様子を示す。ＮＨ３系ＳｉＮ層でも同様の結果が観察される。ＳｉＯピークの幅の変化を以下の表２に、シリコン及び４個のＳｉＮ変種のＳｉＯピークの半値全幅（ＦＷＨＭ）として示す。
表２から分かるように、ピークの幅は中立ＳｉＮ層の導入に伴い増加し、層が圧縮された際に更に僅かに広がる。ピークの幅が広いほど層の密度が低いため、ＳｉＯ２の亀裂が生じる前により厚層を堆積できることを示している。
中間層の屈折率を調べて以下の表３に示す。Ｎ２／Ｈ２及びＮＨ３系ＳｉＮ堆積の両方において、ＳｉＯ２層の屈折率はＳｉＮ層の圧縮応力が増加するにつれて減少し、Ｎ２／Ｈ２から形成されたＳｉＮ層の屈折率がより顕著に変化した。中間層の最上部におけるＳｉＯ２層の有無に依らず中間層の全応力も以下の表４に示す。中間層が存在しない中立応力ＳｉＯ２層での全応力は－７ＭＰａであった。
Ｎ２／Ｈ２系層は、それらの対応するＮＨ３系層と比較した場合にＮ２／Ｈ２層内のＳｉ含有量がより高いことを示す高い屈折率を示す。ＳｉＮ／ＳｉＯ２積層の正味応力は、個々の層の応力値から予想されるよりも圧縮が小さく、これは中間層がＳｉＯ２層の特性を変更していることを示唆している。いずれの場合も、応力は処理条件の変更を介して調整可能である。
中立応力ＳｉＯ２層は、ＴＥＯＳ／Ｏ２／Ｈ２／Ｈｅ化学を用いて約２５０℃で堆積され、最大１．５μｍ／分の堆積速度に対応可能であった。処理の詳細は以下の表５に見られる。
１２５０ｓｃｃｍのＨｅ流量はＴＥＯＳのキャリアガスとして機能する一方、２００ｓｃｃｍはプラズマを安定させて再現性のある動作を維持すべく別のラインでガス分配プレートに直接供給される。高周波及び低周波電源の電力を調整することにより、ＳｉＯ２層の全応力を効果的に制御することができる。例えば、２３００Ｗの高周波電源及び５５０Ｗの低周波電源により層を圧縮状態にする一方、１５００Ｗの高周波電源を用いて層を引張状態にすることができる。測定された層の応力値及び屈折率を以下の表６に示す。
理論又は推測に一切束縛されることなく、ＴＥＯＳ系ＳｉＯ２層の密度低下を示す１１８３ｃｍ－１でのＳｉ－Ｏ ＦＴＩＲピークの広がりにより測定されるように、中間層内のＳｉＮはＳｉＯ２の構造に顕著に影響を及ぼすように見える。ＴＥＯＳの構造的変化は、ＳｉＯ２層の屈折率及びＦＴＩＲスペクトルにより決定されるように、中間層内のＳｉＮの電源からは相対的に独立しているように見える。理論又は推測に一切束縛されないことを前提に、中間層内のＳｉＮの存在により、特に基板がＳｉで形成されているか又はＳｉを含む場合にＴＥＯＳ系ＳｉＯ２の基板上への接着性が向上するものと推測される。中間層の圧縮応力は、中立応力ＳｉＯ２層が中間層上に堆積した場合に中間層／ＳｉＯ２積層の正味応力を減少させるものと推測される。正味圧縮応力は、ＴＥＯＳ系ＳｉＯ２層の亀裂閾値を増大させ、亀裂又は層間剥離が生じる前に堆積可能なＳｉＯ２層の厚さを増大させる。驚くべきことに、中間層内のＳｉＮは、１１８３ｃｍ－１でのＳｉ－Ｏ ＦＴＩＲピークの広がりにより測定されるように、上方のＳｉＯ２層の構造に影響を及ぼす。このピークの広がりはＴＥＯＳ系ＳｉＯ２層の密度の低下を示す。ＴＥＯＳ系ＳｉＯ２層の構造的変化は、屈折率及びＦＴＩＲにより決定される中間層内のＳｉＮ成分の電源から相対的に独立しているように見える。
中立応力ＴＥＯＳ系ＳｉＯ２は単一層として堆積させることも、又は亀裂性能が変化しないよう段階的に堆積して各層が中立応力を有する複数のＳｉＯ２層を形成することもできることに注意されたい。好適には、複数のＳｉＯ２層が存在する場合、ＳｉＯ２堆積全体にわたる全応力が中立であることを保証すべく、少なくとも１個のＳｉＯ２層の全応力は－５０ＭＰａ～＋５０ＭＰａ、任意選択的に－３０ＭＰａ～＋３０ＭＰａである。複数のＳｉＯ２層を設けることにより、ＳｉＯ２層（群）の汚染を防ぐべく第２の堆積ステップの実行中にチャンバを定期的に洗浄することができる。複数のＳｉＯ２層は、単一ウェハチャンバ又はクラスターツール或いは必要ならばマルチステーションＰＥＣＶＤツールに堆積させることができる。中間層及びＴＥＯＳ系ＳｉＯ２は、同一チャンバ又は異なるチャンバで堆積してよく、いずれの場合も亀裂性能は変化しない。中間層の堆積に続いて、処理は真空下で続行されるか、又はＴＥＯＳ系ＳｉＯ２の堆積を開始する前に真空休止を実行することができる。チャンバ及び析出シーケンスの選択はツール構成に大きく依存する。
Ａ，Ｂ トレンチのＳＥＭ画像。

Claims (27)

  1. プラズマ強化化学気相成長（ＰＥＣＶＤ）により二酸化シリコンを基板上に堆積させる方法であって、
    前記基板をチャンバ内に配置するステップと、
    ＰＥＣＶＤにより第１の堆積ステップを実行して、窒化シリコンを含む中間層を前記基板上に堆積させるステップと、
    ＰＥＣＶＤにより第２の堆積ステップを実行して、少なくとも１個の二酸化シリコン層を前記中間層上に堆積させるステップを含み、
    前記第１の堆積ステップが、シラン、窒素ガス、及び水素ガス又はアンモニアガスを含む第１のガス混合物を前記チャンバ内に導入して、前記中間層を前記基板上に堆積させるべく約２２０℃～約３００℃の温度で前記第１のガス混合物からのプラズマを前記チャンバ内で維持するステップを含み、
    前記第２の堆積ステップが、テトラエチルオルソシリケートを含む第２のガス混合物を前記チャンバ内に導入して、前記少なくとも１個の二酸化シリコン層を前記中間層上に堆積させるべく約２２０℃～約３００℃の温度で前記第２のガス混合物からのプラズマを前記チャンバ内で維持するステップを含み、
    前記中間層が－４００ＭＰａ～－１００ＭＰａの全圧縮応力を有し、前記少なくとも１個の二酸化シリコン層の各々が－５０ＭＰａ～＋５０ＭＰａの全中立応力を有し、前記少なくとも１個の二酸化シリコン層の全厚が少なくとも１０μｍである方法。
  2. 前記第２のガス混合物が更に酸素ガスを含んでいる、請求項１に記載の方法。
  3. 前記第２のガス混合物が更に水素ガスを含んでいる、請求項１又は２に記載の方法。
  4. 前記第２のガス混合物が更にヘリウムガスを含んでいる、請求項１～３のいずれか１項に記載の方法。
  5. 前記第２の堆積ステップの実行中に、前記ヘリウムガスが２個以上のガス導入口を通過して前記チャンバ内に導入される、請求項４に記載の方法。
  6. 前記第１の堆積ステップの実行中にシランが、約５０ｓｃｃｍ～約４００ｓｃｃｍ、任意選択的に約９０ｓｃｃｍ～約３５０ｓｃｃｍ、任意選択的に約１８０～約３３０ｓｃｃｍの範囲の流量、又は任意選択的に約３２５ｓｃｃｍの流量で前記チャンバ内に導入される、請求項１～５のいずれか１項に記載の方法。
  7. 前記第１の堆積ステップの実行中に窒素ガスが、約２０００ｓｃｃｍ～約８０００ｓｃｃｍ、任意選択的に約２５００ｓｃｃｍ～約７０００ｓｃｃｍ、任意選択的に約２６００ｓｃｃｍ～約６５００ｓｃｃｍの範囲の流量、又は任意選択的に約６０００ｓｃｃｍの流量で前記チャンバ内に導入される、請求項１～６のいずれか１項に記載の方法。
  8. 前記第１の堆積ステップにおいて水素ガスが、約２５０～約７５０ｓｃｃｍ、任意選択的に約４００ｓｃｃｍ～約６００ｓｃｃｍの範囲の流量、又は任意選択的に約５００ｓｃｃｍの流量で前記チャンバ内に導入される、請求項１～７のいずれか１項に記載の方法。
  9. 前記第１の堆積ステップにおいてアンモニアガスが、約２５ｓｃｃｍ～約５００ｓｃｃｍ、任意選択的に約３５ｓｃｃｍ～約４７５ｓｃｃｍの範囲の流量、又は任意選択的に約４５０ｓｃｃｍの流量で前記チャンバ内に導入される、請求項１～７のいずれか１項に記載の方法。
  10. 前記第２の堆積ステップの実行中にテトラエチルオルソシリケートが、約１ｓｃｃｍ～約１０ｓｃｃｍ、任意選択的に約３ｓｃｃｍ～約７ｓｃｃｍの範囲の流量、又は任意選択的に約５ｓｃｃｍの流量で前記チャンバ内に導入される、請求項１～９のいずれか１項に記載の方法。
  11. 前記第２の堆積ステップの実行中に酸素ガスが、約１．０ｓｌｐｍ～約１０ｓｌｐｍ、任意選択的に約４．０ｓｌｐｍ～約８．０ｓｌｐｍの範囲の流量、又は任意選択的に約６．５ｓｌｐｍの流量で前記チャンバ内に導入される、請求項２及び請求項２に従属する場合は請求項３～１０のいずれか１項に記載の方法。
  12. 前記第２の堆積ステップの実行中に水素ガスが、約０．２５ｓｌｐｍ～約２．０ｓｌｐｍ、任意選択的に約０．７５ｓｌｐｍ～約１．５ｓｌｐｍの範囲の流量、又は任意選択的に約１．０ｓｌｐｍの流量で前記チャンバ内に導入される、請求項３又は請求項３に従属する場合は請求項４～１１のいずれか１項に記載の方法。
  13. 前記第２の堆積ステップにおいて前記チャンバ内に導入されるヘリウムガスの全流量が、約１０００ｓｃｃｍ～約２０００ｓｃｃｍ、任意選択的に約１２００ｓｃｃｍ～約１６５０ｓｃｃｍ、又は任意選択的に約１４５０ｓｃｃｍの範囲内にある、請求項４又は請求項４に従属する場合は請求項５～１２のいずれか１項に記載の方法。
  14. 前記第２の堆積ステップにおいて前記少なくとも２個のガス導入口のうち前記第１のガス導入口を通過して前記チャンバ内に導入されるヘリウムガスの流量が、約６００ｓｃｃｍ～約１９００ｓｃｃｍ、任意選択的に約８００ｓｃｃｍ～約１７００ｓｃｃｍ又は任意選択的に約１２５０ｓｃｃｍの範囲内にあり、及び／又は前記第２の堆積ステップにおいて前記少なくとも２個のガス導入口のうち前記第２のガス導入口を通過して前記チャンバ内に導入されるヘリウムガスの流量が、約５０ｓｃｃｍ～約５００ｓｃｃｍ、任意選択的に約１００ｓｃｃｍ～約３００ｓｃｃｍ、又は任意選択的に約２００ｓｃｃｍの範囲内にある、請求項５に従属する場合は請求項１３に記載の方法。
  15. 前記第１の堆積ステップ及び／又は前記第２の堆積ステップの実行中、前記処理温度が約２８０℃未満及び／又は前記処理温度が約２２５℃超である、請求項１～１４のいずれか１項に記載の方法。
  16. 前記第１の堆積ステップにおけるプラズマが、１０ＭＨｚ～約１５ＭＨｚの範囲の周波数、任意選択的に１３．５６ＭＨｚの周波数を有する高周波ＲＦ電力を用いて持続され、高周波ＲＦ電力が約５００Ｗ～約１５００Ｗ、任意選択的に約５４０Ｗ～約１３２０Ｗ、任意選択的に約７００Ｗ～約１０００Ｗの範囲の電力を有している、請求項１～１５のいずれか１項に記載の方法。
  17. 前記第２の堆積ステップにおけるプラズマが、１０ＭＨｚ～約１５ＭＨｚの範囲の周波数、任意選択的に１３．５６ＭＨｚの周波数を有する高周波ＲＦ電力、及び１００ｋＨｚ～約５００ｋＨｚ、任意選択的に約２００ｋＨｚ～約４５０ｋＨｚ、任意選択的に約３００ｋＨｚ～約４００ｋＨｚの範囲の周波数、又は任意選択的に約３７５ｋＨｚの周波数を有する低周波ＲＦ電力を用いて持続される、請求項１～１６のいずれか１項に記載の方法。
  18. 前記第２の堆積ステップにおける前記高周波ＲＦ電力が約１５００Ｗ～約３０００Ｗ、任意選択的に約１７５０Ｗ～約２３００Ｗの範囲の電力、又は任意選択的に約１９５０Ｗの電力を有している、請求項１７に記載の方法。
  19. 前記第２の堆積ステップにおける前記低周波ＲＦ電力が約２００Ｗ～約６００Ｗ、任意選択的に約３００Ｗ～約５５０Ｗの範囲の電力、又は任意選択的に約３５０Ｗの電力を有している、請求項１７又は請求項１８に記載の方法。
  20. 前記中間層の全圧縮応力が少なくとも－１００ＭＰａ、任意選択的に少なくとも－２００ＭＰａ、任意選択的に少なくとも－２５０ＭＰａ又は任意選択的に少なくとも－３００ＭＰａである、請求項１～１９のいずれか１項に記載の方法。
  21. 前記中間層の厚さが少なくとも０．０５μｍ、任意選択的に少なくとも０．２５μｍ、又は任意選択的に少なくとも０．５μｍである、請求項１～２０のいずれか１項に記載の方法。
  22. 前記少なくとも１個の二酸化シリコン層の各々の全中立応力が－３０ＭＰａ～＋３０ＭＰａである、請求項１～２１のいずれか１項に記載の方法。
  23. 前記基板がシリコンである、請求項１～２２のいずれか１項に記載の方法。
  24. 前記基板が、前記第１の堆積ステップと前記第２の堆積ステップの間に前記チャンバから取り外される、請求項１～２３のいずれか１項に記載の方法。
  25. 請求項１～２４のいずれか１項に記載の方法を用いて少なくとも１個の二酸化シリコン層が上に堆積された基板であって、前記少なくとも１個の二酸化シリコン層の各々が、－５０ＭＰａと＋５０ＭＰａの範囲に全中立応力を有し、前記少なくとも１個の二酸化シリコン層の全厚が少なくとも１０μｍである基板。
  26. 前記少なくとも１個の二酸化シリコン層の全厚が少なくとも２０μｍ、任意選択的に少なくとも３０μｍ、又は任意選択的に少なくとも４０μｍである、請求項２５に記載の基板。
  27. 請求項１～２４のいずれか１項に記載の方法を用いてプラズマ強化化学気相成長により二酸化シリコンを基板上に堆積させるプラズマ強化化学気相成長装置であって、
    チャンバと、
    基板を支持すべく前記チャンバ内に配置された基板支持部と、
    ある流量でガス又はガス混合物を前記チャンバ内に導入する少なくとも１個のガス導入口と、前記チャンバ内でプラズマを維持するプラズマ生成手段と、
    前記少なくとも１個のガス導入口に高周波ＲＦ電力を供給すべく構成された高周波電力供給手段と、
    前記基板支持部及び前記少なくとも１個のガス導入口の少なくとも一方に低周波ＲＦ電力を供給すべく構成された低周波電力供給手段と、
    第１の処理条件の組と第２の処理条件の組とを切り替えるべく構成されたコントローラを含み、前記第１の処理条件の組が、前記基板上に中間層を堆積させる第１の堆積ステップを実行すべく構成され、中間層は窒化シリコンを含み、前記第２の処理条件の組が、中間層上に少なくとも１個の二酸化シリコン層を堆積させる第２の堆積ステップを実行すべく構成されていて、
    前記第１の処理条件の組が、シラン、窒素ガス、及び水素ガス又はアンモニアガスのいずれかを含む第１のガス混合物を、前記少なくとも１個のガス導入口を通過して前記チャンバ内に導入し、前記プラズマ生成手段を用いて、前記中間層を前記基板上に堆積させるように約２２０℃～約３００℃の温度で前記第１のガス混合物からのプラズマを前記チャンバ内で維持することにより前記第１の堆積ステップを実行すべく構成され、
    前記第２の処理条件の組が、テトラエチルオルソシリケート、ヘリウムガス、水素ガス及び酸素ガスを含む第２のガス混合物を前記少なくとも１個のガス導入口を通過して前記チャンバ内に導入し、前記プラズマ生成手段を用いて、第２のガス混合物からのプラズマをチャンバ内で約２２０℃～約３００℃の温度に維持することにより、前記中間層上に少なくとも１個の二酸化シリコン層を堆積させる第２の堆積ステップを実行すべく構成されている、プラズマ強化化学気相成長装置。
JP2023126816A 2022-09-21 2023-08-03 二酸化シリコンの厚層の堆積 Pending JP2024045016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2213794.7 2022-09-21
GBGB2213794.7A GB202213794D0 (en) 2022-09-21 2022-09-21 Deposition of thick layers of silicon dioxide

Publications (1)

Publication Number Publication Date
JP2024045016A true JP2024045016A (ja) 2024-04-02

Family

ID=84817756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023126816A Pending JP2024045016A (ja) 2022-09-21 2023-08-03 二酸化シリコンの厚層の堆積

Country Status (7)

Country Link
US (1) US20240096616A1 (ja)
EP (1) EP4343019A1 (ja)
JP (1) JP2024045016A (ja)
KR (1) KR20240040603A (ja)
CN (1) CN117737691A (ja)
GB (1) GB202213794D0 (ja)
TW (1) TW202413690A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9028924B2 (en) * 2010-03-25 2015-05-12 Novellus Systems, Inc. In-situ deposition of film stacks
US20120015113A1 (en) 2010-07-13 2012-01-19 Applied Materials, Inc. Methods for forming low stress dielectric films
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
GB201207448D0 (en) * 2012-04-26 2012-06-13 Spts Technologies Ltd Method of depositing silicon dioxide films
GB201410317D0 (en) 2014-06-10 2014-07-23 Spts Technologies Ltd Substrate

Also Published As

Publication number Publication date
US20240096616A1 (en) 2024-03-21
EP4343019A1 (en) 2024-03-27
GB202213794D0 (en) 2022-11-02
KR20240040603A (ko) 2024-03-28
CN117737691A (zh) 2024-03-22
TW202413690A (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
JP7479855B2 (ja) シリコン酸化物の形態選択的な膜形成の方法
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US8536073B2 (en) Hardmask materials
US8557712B1 (en) PECVD flowable dielectric gap fill
US8178443B2 (en) Hardmask materials
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US8137764B2 (en) Mechanical enhancer additives for low dielectric films
US7390537B1 (en) Methods for producing low-k CDO films with low residual stress
US9165762B2 (en) Method of depositing silicone dioxide films
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
WO2018098202A1 (en) Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
KR102046163B1 (ko) 반도체 소자의 제조방법
JP2002009069A (ja) 成膜方法
JP2024045016A (ja) 二酸化シリコンの厚層の堆積
US20210391170A1 (en) Method of Deposition
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
WO2023167031A1 (ja) 絶縁膜の形成方法および基板処理システム
KR100888186B1 (ko) 절연막 형성 방법
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
US20240063014A1 (en) Substrate processing method
US20240321571A1 (en) Insulating film forming method and substrate processing system
US10446495B2 (en) Methods of forming an ultra-low-k dielectric layer and dielectric layers formed thereby
KR20230060120A (ko) 탄소 도핑된 비정질 실리콘 박막을 이용한 박막 증착 방법
KR20240154621A (ko) 절연막의 형성 방법 및 기판 처리 시스템
KR20210082265A (ko) 1-메틸-1-이소-프로폭시-실라사이클로알칸 및 이로부터 제조된 고밀도 오가노실리카 필름