KR20240022055A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20240022055A
KR20240022055A KR1020220100200A KR20220100200A KR20240022055A KR 20240022055 A KR20240022055 A KR 20240022055A KR 1020220100200 A KR1020220100200 A KR 1020220100200A KR 20220100200 A KR20220100200 A KR 20220100200A KR 20240022055 A KR20240022055 A KR 20240022055A
Authority
KR
South Korea
Prior art keywords
electrode
display device
light emitting
upper auxiliary
light
Prior art date
Application number
KR1020220100200A
Other languages
English (en)
Inventor
정인영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220100200A priority Critical patent/KR20240022055A/ko
Priority to US18/196,198 priority patent/US20240057393A1/en
Priority to EP23188263.0A priority patent/EP4322727A1/en
Priority to CN202322139957.1U priority patent/CN220858826U/zh
Priority to CN202311001149.7A priority patent/CN117596961A/zh
Publication of KR20240022055A publication Critical patent/KR20240022055A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예의 표시 장치는 베이스층, 주변 영역에 중첩하여 베이스층 상에 배치된 전원 패드, 제1 방향으로 연장되며, 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하고, 적어도 하나의 상부 보조 전극은 제1 방향에서 상기 전원 패드에 인접하며, 제1 두께를 갖는 제1 부분, 및 상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분을 포함한다. 이에 따라, 일 실시예의 표시 장치는 전압 강하 현상이 적고, 표시 품질이 우수한 효과가 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 상부 보조 전극을 포함하는 표시 장치에 관한 것이다.
휴대 전화, 내비게이션, 게임기, 태블릿 컴퓨터, 및 텔레비전 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 표시 장치는 화면을 표시하기 위해 다양한 배선들을 포함한다. 표시 장치에 인가된 전원에 의해 배선을 따라 전류가 흘러 표시 장치의 화면을 표시하게 된다. 이때, 전류들이 배선들을 통과하면서 전압 강하 현상이 발생할 수 있다. 전압 강하 현상은 표시 장치의 표시 품질의 저하를 유발할 수 있다.
이에 따라, 표시 장치의 전압 강하 현상을 감소시키기 위한 다양한 방법에 대해 연구가 진행되고 있다.
본 발명의 목적은 전압 강하 현상이 감소된 표시 장치 및 이의 제조 방법을 제공하는 것이다.
일 실시예는 표시 영역, 및 상기 표시 영역에 인접한 주변 영역을 포함하고, 상기 표시 영역은 발광 영역 및 상기 발광 영역에 인접한 비발광 영역을 포함하고, 베이스층, 상기 주변 영역에 중첩하여 상기 베이스층 상에 배치된 전원 패드, 상기 베이스층 상에 배치되고, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막, 상기 베이스층 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 제1 전극, 상기 제1 전극 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 발광층, 상기 발광층 상에 배치되며, 상기 전원 패드에 전기적으로 연결된 제2 전극, 및 상기 비발광 영역에 중첩하여 상기 제2 전극 상에 배치되고, 제1 방향으로 연장되며, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하고, 상기 적어도 하나의 상부 보조 전극은 상기 제1 방향에서 상기 전원 패드에 인접하며, 제1 두께를 갖는 제1 부분, 및 상기 제1 두께보다 작은 제2 두께를 갖고, 상기 제1 부분을 사이에 두고 상기 전원 패드와 이격된 제2 부분을 포함하는 표시 장치를 제공한다.
상기 적어도 하나의 상부 보조 전극은 상기 제1 부분에서 상기 제2 부분으로 갈수록 두께가 점진적으로 작아지는 것일 수 있다.
상기 제1 부분은 상기 제2 부분보다 상기 전원 패드에 인접한 것일 수 있다.
상기 발광 영역은 서로 이격되어 배치된 제1 내지 제3 발광 영역을 포함하고, 상기 제1 발광 영역은 제1 광을 방출하고, 상기 제2 발광 영역은 상기 제1 광과 파장이 다른 제2 광을 방출하고, 상기 제3 발광 영역은 상기 제2 광과 파장이 다른 제3 광을 방출하는 것일 수 있다.
상기 적어도 하나의 상부 보조 전극은 제1 상부 보조 전극, 및 상기 제1 상부 보조 전극과 상기 제1 내지 제3 발광 영역 중 적어도 하나를 사이에 두고 상기 제1 방향과 수직한 제2 방향으로 이격되어 배치된 제2 상부 보조 전극을 포함하는 것일 수 있다.
상기 적어도 하나의 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하인 것일 수 있다.
상기 적어도 하나의 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 것일 수 있다.
상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역, 및 상기 발광층과 상기 제2 전극 사이에 배치된 전자 수송 영역을 더 포함하고, 상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 화소 정의막 상부로 연장되어 배치된 것일 수 있다.
상기 적어도 하나의 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고, 상기 보조 개구부 내로 연장되는 상기 정공 수송 영역 및 상기 전자 수송 영역을 관통하여 컨택홀이 정의되며, 상기 베이스층 상에 배치되고, 상기 컨택홀에서 상면이 노출되는 하부 보조 전극을 더 포함하는 것일 수 있다.
상기 적어도 하나의 상부 보조 전극은 상기 제2 전극과 전기적으로 연결된 것일 수 있다.
상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 추가 상부 보조 전극들을 더 포함하고, 인접한 상기 추가 상부 보조 전극들 간의 간격은 상기 전원 패드로부터 멀어질수록 증가하는 것일 수 있다.
일 실시예는 표시 영역, 및 상기 표시 영역에 인접한 주변 영역을 포함하고, 상기 표시 영역은 제1 방향으로 나열된 제1 발광 영역을 포함하는 제1 발광 그룹, 상기 제1 방향으로 나열된 제2 발광 영역을 포함하고, 상기 제1 발광 그룹과 상기 제1 방향과 수직한 제2 방향으로 이격된 제2 발광 그룹, 및 상기 제1 방향으로 나열된 제3 발광 영역을 포함하고, 상기 제1 발광 그룹과 상기 제2 발광 그룹을 사이에 두고 상기 제2 방향으로 이격된 제3 발광 그룹을 포함하고, 베이스층, 상기 베이스층 상에 배치되고, 개구부가 정의된 화소 정의막, 상기 베이스층 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층, 상기 발광층 상에 배치되며, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극, 이웃하는 상기 제1 발광 그룹과 상기 제2 발광 그룹, 이웃하는 상기 제2 발광 그룹과 상기 제3 발광 그룹, 또는 이웃하는 상기 제1 발광 그룹과 상기 제3 발광 그룹 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작으며, 제1 방향으로 연장되는 상부 보조 전극을 포함하고, 상기 상부 보조 전극은상기 주변 영역의 일 측에 인접하며, 제1 두께를 갖는 제1 부분, 및 상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치를 제공한다.
상기 상부 보조 전극은 상기 제1 부분에서 상기 제2 부분으로 갈수록 두께가 점진적으로 작아지는 것일 수 있다.
상기 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하인 것일 수 있다.
상기 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 것일 수 있다.
상기 주변 영역에 중첩하며, 상기 베이스층 상에서 상기 제1 부분에 인접하여 배치된 전원 패드를 더 포함하는 것일 수 있다.
상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 추가 상부 보조 전극들을 더 포함하고, 인접한 상기 추가 상부 보조 전극들 간의 간격은 상기 전원 패드로부터 멀어질수록 증가하는 것일 수 있다.
다른 실시예는 베이스층, 상기 베이스층 상에 배치되고, 개구부가 정의된 화소 정의막, 상기 베이스층 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층, 상기 발광층 상에 배치되고, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극을 포함하는 예비 표시 장치를 제공하는 단계, 및 상기 발광층과 비중첩하는 상기 제2 전극 상에서 도포부가 일 방향으로 이동하며 금속 잉크를 도포하여 상부 보조 전극을 형성하는 단계 를 포함하고, 상기 상부 보조 전극은 제1 두께를 갖는 제1 부분, 및 상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치의 제조 방법을 제공한다.
상기 상부 보조 전극을 형성하는 단계는 상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 제1 속도로 이동하며 상기 금속 잉크를 도포하는 제1 도포 단계, 및 상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 상기 제1 속도보다 빠른 제2 속도로 이동하며 상기 금속 잉크를 도포하는 제2 도포 단계를 포함하는 것일 수 있다.
상기 제2 도포 단계는 상기 제1 도포 단계 이후에 수행되며, 상기 도포부의 속도는 상기 제1 속도에서 상기 제2 속도로 점진적으로 증가하는 것일 수 있다.
상기 제1 도포 단계와 상기 제2 도포 단계 사이에 상기 도포부가 이동하지 않는 정지 단계를 더 포함하고, 상기 정지 단계에서 상기 도포부는 상기 제1 속도에서 상기 제2 속도로 변속하는 것일 수 있다.
상기 상부 보조 전극을 형성하는 단계는 상기 제2 전극 상에 상기 도포부가 일 방향으로 이동하며 상기 금속 잉크를 도포하는 제1 단계, 및 상기 금속 잉크가 도포된 상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 이동하며 일부분에 상기 금속 잉크를 도포하는 제2 단계를 포함하고, 상기 제1 부분은 상기 제1 단계와 상기 제2 단계에서 모두 상기 금속 잉크가 도포된 부분이고, 상기 제2 부분은 상기 제1 단계에서만 상기 금속 잉크가 도포된 부분인 것일 수 있다.
일 실시예의 표시 장치는 제2 전극 상부에 비저항이 작고, 두께가 큰 제1 부분과 두께가 작은 제2 부분을 포함하는 상부 보조 전극을 포함하여, 전압 강하 현상이 적고, 우수한 표시 품질을 나타낼 수 있다.
일 실시예의 표시 장치의 제조 방법은 제2 전극 상부에 비저항이 작고, 두께가 큰 제1 부분과 두께가 작은 제2 부분을 포함하는 상부 보조 전극을 형성하는 단계를 포함함으로써, 전압 강하 현상이 적고, 우수한 표시 품질을 나타내는 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 사시도이다.
도 2a은 일 실시예에 따른 표시 장치의 평면도이다.
도 2b는 일 실시예에 따른 화소의 등가 회로도이다.
도 3은 일 실시예의 표시 장치의 평면도이다.
도 4는 일 실시예의 표시 장치의 확대된 평면도이다. 도 4는 도 3의 AA에 대응하는 부분이다.
도 5는 일 실시예의 표시 장치의 단면도이다.
도 6은 일 실시예의 표시 장치의 단면도이다.
도 7a는 일 실시예의 표시 장치의 단면도이다.
도 7b는 일 실시예의 표시 장치의 단면도이다.
도 8은 일 실시예의 표시 장치의 단면도이다.
도 9는 일 실시예의 표시 장치의 제조 방법의 순서도이다.
도 10a는 일 실시예의 표시 장치의 일 단계를 나타낸 도면이다.
도 10b는 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다.
도 10c는 일 실시예의 표시 장치의 제조 방법의 일 단계를 나타낸 도면이다.
도 11d는 일 실시예의 표시 장치의 제조 방법의 일 단계를 나타낸 도면이다.
도 11은 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다.
도 12a는 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다.
도 12b는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다.
도 12c는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다.
도 12d는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대해 설명한다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 사시도이다.
도 1을 참조하면, 일 실시예에서 전자 장치(ED)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치일 수 있다. 또한, 전자 장치(ED)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치일 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 장치로도 채용될 수 있다.
전자 장치(ED)는 표시 장치(DD) 및 하우징(HAU)을 포함하는 것일 수 있다. 하우징(HAU)은 표시 장치(DD)를 수납하는 것일 수 있다. 하우징(HAU)은 표시 장치(DD)의 표시면(IS)인 상부면이 노출되도록 표시 장치(DD)를 커버하며 배치될 수 있다. 하우징(HAU)은 표시 장치(DD)의 측면과 바닥면을 커버하며, 상부면 전체를 노출시키는 것일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 하우징(HAU)은 표시 장치(DD)의 측면과 바닥면뿐 아니라 상부면의 일부를 커버하는 것일 수 있다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제3 방향축(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다. 본 명세서에서는 제1 방향축(DR1)과 제2 방향축(DR2)은 서로 직교하고, 제3 방향축(DR3)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다.
본 명세서에서 전자 장치(ED) 또는 표시 장치(DD)의 두께 방향은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 1에서는 일 실시예에 따른 전자 장치(ED)의 표시면(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면과 평행한 것으로 도시하였다. 하지만, 이는 예시적인 것으로, 일 실시예에서 전자 장치(ED)의 표시면(IS)은 휘어진 형상을 가질 수 있다.
일 실시예의 표시 장치(DD)는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상(IM)이 표시되는 부분에 해당한다.
일 실시예에서, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또한, 표시 장치(DD)의 전면인 표시면(IS)에 비표시 영역(NDA)이 존재하지 않을 수도 있다.
도 2a은 일 실시예에 따른 표시 장치의 평면도이다. 도 2b는 일 실시예에 따른 화소의 등가 회로도이다.
도 2a를 참조하면, 표시 장치(DD)는 표시 영역(DA)에 배치된 화소들(PX11~PXnm) 및 화소들(PX11~PXnm)에 전기적으로 연결된 신호 라인들(SL1~SLn, DL1~DLm)을 포함할 수 있다. 표시 장치(DD)는 비표시 영역(NDA)에 배치된 구동 회로(GDC) 및 전원 패드(PD)들을 포함할 수 있다.
전원 패드(PD)들은 표시 장치(DD)의 하측에 인접하게 배치되는 것일 수 있다. 본 명세서에서 표시 장치(DD)의 하측은 제1 방향(DR1)으로 연장되는 변과, 제2 방향(DR2)으로 연장되는 변이 정의하는 평면 상에서, 제2 방향(DR2)으로 연장되는 변의 일 측일 수 있다. 이에 따라, 표시 영역(DA)은 상대적으로 전원 패드(PD)들에 인접한 부분과 상대적으로 전원 패드(PD)들로부터 이격된 부분으로 구분될 수 있다. 이후, 도 3에서 편의상 전원 패드(PD)들을 도시하지 않았으나, 제1 방향축(DR1)이 지시하는 방향으로 갈수록 전원 패드(PD)들로부터 멀어지는 것으로 정의한다.
화소들(PX11~PXnm) 각각은 후술할 발광 소자, 발광 소자에 연결된 복수의 트랜지스터들(예를 들어, 스위칭 트랜지스터, 구동 트랜지스터 등) 및 커패시터로 구성되는 화소 구동 회로를 포함할 수 있다. 화소들(PX11~PXnm) 각각은 화소에 인가되는 전기적 신호에 대응하여 광을 발광 할 수 있다. 도 2a는 매트릭스 형태로 배열된 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 화소들(PX11~PXnm)의 배열 형태는 이에 한정되지 않는다.
신호 라인들(SL1~SLn, DL1~DLm)은 스캔 라인들(SL1~SLn) 및 데이터 라인들(DL1~DLm)을 포함할 수 있다. 화소들(PX11~PXnm) 각각은 스캔 라인들(SL1~SLn) 중 대응하는 스캔 라인과 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결될 수 있다. 화소들(PX11~PXnm)의 화소 구동 회로의 구성에 따라 더 많은 종류의 신호 라인이 표시 장치(DD)에 구비될 수 있다.
구동 회로(GDC)는 게이트 구동 회로를 포함할 수 있다. 게이트 구동 회로는 게이트 신호들을 생성하고, 게이트 신호들을 스캔 라인들(SL1~SLn)에 순차적으로 출력할 수 있다. 게이트 구동 회로는 화소들(PX11~PXnm)의 화소 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
일 실시예에 따른 구동 회로(GDC)와 화소들(PX11~PXnm)은 LTPS(Low Temperature Polycrystalline Silicon) 공정, LTPO(Low Temperature Polycrystalline Oxide) 공정, 또는 산화물(Oxide) 반도체 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
전원 패드(PD)는 비표시 영역(NDA) 상에 일 방향을 따라 배열될 수 있다. 전원 패드(PD)들은 회로 기판에 연결되는 부분일 수 있다. 전원 패드(PD)들은 각각 신호 라인들(SL1~SLn, DL1~DLm) 중 대응되는 신호 라인과 연결될 수 있고, 신호 라인을 통해 대응되는 화소에 전기적으로 연결될 수 있다. 전원 패드(PD)들은 신호 라인들(SL1~SLn, DL1~DLm)과 일체의 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 전원 패드(PD)들은 신호 라인들(SL1~SLn, DL1~DLm)과 다른 층 상에 배치되어 컨택홀을 통해 연결될 수도 있다.
도 2b는 n번째 스캔 라인(SLn), n번째 센싱 라인(SSLn), m번째 데이터 라인(DLm) 및 m번째 레퍼런스 라인(RLm)에 연결된 화소(PXnm)를 예시적으로 도시하였다. 도 2b를 참조하면, 화소(PXnm)는 화소 회로(PC) 및 화소 회로(PC)에 연결된 발광 소자(OLED)를 포함할 수 있다.
화소 회로(PC)는 복수의 트랜지스터들(T1, T2, T3) 및 커패시터(Cst)를 포함할 수 있다. 복수의 트랜지스터들(T1, T2, T3)은 제1 트랜지스터(T1, 또는 구동 트랜지스터), 제2 트랜지스터(T2, 또는 스위치 트랜지스터) 및 제3 트랜지스터(T3, 센싱 트랜지스터)를 포함할 수 있다. 제1 내지 제3 트랜지스터들(T1, T2, T3) 각각은 박막 트랜지스터일 수 있다.
제1 내지 제3 트랜지스터들(T1, T2, T3)은 NMOS 트랜지스터들일 수 있으나, 이에 한정되지 않고, PMOS 트랜지스터일 수 있다. 제1 내지 제3 트랜지스터들(T1, T2, T3) 각각은 소스(S1, S2, S3), 드레인(D1, D2, D3) 및 게이트(G1, G2, G3)를 포함할 수 있다.
발광 소자(OLED)는 제1 전극(EL1, 도 5) 및 제2 전극(EL2, 도 5)을 포함하는 유기 발광 소자일 수 있다. 한편, 제1 전극(EL1, 도 5) 애노드 또는 화소 전극으로 지칭될 수 있고, 제2 전극(EL2, 도 5)은 캐소드 또는 공통 전극으로 지칭될 수도 있다. 발광 소자(OLED)의 제1 전극(EL1, 도 5)은 구동 트랜지스터(T1)를 통해 제1 전압(ELVDD)을 수신하고 발광 소자(OLED)의 제2 전극(CE, 도 5)은 제2 전압(ELVSS)을 수신할 수 있다. 발광 소자(OLED)는 제1 전압(ELVDD) 및 제2 전압(ELVSS)을 수신하여 발광될 수 있다.
구동 트랜지스터(T1)는 제1 전압(ELVDD)을 수신하는 드레인(D1), 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결된 소스(S1), 및 커패시터(Cst)에 연결된 게이트(G1)를 포함할 수 있다. 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 전압 값에 대응하여 제1 전압(ELVDD)으로부터 발광 소자(OLED)에 흐르는 구동 전류를 제어할 수 있다.
스위치 트랜지스터(T2)는 m번째 데이터 라인(DLm)에 연결된 드레인(D2), 커패시터(Cst)에 연결된 소스(S2), 및 n번째 기입 스캔 신호(SCn)를 수신하는 게이트(G2)를 포함할 수 있다. m번째 데이터 라인(DLm)은 데이터 전압(Vd) 및 센싱용 데이터 전압을 수신할 수 있다. 스위치 트랜지스터(T2)는 n번째 기입 스캔 신호(SCn)로부터 입력된 스위칭 전압에 따라, m번째 데이터 라인(DLm)으로부터 입력된 데이터 전압(Vd)을 구동 트랜지스터(T1)로 전달 할 수 있다.
센싱 트랜지스터(T3)는 m번째 레퍼런스 라인(RLm)에 연결된 소스(S3), 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결된 드레인(D3), 및 n번째 샘플링 스캔 신호(SSn)를 수신하는 게이트(G3)를 포함할 수 있다. m번째 레퍼런스 라인(RLm)은 기준 전압(Vr)을 수신할 수 있다.
커패시터(Cst)는 구동 트랜지스터(T1)의 게이트(G1)와 발광 소자(OLED)의 제1 전극(EL1, 도 5)에 연결될 수 있다. 커패시터(Cst)는 구동 트랜지스터(T1)의 게이트(G1)에 연결된 제1 커패시터 전극 및 발광 소자(OLED)의 제1 전극(EL1, 도 5)에 연결된 제2 커패시터 전극을 포함할 수 있다. 커패시터(Cst)는 스위치 트랜지스터(T2)로부터 전송 받은 전압과 제1 전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
한편, 도 2b에 도시된 화소(PXnm)의 등가 회로는 하나의 화소(PXnm)에 대하여 예시적으로 나타낸 것으로, 화소들(PX11~PXnm)에 대한 등가 회로가 도 2b에 도시된 것에 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PXnm)의 등가 회로도는 발광 소자(OLED)를 발광시키기 위해 다양한 형태로 구현될 수 있다.
도 3은 일 실시예의 표시 장치의 평면도이다. 도 4는 일 실시예의 표시 장치의 확대된 평면도이다. 도 4는 도 3의 AA에 대응하는 부분이다.
도 3 및 도 4를 참조하면, 일 실시예의 표시 장치(DD)는 복수의 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함하는 것일 수 있다. 도 3 내지 도 4에 도시된 표시 장치(DD)는 봉지층(TFE)이 제공되기 이전의 평면도이다. 일 실시예의 표시 장치(DD)는 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)을 포함할 수 있다. 일 실시예에서 제1 발광 영역(PXA-R)은 적색광을 방출하는 적색 발광 영역이고, 제2 발광 영역(PXA-G)은 녹색광을 방출하는 녹색 발광 영역이며, 제3 발광 영역(PXA-B)은 청색광을 방출하는 청색 발광 영역일 수 있다.
제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)은 평면 상에서 볼 때 서로 중첩하지 않고 구분된 것일 수 있다. 예를 들어, 이웃하는 발광 영역들(PXA-R, PXA-G, PXA-B) 사이에는 비발광 영역(NPXA)이 배치될 수 있다.
도 3 내지 도 4에서는 일 실시예에 따른 표시 장치(DD)에서 표시 영역(DA) 내에 발광 영역들(PXA-R, PXA-G, PXA-B)이 스트라이프 형태로 배열된 것을 도시하였다. 즉, 도 2에 도시된 일 실시예의 표시 장치(DD)에서 복수 개의 제1 발광 영역들(PXA-R), 복수 개의 제2 발광 영역들(PXA-G), 및 복수 개의 제3 발광 영역들(PXA-B)이 각각 제1 방향(DR1)을 따라 정렬된 것일 수 있다. 또한, 제2 방향(DR2)을 따라 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)의 순서로 번갈아 가며 배열되는 것일 수 있다.
한편, 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 도 2에 도시된 것에 한정되지 않으며, 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)이 배열되는 순서는 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 조합되어 제공될 수 있다. 일 실시예에서, 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B) 중 서로 상이한 파장 영역의 광을 방출하는 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적은 서로 동일할 수 있다. 이때 면적은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면 상에서(이하 "평면 상에서"라고 함.) 보았을 때의 면적을 의미할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 발광 영역들(PXA-R, PXA-G, PXA-B)은 상이한 면적을 가질 수 있다. 또한, 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 면적 비율이 조정될 수 있으며, 평면 상에서의 발광 영역들(PXA-R, PXA-G, PXA-B)의 형상도 다양하게 변형되어 제공될 수 있다.
표시 장치(DD)는 발광 그룹들(PXAG1, PXAG2, PXAG3)을 포함하는 것일 수 있다. 표시 장치(DD)에서 발광 그룹들(PXAG1, PXAG2, PXAG3) 각각에는 제1 방향(DR1)을 따라 배열된 복수 개의 제1 발광 영역(PXA-R)들, 복수 개의 제2 발광 영역(PXA-G)들, 및 복수 개의 제3 발광 영역(PXA-B)들을 포함하는 것일 수 있다. 평면 상에서 발광 그룹들(PXAG1, PXAG2, PXAG3)은 제2 방향(DR2)으로 서로 이격되어 배열되는 것일 수 있다. 발광 그룹들(PXAG1, PXAG2, PXAG3)은 제1 발광 그룹(PXAG1), 제2 발광 그룹(PXAG2), 및 제3 발광 그룹(PXAG3) 순서로 제2 방향(DR2)을 따라 번갈아가며 배열되는 것일 수 있다. 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면상에서 발광 그룹들(PXAG1, PXAG2, PXAG3) 각각은 발광 영역들(PXA-R, PXAG, PXA-B) 사이에 배치된 비발광 영역(NPXA)을 포함하는 것일 수 있다. 발광 그룹들(PXAG1, PXAG2, PXAG3) 사이에 각각 비발광 영역(NPXA)이 배치될 수 있다.
일 실시예에서 표시 장치(DD)는 평면상에서 발광 그룹들(PXAG1, PXAG2, PXAG3) 사이에 배치된 상부 보조 전극(UML)을 포함할 수 있다. 상부 보조 전극(UML)은 평면 상에서 제1 방향(DR1)으로 연장된 라인(line) 형상일 수 있다.
상부 보조 전극(UML)은 복수 개의 상부 보조 전극들(S-UML1, S-UML2)을 포함하는 것일 수 있다. 도 3과 같이 발광 그룹들(PXAG1, PXAG2, PXAG3) 사이에 상부 보조 전극(S-UML1, S-UML2)이 배치될 수 있다. 도 4에서는 발광 그룹들(PXAG1, PXAG2, PXAG3) 사이의 일 부분에만 상부 보조 전극(S-UML1, S-UML2)이 배치된 것을 도시하였으나, 실시예는 이에 제한되지 않는다. 예를 들어, 일 실시예에서는 발광 그룹들(PXAG1, PXAG2, PXAG3) 사이 각각에 모두 상부 보조 전극(S-UML1, S-UML2)이 배치될 수 있다.
상부 보조 전극들(S-UML1, S-UML2)은 적어도 하나의 발광 그룹들(PXAG1, PXAG2, PXAG3)을 사이에 두고 제2 방향(DR2)으로 이격되어 배치되는 것일 수 있다. 예를 들어, 도 4과 같이 제1 상부 보조 전극(S-UML1) 및 제2 상부 보조 전극(S-UML2)은 두 개의 발광 그룹들을 사이에 두고 제2 방향(DR2)으로 이격되어 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않고, 제1 상부 보조 전극(S-UML1) 제2 상부 보조 전극(S-UML2)은 한 개의 발광 그룹을 사이에 두고 제2 방향(DR2)으로 이격되어 배치되거나, 또는 세 개 이상의 발광 그룹을 사이에 두고 제2 방향(DR2)으로 이격되어 배치되는 것일 수 있다.
도 5는 일 실시예의 표시 장치의 단면도이다. 도 6은 일 실시예의 표시 장치의 단면도이다. 도 7a는 일 실시예의 표시 장치의 단면도이다. 도 7b는 일 실시예의 표시 장치의 단면도이다. 도 5는 도 4에 도시된 I-I' 선에 대응하는 부분의 단면도일 수 있다. 도 6은 도 4에 도시된 II-II' 선에 대응하는 부분의 단면도일 수 있다. 도 7a 및 도 7b는 각각 도 4에 도시된 III-III'선에 대응하는 부분의 단면도일 수 있다.
도 5 및 도 6을 참조하면, 표시 장치(DD)는 베이스층(BL), 회로층(DP-CL), 절연층(IL), 발광 소자층(DP-OEL), 상부 보조 전극(UML), 하부 보조 전극(BML), 및 봉지층(TFE)을 포함하는 것일 수 있다.
일 실시예에서 베이스층(BL)은 회로층(DP-CL) 및 발광 소자(OEL)가 배치되는 베이스 면을 제공하는 것일 수 있다. 베이스층(BL)은 유리 기판, 금속 기판, 또는 플라스틱 기판일 수 있다. 다만, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 베이스층(BL)은 무기층, 유기층, 또는 유기 재료와 무기 재료를 포함하는 복합 재료층일 수 있다.
일 실시예에서 회로층(DP-CL)은 베이스층(BL) 상에 배치되고, 회로층(DP-CL)은 무기막인 버퍼층(BFL)을 포함할 수 있다. 버퍼층(BFL)은 트랜지스터(T)에 불순물이 확산되는 것을 방지하는 것일 수 있다. 버퍼층(BFL)은 질화규소(SiNx), 산화규소(SiOx), 및 질산화규소(SiOxNy) 중 적어도 하나를 포함하는 것일 수 있다. 한편, 버퍼층(BFL)이 생략되고, 베이스층(BL) 상에 트랜지스터(T)가 직접 배치되는 것일 수 있다.
일 실시예에서 트랜지스터(T)의 반도체 패턴(SP)은 버퍼층(BFL) 상에 배치되는 것일 수 있다. 반도체 패턴은 아모포스(Amorphous) 실리콘, 폴리(poly) 실리콘, 또는 금속 산화물을 포함하는 것일 수 있다. 반도체 패턴(SP) 상에 제1 중간 절연층(10)이 배치될 수 있다. 제1 중간 절연층(10) 상에는 제어 전극(GE)이 배치되는 것일 수 있다. 제1 중간 절연층(10)은 유기 재료, 무기 재료 또는 이들의 혼합물을 포함하는 것일 수 있다.
제1 중간 절연층(10) 상에는 제어 전극(GE)을 커버하는 제2 중간 절연층(20)이 배치되는 것일 수 있다. 제2 중간 절연층(20)은 유기 재료, 무기 재료 또는 이들의 혼합물을 포함하는 것일 수 있다.
제2 중간 절연층(20) 상에 입력전극(DE) 및 출력전극(SE)이 배치될 수 있다. 입력전극(DE)과 출력전극(SE)은 제1 중간 절연층(10) 및 제2 중간 절연층(20)을 관통하는 제1 하부 컨택홀(CH1)과 제2 하부 컨택홀(CH2)을 통해 반도체 패턴(SP)에 각각 연결되는 것일 수 있다. 한편, 입력전극(DE)은 도 2b에 도시된 구동 트랜지스터(T1, 도 2b)의 드레인(D1)에 대응하고, 출력전극(SE)은 도 2b에 도시된 구동 트랜지스터(T1, 도 2b)의 소스(S1)에 대응하는 것일 수 있다.
회로층(DP-CL) 상에는 절연층(IL)이 배치될 수 있다. 절연층(IL)은 입력전극(DE) 및 출력전극(SE)을 커버하는 것일 수 있다. 절연층(IL)에는 홀(HL)이 정의될 수 있다. 또한, 절연층(IL)은 홀(HL)을 제외한 부분에서 회로층(DP-CL)에 평탄면을 제공할 수 있다. 절연층(IL)은 유기 재료를 포함할 수 있다. 예를 들어, 절연층(IL)은 폴리이미드(polyimide) 등을 포함하는 것일 수 있다. 절연층(IL)에 정의된 홀(HL)은 절연층을 관통하는 것으로 비아홀(Via hole)일 수 있다. 절연층(IL)은 홀(HL) 부분과 평탄면 사이에 높낮이 차를 가짐으로써 단차 영역을 갖는 것일 수 있다.
회로층(DP-CL) 상에는 표시 소자층(DP-OEL)이 배치될 수 있다. 표시 소자층(DP-OEL)은 절연층(IL) 상에 배치될 수 있다. 표시 소자층(DP-OEL)은 화소 정의막(PDL) 및 발광 소자(OEL)를 포함할 수 있다.
화소 정의막(PDL)은 비발광 영역(NPXA)에 대응하는 것일 수 있다. 화소 정의막(PDL)은 발광 영역(PXA)에 대응하는 부분에 개구부(OH)가 정의될 수 있다. 예를 들어, 화소 정의막(PDL)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 3) 각각에 대응하도록 개구부(OH)가 정의된 것일 수 있다.
발광 소자(OEL)는 제1 전극(EL1), 정공 수송 영역(HTR), 발광층(EML), 전자 수송 영역(ETR), 및 제2 전극(EL2)을 포함하는 것일 수 있다.
제1 전극(EL1)은 회로층(DP-CL) 상에 배치되는 것일 수 있다. 제1 전극(EL1)은 홀(HL)을 통해 출력전극(SE)과 연결될 수 있다. 발광 소자(OEL)의 제1 전극(EL)과 출력전극(SE)이 전기적으로 연결됨으로써, 발광 소자(OEL)가 구동될 수 있다.
제1 전극(EL1)은 개구부(OH)에서 상면이 노출되는 것일 수 있다. 제1 전극(EL1)은 발광 영역(PXA)에 대응하는 것일 수 있다. 제1 전극(EL1)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 2a)에 대응하도록 패턴닝된 것일 수 있다.
제1 전극(EL1)은 도전성을 갖는다. 제1 전극(EL1)은 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 하지만 실시예가 이에 한정되지 않는다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다. 제1 전극(EL1)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제1 전극(EL1)이 투과형 전극인 경우, 제1 전극(EL1)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등을 포함할 수 있다. 제1 전극(EL1)이 반투과형 전극 또는 반사형 전극인 경우, 제1 전극(EL1)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다. 또는 제1 전극(EL1)은 상기의 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제1 전극(EL1)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 실시예가 이에 한정되는 것은 아니며, 제1 전극(EL1)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
발광층(EML)은 개구부(OH) 내에서 제1 전극(EL1) 상에 배치되는 것일 수 있다. 발광층(EML)은 발광 영역(PXA)에 대응하는 것일 수 있다. 발광층(EML)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 3)에 대응하도록 패턴닝된 것일 수 있다.
발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)은 동일 재료를 포함하거나, 서로 상이한 재료를 포함하는 것일 수 있다. 예를 들어, 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)이 동일한 재료를 포함하는 경우 발광층(EML)이 모두 청색 발광하는 발광 재료를 포함하는 것일 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)이 서로 다른 재료를 포함하는 경우, 발광층(EML)은 서로 다른 광을 발광하는 발광 재료 포함하는 것일 수 있다.
정공 수송 영역(HTR)은 제1 전극(EL1)과 발광층(EML) 사이에 배치된 것일 수 있다. 정공 수송 영역(HTR)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 정공 수송 영역(HTR)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며 정공 수송 영역(HTR)은 화소 정의막(PDL)에 정의된 개구부(OH) 내부에 패턴닝되어 제공되는 것일 수 있다.
정공 수송 영역(HTR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 상부에 배치된 것일 수 있다. 전자 수송 영역(ETR)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 전자 수송 영역(ETR)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며 전자 수송 영역(ETR)은 화소 정의막(PDL)에 정의된 개구부(OH) 내부에 패턴닝되어 제공되는 것일 수 있다.
전자 수송 영역(ETR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 전자 수송 영역(ETR)은 전자 주입층(미도시) 또는 전자 수송층(미도시)의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다.
제2 전극(EL2)은 전자 수송 영역(ETR) 상에 배치되는 것일 수 있다. 제2 전극(EL2)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 제2 전극(EL2)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치된 것일 수 있다.
제2 전극(EL2)은 캐소드(cathode) 또는 애노드(anode)일 수 있다. 예를 들어, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드일 수 있고, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드일 수 있다.
제2 전극(EL2)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제2 전극(EL2)이 투과형 전극인 경우, 제2 전극(EL2)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제2 전극(EL2)이 반투과형 전극 또는 반사형 전극인 경우, 제2 전극(EL2)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgAg)을 포함할 수 있다. 또는 제2 전극(EL2)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(EL2)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
화소 정의막(PDL)은 비발광 영역(NPXA)과 중첩하는 부분에 보조 개구부(SOH)가 정의될 수 있다. 보조 개구부(SOH)는 발광층이 배치된 개구부(OH)와 제1 방향(DR1)으로 이격되어 배치되는 것일 수 있다. 보조 개구부(SOH) 내로 정공 수송 영역(HTR), 및 전자 수송 영역(ETR)이 연장되어 배치되는 것일 수 있다. 보조 개구부(SOH) 내에서 정공 수송 영역(HTR) 및 전자 수송 영역(ETR)을 관통하는 컨택홀(CTH)이 정의될 수 있다. 제2 전극(EL2)은 컨택홀(CTH) 내로 연장되어 배치되는 것일 수 있다. 도 5에서는 제2 전극(EL2)이 컨택홀(CTH) 내로 연장되어 배치되며, 개구부가 정의되지 않은 것으로 도시하였으나 실시예는 이에 제한되지 않는다. 예를 들어, 컨택홀(CTH) 내에서 제2 전극(EL2)을 관통하는 개구부가 정의될 수 있다.
하부 보조 전극(BML)은 회로층(DP-CL) 상에 배치되는 것일 수 있다. 하부 보조 전극(BML)은 컨택홀(CTH)에서 상면이 노출되는 것일 수 있다. 하부 보조 전극(BML)은 제2 전극(EL2)과 전기적으로 연결되는 것일 수 있다. 하부 보조 전극(BML)은 제2 전압(ELVSS, 도 2b)을 수신하는 전극일 수 있다. 즉, 제2 전극(EL2)은 하부 보조 전극(BML)을 통해 제2 전압(ELVSS, 도 2b)을 수신하는 것일 수 있다.
상부 보조 전극(UML)은 비발광 영역(NPXA)으로 연장된 제2 전극(EL2) 상에 배치되는 것일 수 있다. 상부 보조 전극(UML)은 발광 영역(PXA)과 비중첩하는 것일 수 있다. 즉, 상부 보조 전극(UML)은 발광층(EML) 및 제1 전극(EL1)과 비중첩하는 것일 수 있다. 상부 보조 전극(UML)은 비발광 영역(NPXA)으로 연장된 정공 수송 영역(HTR), 전자 수송 영역(ETR)과 중첩하는 것일 수 있다.
상부 보조 전극(UML)은 제2 전극(EL2)의 비저항보다 작은 비저항을 가질 수 있다. 상부 보조 전극(UML)의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하일 수 있다. 예를 들어, 상부 보조 전극(UML)의 비저항은 2.1 Ωcm 이상 4.4×10-6Ωcm 이하일 수 있다. 상부 보조 전극(UML)은 은 또는 구리를 포함하는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며, 상부 보조 전극(UML)은 제2 전극(EL2)의 비저항보다 비저항이 작은 다른 금속 재료를 포함하는 것일 수 있다.
일 실시예의 표시 장치(DD)는 제2 전극(EL2)의 비저항보다 비저항이 작은 상부 보조 전극(UML)과 제2 전극(EL2)이 전기적으로 연결되어, 제2 전극(EL2)의 저항이 감소하고, 이에 따라 제2 전극(EL2)에서 발생하는 전압 강하(IR Drop) 현상이 감소할 수 있다. 제2 전극(EL2)의 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 표시 영역(DA, 도 1)에 발생하는 얼룩을 감소하여 표시 장치(DD)의 표시 품질이 개선될 수 있다.
또한, 제2 전극(EL2) 상부에 상부 보조 전극(UML)이 배치되면 제2 전극(EL2)이 하부 보조 전극(BML) 방향으로 밀접하게 배치되어, 제2 전극(EL2)과 하부 보조 전극(BML)의 접촉 특성이 개선될 수 있다. 이에 따라 제2 전극(EL2)과 하부 보조 전극(BML)의 전기적 연결 특성이 개선되어, 표시 장치(DD)의 표시 품질이 개선될 수 있다.
봉지층(TFE)은 발광 소자(OEL)를 커버하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-OEL)을 밀봉하는 것일 수 있다. 봉지층(TFE)은 박막 봉지층일 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OEL)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OEL)을 보호한다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
봉지층(TFE)은 제2 전극(EL2) 상에 배치되고, 개구부(OH)를 채우고 배치될 수 있다.
도 5 내지 도 7a를 참조하면, 상부 보조 전극(UML)은 제1 두께(T1)를 갖는 제1 부분(PA1)과 제2 두께(T2)를 갖는 제2 부분(PA2)을 포함하는 것일 수 있다. 제1 두께(T1)는 제2 두께(T2)보다 큰 것일 수 있다. 이에 따라, 제1 부분(PA1)은 제2 부분(PA2)에 비해 저항이 작은 것일 수 있다.
제1 부분(PA1)은 제2 부분(PA2)에 비해, 전원 패드들(PD, 도 2a)에 인접하여배치되는 것일 수 있다. 상부 보조 전극(UML)은 전원 패드들(PD, 도 2a)에 인접할 수록 두께가 큰 것일 수 있다. 즉, 제1 부분(PA1)은 제2 부분(PA2)보다 전원 패드들(PD, 도 2a)에 인접한 것일 수 있다. 상부 보조 전극(UML)의 저항이 작을수록 상부 보조 전극(UML)에 의한 전압 강하 현상이 감소하여, 표시 품질이 개선될 수 있다.
또한, 전원 패드들(PD, 도 2a)에 인접한 상부 보조 전극(UML)의 저항이 작을수록 전압 강하 현상의 감소가 더 클 수 있다. 예를 들어, 전원 패드들(PD, 도 2a)에 인접한 제1 부분(PA1)에 흐르는 전류량이 전원 패드들(PD, 도 2a)에서 상대적으로 이격된 제2 부분(PA2)에서의 전류랑보다 커서, 제1 부분(PA1)의 저항값이 작아지는 경우 제2 부분(PA2)의 저항값이 작아진 경우에 비해 전압 강하 현상이 더 크게 감소할 수 있다. 즉, 일 실시예의 표시 장치(DD)는 전원을 공급하는 전원 패드들(PD, 도 2a)에 인접한 제1 부분(PA1)의 제1 두께(T1)가 제2 부분(PA2)의 제2 두께(T2)보다 큰 상부 보조 전극(UML)을 포함함으로써, 전압 강하 현상이 감소하고, 이에 따라 표시 장치(DD)의 표시 품질이 개선될 수 있다. 또한 상부 보조 전극(UML)의 전체 두께를 증가시킨 경우에 비해, 적은 재료를 사용하여 효율적으로 전압 강하 현상을 감소시킬 수 있다.
한편, 도 5, 6, 및 7a에서는 상부 보조 전극(UML)이 제1 두께(T1)를 갖는 제1 부분(PA1)과 제2 두께(T2)를 갖는 제2 부분(PA2)을 포함하는 것으로 도시하였으나, 실시예는 이에 제한되지 않는다. 예를 들어, 일 실시예의 상부 보조 전극(UML)은 두께가 다른 3개 이상의 부분을 포함할 수 있고, 전원 패드들(PD, 도 2a)에 인접한 부분이 전원 패드들(PD, 도 2a)에서 이격된 부분보다 두께가 두꺼운 구조라면 제한없이 적용될 수 있다. 또한, 도 7b와 같이 일 실시예에서 상부 보조 전극(UML)은 전원 패드들(PD, 도 2a)로부터 멀어질수록 두께가 점진적으로 감소하는 것일 수 있다.
도 8은 일 실시예의 표시 장치의 단면도이다. 도 8을 참조하면, 일 실시예는 추가 상부 보조 전극들(AUML1~AUML4)을 더 포함할 수 있다. 추가 상부 보조 전극들(AUML1~AUML4)은 제2 방향(DR2)으로 연장되는 것일 수 있다. 추가 상부 보조 전극들(AUML1~AUML4)은 비표시 영역(NPXA)에 배치되는 것일 수 있다. 제1 추가 상부 보조 전극(AUML1)은 제4 추가 상부 보조 전극(AUML4)보다 전원 패드(PD, 도 2)에 인접한 것일 수 있다.
인접한 추가 상부 보조 전극들(AUML1~AUML4) 간의 간격은 서로 상이할 수 있다. 인접한 추가 상부 보조 전극들(AUML1~AUML4)의 간격은 전원 패드(PD, 도 2)로부터 멀어질수록 증가하는 것일 수 있다. 제2 추가 상부 보조 전극(AUML)과 제3 추가 상부 보조 전극(AUML3) 간의 간격(L2)은 제1 추가 상부 보조 전극(AUML1)과 제2 추가 상부 보조 전극(AUML2) 간의 간격(L1)보다 큰 것일 수 있다. 제3 추가 상부 보조 전극(AUML3)과 제4 추가 상부 보조 전극(AUML4) 간의 간격(L3)은 제2 추가 상부 보조 전극(AUML)과 제3 추가 상부 보조 전극(AUML3) 간의 간격(L2)보다 큰 것일 수 있다. 일 실시예는 인접한 추가 상부 보조 전극들(AUML1~AUML4)의 간격은 전원 패드(PD, 도 2)로부터 멀어질수록 증가하는 구조를 가져, 전원 패드(PD, 도 2)에 인접한 부분이 상대적으로 두께가 큰 것과 동일한 효과를 가질 수 있다. 이에 따라 표시 장치(DD, 도 1)에서 전압 강하 현상이 감소하고, 표시 장치(DD, 도 1)의 표시 품질이 개선될 수 있다.
이하 도 9 내지 도 12c를 참조하여, 일 실시예의 표시 장치의 제조 방법에 대해 설명한다. 도 1 내지 도 8을 참조하여 설명한 표시 장치의 구조적인 특징에 대해서는 다시 설명하지 않고, 표시 장치의 제조 방법의 특징을 중점으로 설명한다.
도 9는 일 실시예의 표시 장치의 제조 방법의 순서도이다. 도 10a는 일 실시예의 표시 장치의 일 단계를 나타낸 도면이다. 도 10b는 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다. 도 10c는 일 실시예의 표시 장치의 제조 방법의 일 단계를 나타낸 도면이다. 도 10d는 일 실시예의 표시 장치의 제조 방법의 일 단계를 나타낸 도면이다. 도 10c 및 도 10d는 각각 금속 잉크를 도포하는 단계를 개략적으로 나타낸 도면이다.
도 9를 참조하면, 일 실시예의 표시 장치의 제조 방법은 예비 표시 장치를 제공하는 단계(S100), 및 도포부가 금속 잉크를 도포하는 단계(S300)를 포함하는 것일 수 있다.
도 10a는 금속 잉크를 도포하는 단계를 개략적으로 나타낸 도면이다. 도 10a를 참조하면, 일 실시예의 표시 장치의 제조 방법은 예비 장치(P-DD) 상에 도포부(IKM)를 이용하여 금속 잉크(INK)를 도포하여 상부 보조 전극(UML, 도 4)를 형성하는 단계를 포함하는 것일 수 있다. 도포부(IKM)는 제1 방향(DR1)을 따라 이동하는 것일 수 있다. 도포부(IKM)는 제1 방향(DR1)을 따라 이동하면서, 금속 잉크(INK)를 도포하여 하나의 상부 보조 전극(UML, 도 4)을 형성할 수 있다.
도 10b 내지 10d 참조하면, 일 실시예의 표시 장치의 제조 방법에서 금속 잉크를 도포하는 단계(S200)는 도포부(IKM)가 제1 속도(V1)로 이동하며 금속 잉크(INK)를 도포하는 제1 도포 단계(S210), 및 도포부(IKM)가 제1 속도(V1)보다 빠른 제2 속도(V2)로 이동하며 금속 잉크(INK)를 도포하는 제2 도포 단계(S230)를 포함하는 것일 수 있다. 일 실시예에서 도포부(IKM)는 제1 속도(V1)에서 제2 속도(V2)로 점진적으로 증가하는 것일 수 있다. 일 실시예에서 도포부(IKM)는 제1 속도(V1)에서 제2 속도(V2)로 점진적으로 증가하는 경우, 상부 보조 전극(UML, 도 7b) 도 7b에 도시된 형상을 가질 수 있다.
다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며, 도포부(IKM)는 속도는 2회 이상 변화할 수 있다. 또한, 도포부(IKM)의 속도 변화가 2회 이상 있는 경우, 도포부(IKM)의 속도는 적어도 1회는 점진적으로 변속되고, 적어도 1회는 정지 한 상태로 변속될 수 있다.
도포부(IKM)가 제1 속도(V1)로 이동하며 금속 잉크(INK)를 도포하는 제1 도포 단계(S210)는 제1 두께(T1)를 갖는 제1 부분(PA1, 도 7a)을 형성하는 단계일 수 있다. 도포부(IKM)가 제2 속도(V2)로 이동하며 금속 잉크(INK)를 도포하는 제2 도포 단계(S230)는 제2 두께(T2)를 갖는 제2 부분(PA2, 도 7a)을 형성하는 단계일 수 있다. 일 실시예의 표시 장치의 제조 방법은 금속 잉크(INK)를 도포하는 도포부(IKM)의 속도를 조절하여, 상부 보조 전극(UML, 도 7a)의 두께를 조절할 수 있다. 이에 따라, 일 실시예의 표시 장치의 제조 방법은 전원 패드(PD, 도 2a)에 가까운 부분이 두께가 크고, 전원 패드(PD, 도 2a)에서 먼 부분이 두께가 작은 상부 보조 전극(UML, 도 7a)를 포함하여, 표시 품질이 개선된 표시 장치를 제조할 수 있다. 또한 상부 보조 전극(UML)의 전체 두께를 크게 형성하는 경우에 비해, 적은 재료 및 적은 공정 시간을 사용하여, 원가 절감 및 공정 효율화를 달성할 수 있는 효과가 있다.
도 11은 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다. 도 11을 참조하면, 일 실시예에서 금속 잉크를 도포하는 단계(S200)는 도포부(IKM, 10c)가 제1 속도(V1, 10c)로 이동하며 금속 잉크(INK, 10c)를 도포하는 제1 도포 단계(S210)와 도포부(IKM, 10c)가 제1 속도(V1, 10c)보다 빠른 제2 속도(V2, 10d)로 이동하며 금속 잉크(INK, 10c)를 도포하는 제2 도포 단계(S230) 사이에 정지 단계(S220)를 더 포함할 수 있다. 정지 단계(S220)에서 도포부(IKM, 10c)는 제1 속도(V1, 도 10c)에서 제2 속도(V2, 도 10d)로 변속 하는 것일 수 있다. 일 실시예에서 정지 단계(S220)를 포함하는 경우, 도 7a에 도시된 상부 보조 전극(UML, 도 7a)의 형상을 가질 수 있다.
도 12a는 일 실시예의 표시 장치의 제조 방법의 일 단계의 순서도이다. 도 12b는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다. 도 12c는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다. 도 12d는 일 실시예의 표시 장치의 제조 방법의 일 단계를 개략적으로 나타낸 도면이다.
도 12a 내지 도 12d를 참조하면, 일 실시예에서 금속 잉크를 도포하는 단계(S200-1)는 도포부(IKM)가 제2 전극(EL2) 상에서 금속 잉크(INK)를 도포하는 제1 단계(S240), 및 도포부(IKM)가 제2 전극(EL2) 상에 도포된 금속 잉크(INK) 상에서 일 방향으로 이동하며 일 부분에 금속 잉크(INK)를 도포하는 제2 단계(S250)를 포함하는 것일 수 있다. 상부 보조 전극(UML, 도 7a)의 제1 부분(PA1, 도 7a)은 제1 단계(S240)에서 도포된 금속 잉크(INK)와 제2 단계(S250)에서 도포된 금속 잉크(INK)를 모두 포함할 수 있다. 상부 보조 전극(UML, 도 7a)의 제2 부분(PA2, 도 7a)은 제1 단계(S240)에서 도포된 금속 잉크(INK)를 포함하는 것일 수 있다.
제1 단계(S240)는 제2 전극(EL2) 상에서 도포부(IKM)를 제3 속도(V3)로 이동시켜 금속 잉크(INK)로 제2 두께(T2)의 잉크층을 형성할 수 있다. 제2 단계(S240)는 제2 전극(EL2) 상에 도포된 금속 잉크(INK) 상에서 도포부(IKM)를 제4 속도(V4)로 이동시켜, 제2 전극(EL2) 의 일부분 상에 제1 두께(T1)의 잉크층을 형성할 수 있다. 그 결과 도 7a에 도시된 제1 부분(PA1, 도 7a), 및 제2 부분(PA2, 도 7a)을 포함하는 상부 보조 전극(UML, 도 7a)를 제작할 수 있다.
일 실시예의 표시 장치는 제2 전극 상에 배치되고, 제1 부분, 제1 부분에 비해 두께가 작은 제2 부분을 포함하는 상부 보조 전극을 포함한다. 상부 보조 전극이 두께가 큰 제1 부분을 포함함으로써, 제2 전극에서 발생하는 전압 강하 현상이 감소할 수 있다. 이에 따라, 전압 강하 현상에 의해 표시 영역에 발생하는 얼룩이 감소하고, 표시 장치의 표시 품질이 개선될 수 있다.
일 실시예의 표시 장치의 제조 방법은 금속 잉크를 도포하는 도포부를 이동시켜, 제1 부분, 및 제1 부분에 비해 두께가 작은 제2 부분을 포함하는 상부 보조 전극을 형성하는 단계를 포함함으로써, 전압 강하 현상이 적고, 이에 따라 표시 품질이 개선된 표시 장치를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 UML: 상부 보조 전극
DA: 표시 영역 NDA: 주변 영역
PXA: 발광 영역 NPXA: 비발광 영역
HTR: 정공 수송 영역 ETR: 전자 수송 영역
EML: 발광층 EL1: 제1 전극
EL2: 제2 전극 PDL: 화소 정의막
SUB: 베이스 기판 OH: 개구부

Claims (22)

  1. 표시 영역, 및 상기 표시 영역에 인접한 주변 영역을 포함하고, 상기 표시 영역은 발광 영역 및 상기 발광 영역에 인접한 비발광 영역을 포함하는 표시 장치에 있어서,
    베이스층;
    상기 주변 영역에 중첩하여 상기 베이스층 상에 배치된 전원 패드;
    상기 베이스층 상에 배치되고, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막;
    상기 베이스층 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 제1 전극;
    상기 제1 전극 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 발광층;
    상기 발광층 상에 배치되며, 상기 전원 패드에 전기적으로 연결된 제2 전극; 및
    상기 비발광 영역에 중첩하여 상기 제2 전극 상에 배치되고, 제1 방향으로 연장되며, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하고,
    상기 적어도 하나의 상부 보조 전극은
    상기 제1 방향에서 상기 전원 패드에 인접하며, 제1 두께를 갖는 제1 부분; 및
    상기 제1 두께보다 작은 제2 두께를 갖고, 상기 제1 부분을 사이에 두고 상기 전원 패드와 이격된 제2 부분을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 상기 제1 부분에서 상기 제2 부분으로 갈수록 두께가 점진적으로 작아지는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 부분은 상기 제2 부분보다 상기 전원 패드에 인접한 표시 장치.
  4. 제1항에 있어서,
    상기 발광 영역은 서로 이격되어 배치된 제1 내지 제3 발광 영역을 포함하고,
    상기 제1 발광 영역은 제1 광을 방출하고,
    상기 제2 발광 영역은 상기 제1 광과 파장이 다른 제2 광을 방출하고,
    상기 제3 발광 영역은 상기 제2 광과 파장이 다른 제3 광을 방출하는 표시 장치.
  5. 제4항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 제1 상부 보조 전극, 및 상기 제1 상부 보조 전극과 상기 제1 내지 제3 발광 영역 중 적어도 하나를 사이에 두고 상기 제1 방향과 수직한 제2 방향으로 이격되어 배치된 제2 상부 보조 전극을 포함하는 표시 장치.
  6. 제1항에 있어서,
    상기 적어도 하나의 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하인 표시 장치.
  7. 제1항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 표시 장치.
  8. 제1항에 있어서,
    상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역; 및
    상기 발광층과 상기 제2 전극 사이에 배치된 전자 수송 영역을 더 포함하고,
    상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 화소 정의막 상부로 연장되어 배치된 표시 장치.
  9. 제8항에 있어서,
    상기 적어도 하나의 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고, 상기 보조 개구부 내로 연장되는 상기 정공 수송 영역 및 상기 전자 수송 영역을 관통하여 컨택홀이 정의되며,
    상기 베이스층 상에 배치되고, 상기 컨택홀에서 상면이 노출되는 하부 보조 전극을 더 포함하는 표시 장치.
  10. 제1항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 상기 제2 전극과 전기적으로 연결된 표시 장치.
  11. 제1항에 있어서,
    상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 추가 상부 보조 전극들을 더 포함하고,
    인접한 상기 추가 상부 보조 전극들 간의 간격은 상기 전원 패드로부터 멀어질수록 증가하는 표시 장치.
  12. 표시 영역, 및 상기 표시 영역에 인접한 주변 영역을 포함하고, 상기 표시 영역은 제1 방향으로 나열된 제1 발광 영역을 포함하는 제1 발광 그룹, 상기 제1 방향으로 나열된 제2 발광 영역을 포함하고, 상기 제1 발광 그룹과 상기 제1 방향과 수직한 제2 방향으로 이격된 제2 발광 그룹, 및 상기 제1 방향으로 나열된 제3 발광 영역을 포함하고, 상기 제1 발광 그룹과 상기 제2 발광 그룹을 사이에 두고 상기 제2 방향으로 이격된 제3 발광 그룹을 포함하는 표시 장치에 있어서,
    베이스층;
    상기 베이스층 상에 배치되고, 개구부가 정의된 화소 정의막;
    상기 베이스층 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극;
    상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층;
    상기 발광층 상에 배치되며, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극;
    이웃하는 상기 제1 발광 그룹과 상기 제2 발광 그룹, 이웃하는 상기 제2 발광 그룹과 상기 제3 발광 그룹, 또는 이웃하는 상기 제1 발광 그룹과 상기 제3 발광 그룹 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작으며, 제1 방향으로 연장되는 상부 보조 전극을 포함하고,
    상기 상부 보조 전극은
    상기 주변 영역의 일 측에 인접하며, 제1 두께를 갖는 제1 부분; 및
    상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 상부 보조 전극은 상기 제1 부분에서 상기 제2 부분으로 갈수록 두께가 점진적으로 작아지는 표시 장치.
  14. 제12항에 있어서,
    상기 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하인 표시 장치.
  15. 제12항에 있어서,
    상기 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 표시 장치.
  16. 제12항에 있어서,
    상기 주변 영역에 중첩하며, 상기 베이스층 상에서 상기 제1 부분에 인접하여 배치된 전원 패드를 더 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 제1 방향과 수직한 제2 방향으로 연장되는 복수 개의 추가 상부 보조 전극들을 더 포함하고,
    인접한 상기 추가 상부 보조 전극들 간의 간격은 상기 전원 패드로부터 멀어질수록 증가하는 표시 장치.
  18. 베이스층, 상기 베이스층 상에 배치되고, 개구부가 정의된 화소 정의막, 상기 베이스층 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층, 상기 발광층 상에 배치되고, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극을 포함하는 예비 표시 장치를 제공하는 단계; 및
    상기 발광층과 비중첩하는 상기 제2 전극 상에서 도포부가 일 방향으로 이동하며 금속 잉크를 도포하여 상부 보조 전극을 형성하는 단계; 를 포함하고,
    상기 상부 보조 전극은 제1 두께를 갖는 제1 부분; 및
    상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 상부 보조 전극을 형성하는 단계는
    상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 제1 속도로 이동하며 상기 금속 잉크를 도포하는 제1 도포 단계; 및
    상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 상기 제1 속도보다 빠른 제2 속도로 이동하며 상기 금속 잉크를 도포하는 제2 도포 단계; 를 포함하는 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제2 도포 단계는 상기 제1 도포 단계 이후에 수행되며,
    상기 도포부의 속도는 상기 제1 속도에서 상기 제2 속도로 점진적으로 증가하는 표시 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 제1 도포 단계와 상기 제2 도포 단계 사이에 상기 도포부가 이동하지 않는 정지 단계를 더 포함하고,
    상기 정지 단계에서 상기 도포부는 상기 제1 속도에서 상기 제2 속도로 변속하는 표시 장치의 제조 방법.
  22. 제18항에 있어서,
    상기 상부 보조 전극을 형성하는 단계는
    상기 제2 전극 상에 상기 도포부가 일 방향으로 이동하며 상기 금속 잉크를 도포하는 제1 단계; 및
    상기 금속 잉크가 도포된 상기 제2 전극 상에서 상기 도포부가 상기 일 방향으로 이동하며 일부분에 상기 금속 잉크를 도포하는 제2 단계를 포함하고,
    상기 제1 부분은 상기 제1 단계와 상기 제2 단계에서 모두 상기 금속 잉크가 도포된 부분이고,
    상기 제2 부분은 상기 제1 단계에서만 상기 금속 잉크가 도포된 부분인 표시 장치의 제조 방법.

KR1020220100200A 2022-08-10 2022-08-10 표시 장치 및 표시 장치의 제조 방법 KR20240022055A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220100200A KR20240022055A (ko) 2022-08-10 2022-08-10 표시 장치 및 표시 장치의 제조 방법
US18/196,198 US20240057393A1 (en) 2022-08-10 2023-05-11 Display apparatus and manufacturing method thereof
EP23188263.0A EP4322727A1 (en) 2022-08-10 2023-07-27 Display apparatus and manufacturing method thereof
CN202322139957.1U CN220858826U (zh) 2022-08-10 2023-08-10 显示装置
CN202311001149.7A CN117596961A (zh) 2022-08-10 2023-08-10 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220100200A KR20240022055A (ko) 2022-08-10 2022-08-10 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240022055A true KR20240022055A (ko) 2024-02-20

Family

ID=87550982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100200A KR20240022055A (ko) 2022-08-10 2022-08-10 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20240057393A1 (ko)
EP (1) EP4322727A1 (ko)
KR (1) KR20240022055A (ko)
CN (2) CN117596961A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084171B1 (ko) * 2009-08-10 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조 방법
TW201321871A (zh) * 2011-11-29 2013-06-01 Au Optronics Corp 顯示面板及其製作方法
KR20200133888A (ko) * 2019-05-20 2020-12-01 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
KR102534787B1 (ko) 2021-01-08 2023-05-19 엘지전자 주식회사 정수기

Also Published As

Publication number Publication date
CN117596961A (zh) 2024-02-23
CN220858826U (zh) 2024-04-26
US20240057393A1 (en) 2024-02-15
EP4322727A1 (en) 2024-02-14

Similar Documents

Publication Publication Date Title
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210010696A (ko) 표시 장치
KR20210090779A (ko) 표시 장치 및 그 제조 방법
US7847477B2 (en) Method of manufacturing display unit and display unit
KR20220165875A (ko) 표시장치 및 이를 포함하는 전자 장치
CN217562575U (zh) 显示面板
US11839123B2 (en) Display substrate and display device
KR20240022055A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220159550A (ko) 표시 모듈, 및 이를 포함하는 전자 장치
US20240096284A1 (en) Display panel
CN221151904U (zh) 显示装置
CN220210914U (zh) 显示面板及显示装置
US20240357861A1 (en) Display panel and electronic device having the same
US20220037446A1 (en) Electronic device
US20240324355A1 (en) Display device
US20230217760A1 (en) Display apparatus
US20240114734A1 (en) Display device, electronic device including the same
KR20230016758A (ko) 표시 장치
KR20240156488A (ko) 표시 패널
KR20240144688A (ko) 표시 장치
KR20240008993A (ko) 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조 방법
KR20230026597A (ko) 전자 장치 및 전자 장치 제조 방법
KR20240062171A (ko) 전자 장치 및 전자 장치 구동 방법
KR20230010109A (ko) 표시패널
KR20230151151A (ko) 표시 장치