KR20230016758A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230016758A
KR20230016758A KR1020210098056A KR20210098056A KR20230016758A KR 20230016758 A KR20230016758 A KR 20230016758A KR 1020210098056 A KR1020210098056 A KR 1020210098056A KR 20210098056 A KR20210098056 A KR 20210098056A KR 20230016758 A KR20230016758 A KR 20230016758A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
auxiliary
transport region
Prior art date
Application number
KR1020210098056A
Other languages
English (en)
Inventor
정인영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210098056A priority Critical patent/KR20230016758A/ko
Priority to US17/719,769 priority patent/US20230028784A1/en
Priority to CN202210869489.0A priority patent/CN115696986A/zh
Publication of KR20230016758A publication Critical patent/KR20230016758A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예의 표시 장치는 베이스 기판, 베이스 기판 상에 배치되고, 개구부가 정의된 화소 정의막, 베이스 기판 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 개구부 내에서 제1 전극 상에 배치된 발광층, 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역, 발광층 상에 배치된 전자 수송 영역, 전자 수송 영역 상에 배치되고, 화소 정의막 상부로 연장되어 배치된 제2 전극, 및 발광층과 비중첩하여 상기 제2 전극 상에 배치되고, 제2 전극의 비저항보다 비저항이 작은 상부 보조 전극을 포함함으로써 표시 품질이 개선될 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 보조 전극을 포함하는 표시 장치에 관한 것이다.
휴대 전화, 내비게이션, 게임기, 태블릿 컴퓨터, 및 텔레비전 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 표시 장치는 화면을 표시하기 위해 다양한 배선들을 포함한다. 표시 장치에 인가된 전원에 의해 배선을 따라 전류가 흘러 표시 장치의 화면을 표시하게 된다. 이때, 전류들이 배선들을 통과하면서 전압 강하 현상이 발생할 수 있다. 전압 강하 현상은 표시 장치의 표시 품질의 저하를 유발할 수 있다.
이에 따라, 표시 장치의 전압 강하 현상을 감소시키기 위한 다양한 방법에 대해 연구가 진행되고 있다.
본 발명의 목적은 전압 강하 현상이 감소된 표시 장치를 제공하는 것이다.
일 실시예는 베이스 기판, 상기 베이스 기판 상에 배치되고, 개구부가 정의된 화소 정의막, 상기 베이스 기판 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층, 상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역, 상기 발광층 상에 배치된 전자 수송 영역, 상기 전자 수송 영역 상에 배치되고, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극, 및 상기 발광층과 비중첩하여 상기 제2 전극 상에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 상부 보조 전극을 포함하는 표시 장치를 제공한다.
상기 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하일 수 있다.
상기 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 것일 수 있다.
상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 화소 정의막 상부로 연장되어 배치된 것일 수 있다.
상기 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고, 상기 보조 개구부 내로 연장되는 상기 정공 수송 영역 및 상기 전자 수송 영역을 관통하여 컨택홀이 정의되며, 상기 베이스 기판 상에 배치되고, 상기 컨택홀에서 상면이 노출되는 하부 보조 전극을 더 포함하는 것일 수 있다.
상기 보조 개구부 내에서 상기 제2 전극은 상기 하부 보조 전극 상에 직접 배치되는 것일 수 있다.
상기 상부 보조 전극은 상기 보조 개구부를 충전하는 것일 수 있다.
상기 보조 개구부 내에서 상기 하부 보조 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하는 것일 수 있다.
상기 보조 개구부를 충전하고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하고, 상기 제2 전극은 상기 중간 보조 전극 상에 직접 배치되는 것일 수 있다.
일 실시예는 제1 방향으로 서로 이격되어 배열된 복수 개의 화소 그룹들을 포함하고, 상기 복수 개의 화소 그룹들 각각은 상기 제1 방향과 수직하는 제2 방향으로 나열된 복수 개의 발광 영역들을 포함하고, 베이스 기판, 상기 베이스 기판 상에 배치되고, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막, 상기 베이스 기판 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 제1 전극, 상기 제1 전극 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 발광층, 상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역, 상기 발광층 상에 배치된 전자 수송 영역, 상기 전자 수송 영역 상에 배치된 제2 전극, 및 상기 발광 영역들과 비중첩하여 상기 제2 전극 상에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하는 표시 장치를 제공한다.
평면 상에서, 상기 적어도 하나의 상부 보조 전극은 상기 화소 그룹들 사이에 배치되고, 상기 적어도 하나의 상부 보조 전극은 상기 제2 방향으로 연장된 라인 형상일 수 있다.
상기 적어도 하나의 상부 보조 전극은 복수 개이고, 상기 복수 개의 상부 보조 전극들 각각은 상기 화소 그룹들 사이에 배치되고, 상기 상부 보조 전극들 각각은 상기 제2 방향으로 서로 이격된 복수 개의 서브 보조 전극들을 포함하고, 상기 보조 전극들은 각각 도트 형상일 수 있다.
상기 적어도 하나의 상부 보조 전극은 복수 개이고, 평면 상에서, 상기 상부 보조 전극들은 상기 화소 그룹들 중 적어도 하나를 사이에 두고 상기 제1 방향으로 이격된 것일 수 있다.
복수 개의 발광 영역들은 제1 광을 방출하는 제1 발광 영역, 상기 제1 광과 다른 파장을 갖는 제2 광을 방출하는 제2 발광 영역, 및 상기 제1 광 및 상기 제2 광과 다른 파장을 갖는 제3 광을 방출하는 제3 발광 영역을 포함하고, 상기 화소 그룹들 각각에서 상기 제1 발광 영역 내지 제3 발광 영역의 순서로 번갈아 가며 배열된 것일 수 있다.
상기 화소 그룹들 각각은 상기 발광 영역들 및 상기 발광 영역들 사이에 배치된 비발광 영역들을 포함하고, 상기 정공 수송 영역, 상기 전자 수송 영역, 및 상기 제2 전극은 상기 발광 영역 및 상기 비발광 영역에 공통층으로 배치된 것일 수 있다.
일 실시예는 복수 개의 발광 영역들 및 상기 발광 영역들 사이에 각각 배치된 비발광 영역을 포함하고, 베이스 기판, 상기 베이스 기판 상에 배치되며, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막, 상기 베이스 기판 상에서 상기 발광 영역들에 대응하여 패턴닝되어 배치되고, 상기 개구부에서 상면이 노출된 제1 전극, 상기 제1 전극 상에 배치된 발광층, 상기 제1 전극 및 상기 발광층 사이에 배치된 정공 수송 영역, 상기 발광층 상에 배치된 전자 수송 영역, 상기 발광 영역들 및 상기 비발광 영역에 공통층으로 배치된 제2 전극, 상기 비발광 영역에서 상기 제2 전극 상에 배치되며, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하는 표시 장치를 제공한다.
상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 발광 영역들 및 상기 비발광 영역에 공통층으로 배치된 것일 수 있다.
상기 베이스 기판 상에서 상기 제1 전극과 이격되어, 상기 제1 전극과 동일한 층에 배치된 적어도 하나의 하부 보조 전극을 더 포함하는 것일 수 있다.
상기 적어도 하나의 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고, 상기 보조 개구부 내로 연장되는 상기 정공 수송 영역, 및 상기 전자 수송 영역을 관통하는 컨택홀이 정의되고, 상기 컨택홀에서 상기 하부 보조 전극의 상부에 상기 제2 전극이 직접 배치된 것일 수 있다.
상기 하부 보조 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하는 것일 수 있다.
일 실시예는 제2 전극 상부에 비저항이 작은 상부 보조 전극을 배치하여 전압 강하 현상을 감소시킴으로써, 우수한 표시 품질을 나타내는 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 일 실시예의 표시 장치의 사시도이다.
도 3a는 일 실시예의 표시 장치의 평면도이다.
도 3b는 일 실시예의 표시 장치의 평면도이다.
도 4는 일 실시예의 표시 장치의 일부분을 제조하는 방법을 개략적으로 나타낸 도면이다.
도 5는 일 실시예의 표시 장치의 단면도이다.
도 6은 일 실시예의 표시 장치의 단면도이다.
도 7은 일 실시예의 표시 장치의 단면도이다.
도 8은 일 실시예의 표시 장치의 단면도이다.
도 9는 일 실시예의 표시 장치의 사시도이다.
도 10은 일 실시예의 표시 장치의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대해 설명한다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 사시도이다. 도 2는 일 실시예의 표시 장치를 나타낸 사시도이다. 도 3a는 일 실시예의 표시 장치 일부분의 확대도이다. 도 3b는 일 실시예의 표시 장치 일부분의 확대도이다. 도 3a 및 도 3b는 각각 도 2의 AA 영역에 대응하는 부분을 확대하여 나타낸 평면도일 수 있다. 도 4는 일 실시예의 표시 장치의 일부분을 제조하는 방법을 나타낸 사시도이다.
도 1을 참조하면, 일 실시예에서 전자 장치(ED)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치일 수 있다. 또한, 전자 장치(ED)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치일 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 장치로도 채용될 수 있다.
전자 장치(ED)는 표시 장치(DD) 및 하우징(HAU)을 포함하는 것일 수 있다. 하우징(HAU)은 표시 장치(DD)를 수납하는 것일 수 있다. 하우징(HAU)은 표시 장치(DD)의 표시면(IS)인 상부면이 노출되도록 표시 장치(DD)를 커버하며 배치될 수 있다. 하우징(HAU)은 표시 장치(DD)의 측면과 바닥면을 커버하며, 상부면 전체를 노출시키는 것일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 하우징(HAU)은 표시 장치(DD)의 측면과 바닥면뿐 아니라 상부면의 일부를 커버하는 것일 수 있다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제3 방향축(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다. 본 명세서에서는 제1 방향축(DR1)과 제2 방향축(DR2)은 서로 직교하고, 제3 방향축(DR3)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다.
본 명세서에서 전자 장치(ED) 또는 표시 장치(DD)의 두께 방향은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 1에서는 일 실시예에 따른 전자 장치(ED)의 표시면(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면과 평행한 것으로 도시하였다. 하지만, 이는 예시적인 것으로, 일 실시예에서 전자 장치(ED)의 표시면(IS)은 휘어진 형상을 가질 수 있다.
일 실시예의 표시 장치(DD)는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상(IM)이 표시되는 부분에 해당한다.
일 실시예에서, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또한, 표시 장치(DD)의 전면인 표시면(IS)에 비표시 영역(NDA)이 존재하지 않을 수도 있다.
도 2 및 도 3b를 참조하면, 일 실시예의 표시 장치(DD)는 복수의 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함하는 것일 수 있다. 도 2 내지 도 3b에 도시된 표시 장치(DD)는 봉지층(TFE)이 제공되기 이전의 평면도이다. 일 실시예의 표시 장치(DD)는 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)을 포함할 수 있다. 일 실시예에서 제1 발광 영역(PXA-R)은 적색광을 방출하는 적색 발광 영역이고, 제2 발광 영역(PXA-G)은 녹색광을 방출하는 녹색 발광 영역이며, 제3 발광 영역(PXA-B)은 청색광을 방출하는 청색 발광 영역일 수 있다.
제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)은 평면 상에서 볼 때 서로 중첩하지 않고 구분된 것일 수 있다. 예를 들어, 이웃하는 발광 영역들(PXA-R, PXA-G, PXA-B) 사이에는 비발광 영역(NPXA)이 배치될 수 있다.
도 2 내지 도 3b에서는 일 실시예에 따른 표시 장치(DD)에서 발광 영역들(PXA-R, PXA-G, PXA-B)이 스트라이프 형태로 배열된 것을 도시하였다. 즉, 도 2에 도시된 일 실시예의 표시 장치(DD)에서 복수 개의 제1 발광 영역들(PXA-R), 복수 개의 제2 발광 영역들(PXA-G), 및 복수 개의 제3 발광 영역들(PXA-B)이 각각 제1 방향(DR1)을 따라 정렬된 것일 수 있다. 또한, 제2 방향(DR2)을 따라 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)의 순서로 번갈아 가며 배열되는 것일 수 있다.
한편, 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 도 2에 도시된 것에 한정되지 않으며, 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)이 배열되는 순서는 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 조합되어 제공될 수 있다. 일 실시예에서, 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B) 중 서로 상이한 파장 영역의 광을 방출하는 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적은 서로 동일할 수 있다. 이때 면적은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면 상에서(이하 "평면 상에서"라고 함.) 보았을 때의 면적을 의미할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 발광 영역들(PXA-R, PXA-G, PXA-B)은 상이한 면적을 가질 수 있다. 또한, 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 면적 비율이 조정될 수 있으며, 평면 상에서의 발광 영역들(PXA-R, PXA-G, PXA-B)의 형상도 다양하게 변형되어 제공될 수 있다.
표시 장치(DD)는 n(n은 2 이상의 정수)개의 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn)을 포함하는 것일 수 있다. 표시 장치(DD)에서 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 각각에는 제2 방향(DR2)을 따라 하나의 행에 제1 발광 영역(PXA-R), 제2 발광 영역(PXA-G), 및 제3 발광 영역(PXA-B)이 순서로 번갈아 가며 배열된 것일 수 있다. 이하 제2 방향(DR2)을 따라 하나의 행으로 배열된 발광 영역들(PXA-R, PXA-G, PXA-B)의 그룹을 하나의 화소 그룹으로 정의한다. 평면 상에서 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn)은 제1 방향(DR1)으로 서로 이격되어 배열되는 것일 수 있다. 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면상에서 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ?? PXAGn) 각각은 발광 영역들(PXA-R, PXAG, PXA-B) 사이에 배치된 비발광 영역(NPXA)을 포함하는 것일 수 있다. 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ?? PXAGn) 사이에 각각 비발광 영역(NPXA)이 배치될 수 있다.
일 실시예에서 표시 장치(DD)는 평면상에서 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ?? PXAGn) 사이에 배치된 상부 보조 전극(UML)을 포함할 수 있다. 상부 보조 전극(UML)은 평면 상에서 제2 방향(DR2)으로 연장된 라인(line) 형상일 수 있다. 평면 상에서 상부 보조 전극(UML)의 제1 방향(DR1)으로의 폭(L1)은 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ?? PXAGn)의 폭(L2)보다 작은 것일 수 있다.
상부 보조 전극(UML)은 복수 개의 상부 보조 전극들(S-UML1, S-UML2)을 포함하는 것일 수 있다. 도 3a와 같이 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 사이에서 교번하여 상부 보조 전극(S-UML1, S-UML2)이 배치될 수 있다. 도 3b와 같이 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 사이 각각에 상부 보조 전극(S-UML1, S-UML2, S-UML3)이 모두 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 사이의 어느 하나에만 상부 보조 전극(UML)이 배치될 수 있고, 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 사이 각각에서 랜덤하게 상부 보조 전극(UML)이 배치될 수 있다. 즉, 제1 상부 보조 전극(S-UML1)과 제2 상부 보조 전극(S-UML2) 사이에 적어도 하나의 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, PXAGn)이 배치될 수 있다.
도 4를 참조하면, 일 실시예의 상부 보조 전극(UML)은 잉크젯 프린팅법으로 형성된 것일 수 있다. 도 4 에 도시된 표시 장치(DD)는 봉지층(TFE)이 제공되기 이전의 평면도이다. 예를 들어, 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn) 사이의 비화소 영역(NPXA)의 상측에 배치된 잉크 도포부(IKM)가 제2 방향(DR2)으로 평행하게 이동하여 비화소 영역(NPXA)에 전극 형성 잉크(INK)를 도포하여 상부 보조 전극(UML)을 형성하는 것일 수 있다. 전극 형성 잉크(INK)는 후술하는 제2 전극(EL2, 도 5) 상에 제공되는 것일 수 있다.
전극 형성 잉크(INK)는 용매 및 용매 내에 분산된 금속 재료를 포함하는 것일 수 있다. 금속 재료는 은(Ag) 또는 구리(Cu)를 포함하는 것일 수 있다. 도시하지는 않았으나, 도포된 전극 형성 잉크(INK)를 50℃에서 1차 열처리한 후, 170℃에서 2차 열처리하여 용매를 휘발시켜 상부 보조 전극(UML)을 형성하는 것일 수 있다.
도 5는 일 실시예의 표시 장치(DD)의 단면도이다. 도 5는 도 3a에 도시된 I-I' 선에 대응하는 부분의 단면도일 수 있다.
도 5를 참조하면, 표시 장치(DD)는 베이스 기판(SUB), 절연층(IL), 발광 소자층(DP-OEL), 상부 보조 전극(UML), 및 봉지층(TFE)을 포함하는 것일 수 있다.
일 실시예의 표시 장치(DD)는 베이스 기판(SUB)은 베이스층(BL) 및 베이스층(BL) 상에 배치된 회로층(DP-CL)을 포함하는 것일 수 있다. 베이스층(BL)은 회로층(DP-CL) 및 발광 소자(OEL)가 배치되는 베이스 면을 제공하는 것일 수 있다. 베이스층(BL)은 유리 기판, 금속 기판, 또는 플라스틱 기판일 수 있따. 다만, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 베이스층(BL)은 무기층, 유기층, 또는 유기 재료와 무기 재료를 포함하는 복합 재료층일 수 있다.
일 실시예에서 회로층(DP-CL)은 베이스층(BL) 상에 배치되고, 회로층(DP-CL)은 무기막인 버퍼층(BFL)을 포함할 수 있다. 버퍼층(BFL)은 트랜지스터(T)에 불순물이 확산되는 것을 방지하는 것일 수 있다. 버퍼층(BFL)은 질화규소(SiNx), 산화규소(SiOx), 및 질산화규소(SiOxNy) 중 적어도 하나를 포함하는 것일 수 있다. 한편, 버퍼층(BFL)이 생략되고, 베이스층(BL) 상에 트랜지스터(T)가 직접 배치되는 것일 수 있다.
일 실시예에서 트랜지스터(T)의 반도체 패턴(SP)은 버퍼층(BFL) 상에 배치되는 것일 수 있다. 반도체 패턴은 아모포스(Amorphous) 실리콘, 폴리(poly) 실리콘, 또는 금속 산화물을 포함하는 것일 수 있다. 반도체 패턴(SP) 상에 제1 중간 절연층(10)이 배치될 수 있다. 제1 중간 절연층(10) 상에는 제어 전극(GE)이 배치되는 것일 수 있다. 제1 중간 절연층(10)은 유기 재료, 무기 재료 또는 이들의 혼합물을 포함하는 것일 수 있다.
제1 중간 절연층(10) 상에는 제어 전극(GE)을 커버하는 제2 중간 절연층(20)이 배치되는 것일 수 있다. 제2 중간 절연층(20)은 유기 재료, 무기 재료 또는 이들의 혼합물을 포함하는 것일 수 있다.
제2 중간 절연층(20) 상에 입력전극(DE) 및 출력전극(SE)이 배치될 수 있다. 입력전극(DE)과 출력전극(SE)은 제1 중간 절연층(10) 및 제2 중간 절연층(20)을 관통하는 제1 하부 컨택홀(CH1)과 제2 하부 컨택홀(CH2)을 통해 반도체 패턴(SP)에 각각 연결되는 것일 수 있다.
회로층(DP-CL)을 포함하는 베이스 기판(SUB) 상에는 절연층(IL)이 배치될 수 있다. 절연층(IL)은 입력전극(DE) 및 출력전극(SE)을 커버하는 것일 수 있다. 절연층(IL)에는 홀(HL)이 정의될 수 있다. 또한, 절연층(IL)은 홀(HL)을 제외한 부분에서 회로층(DP-CL)에 평탄면을 제공할 수 있다. 절연층(IL)은 유기 재료를 포함할 수 있다. 예를 들어, 절연층(IL)은 폴리이미드(polyimide) 등을 포함하는 것일 수 있다. 절연층(IL)에 정의된 홀(HL)은 절연층을 관통하는 것으로 비아홀(Via hole)일 수 있다. 절연층(IL)은 홀(HL) 부분과 평탄면 사이에 높낮이 차를 가짐으로써 단차 영역을 갖는 것일 수 있다.
회로층(DP-CL) 상에는 표시 소자층(DP-OEL)이 배치될 수 있다. 표시 소자층(DP-OEL)은 절연층(IL) 상에 배치될 수 있다. 표시 소자층(DP-OEL)은 화소 정의막(PDL) 및 발광 소자(OEL)를 포함할 수 있다.
화소 정의막(PDL)은 비발광 영역(NPXA)에 대응하는 것일 수 있다. 화소 정의막(PDL)은 발광 영역(PXA)에 대응하는 부분에 개구부(OH)가 정의될 수 있다. 예를 들어, 화소 정의막(PDL)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 3a) 각각에 대응하도록 개구부(OH)가 정의된 것일 수 있다.
발광 소자(OEL)는 제1 전극(EL1), 정공 수송 영역(HTR), 발광층(EML), 전자 수송 영역(ETR), 및 제2 전극(EL2)을 포함하는 것일 수 있다.
제1 전극(EL1)은 베이스 기판(SUB) 상에 배치되는 것일 수 있다. 제1 전극(EL1)은 홀(HL)을 통해 출력전극(SE)과 연결될 수 있다. 발광 소자(OEL)의 제1 전극(EL)과 출력전극(SE)이 전기적으로 연결됨으로써, 발광 소자(OEL)가 구동될 수 있다.
제1 전극(EL1)은 개구부(OH)에서 상면이 노출되는 것일 수 있다. 제1 전극(EL1)은 발광 영역(PXA)에 대응하는 것일 수 있다. 제1 전극(EL1)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 3a)에 대응하도록 패턴닝된 것일 수 있다.
제1 전극(EL1)은 도전성을 갖는다. 제1 전극(EL1)은 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 하지만 실시예가 이에 한정되지 않는다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다. 제1 전극(EL1)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제1 전극(EL1)이 투과형 전극인 경우, 제1 전극(EL1)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등을 포함할 수 있다. 제1 전극(EL1)이 반투과형 전극 또는 반사형 전극인 경우, 제1 전극(EL1)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다. 또는 제1 전극(EL1)은 상기의 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제1 전극(EL1)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 실시예가 이에 한정되는 것은 아니며, 제1 전극(EL1)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
발광층(EML)은 개구부(OH) 내에서 제1 전극(EL1) 상에 배치되는 것일 수 있다. 발광층(EML)은 발광 영역(PXA)에 대응하는 것일 수 있다. 발광층(EML)은 복수 개의 발광 영역들(PXA-R, PXA-G, PXA-B, 도 3a)에 대응하도록 패턴닝된 것일 수 있다.
발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)은 동일 재료를 포함하거나, 서로 상이한 재료를 포함하는 것일 수 있다. 예를 들어, 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)이 동일한 재료를 포함하는 경우 발광층(EML)이 모두 청색 발광하는 발광 재료를 포함하는 것일 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 발광층(EML)이 서로 다른 재료를 포함하는 경우, 발광층(EML)은 서로 다른 광을 발광하는 발광 재료 포함하는 것일 수 있다.
정공 수송 영역(HTR)은 제1 전극(EL1)과 발광층(EML) 사이에 배치된 것일 수 있다. 정공 수송 영역(HTR)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 정공 수송 영역(HTR)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며 정공 수송 영역(HTR)은 화소 정의막(PDL)에 정의된 개구부(OH) 내부에 패턴닝되어 제공되는 것일 수 있다.
정공 수송 영역(HTR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 상부에 배치된 것일 수 있다. 전자 수송 영역(ETR)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 전자 수송 영역(ETR)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치되는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며 전자 수송 영역(ETR)은 화소 정의막(PDL)에 정의된 개구부(OH) 내부에 패턴닝되어 제공되는 것일 수 있다.
전자 수송 영역(ETR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 전자 수송 영역(ETR)은 전자 주입층(미도시) 또는 전자 수송층(미도시)의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다.
제2 전극(EL2)은 전자 수송 영역(ETR) 상에 배치되는 것일 수 있다. 제2 전극(EL2)은 화소 정의막(PDL) 상부로 연장되어 배치되는 것일 수 있다. 제2 전극(EL2)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 공통층으로 배치된 것일 수 있다. 즉, 제2 전극(EL2)은 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn, 도 3a) 및 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ??, PXAGn, 도 3a) 사이의 비발광 영역(NPXA)을 커버하도록 공통층으로 배치될 수 있다.
제2 전극(EL2)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드일 수 있고, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드일 수 있다.
제2 전극(EL2)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제2 전극(EL2)이 투과형 전극인 경우, 제2 전극(EL2)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제2 전극(EL2)이 반투과형 전극 또는 반사형 전극인 경우, 제2 전극(EL2)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgAg)을 포함할 수 있다. 또는 제2 전극(EL2)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(EL2)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
상부 보조 전극(UML)은 비발광 영역(NPXA)으로 연장된 제2 전극(EL2) 상에 배치되는 것일 수 있다. 상부 보조 전극(UML)은 발광 영역(PXA)과 비중첩하는 것일 수 있다. 즉, 상부 보조 전극(UML)은 발광층(EML) 및 제1 전극(EL1)과 비중첩하는 것일 수 있다. 상부 보조 전극(UML)은 비발광 영역(NPXA)에 중첩하는 것일 수 있다. 즉, 상부 보조 전극(UML)은 비발광 영역(NPXA)으로 연장된 정공 수송 영역(HTR), 전자 수송 영역(ETR)과 중첩하는 것일 수 있다.
상부 보조 전극(UML)은 제2 전극(EL2)의 비저항보다 작은 비저항을 가질 수 있다. 상부 보조 전극(UML)의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하일 수 있다. 예를 들어, 상부 보조 전극(UML)의 비저항은 2.1 Ωcm 이상 4.4 Ωcm 이하일 수 있다. 상부 보조 전극(UML)은 은 또는 구리를 포함하는 것일 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않으며, 상부 보조 전극(UML)은 제2 전극(EL2)의 비저항보다 비저항이 작은 다른 금속 재료를 포함하는 것일 수 있다.
일 실시예의 표시 장치(DD)는 제2 전극(EL2)의 비저항보다 비저항이 작은 상부 보조 전극(UML)과 제2 전극(EL2)이 전기적으로 연결되어, 제2 전극(EL2)의 저항이 감소하고, 이에 따라 제2 전극(EL2)에서 발생하는 전압 강하(IR Drop) 현상이 감소할 수 있다. 제2 전극(EL2)의 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 표시 영역(DA, 도 1)에 발생하는 얼룩을 감소하여 표시 장치(DD)의 표시 품질이 개선될 수 있다.
봉지층(TFE)은 발광 소자(OEL)를 커버하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-OEL)을 밀봉하는 것일 수 있다. 봉지층(TFE)은 박막 봉지층일 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OEL)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OEL)을 보호한다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
봉지층(TFE)은 제2 전극(EL2) 상에 배치되고, 개구부(OH)를 채우고 배치될 수 있다.
도 6 내지 도 8은 일 실시예의 표시 장치(DD-1, DD-2, DD-3)의 단면도이다. 도 6 내지 도 8은 도 3a에 도시된 I-I'선에 대응하는 부분의 단면도일 수 있다. 이하 도 6 내지 도 8을 참조하여 설명하는 일 실시예의 표시 장치(DD-1, DD-2, DD-3)에 대한 설명에 있어서 상술한 도 1 내지 도 5에서 설명한 내용과 중복되는 내용은 다시 설명하지 않으며 차이점을 위주로 설명한다.
도 6에 도시된 일 실시예의 표시 장치(DD-1)는 도 5에 도시된 표시 장치(DD, 도 5)와 달리, 화소 정의막(PDL-1), 정공 수송 영역(HTR-1), 전자 수송 영역(ETR-1)을 관통하는 컨택홀(CTH)이 정의되고, 베이스 기판(SUB) 상에 배치되고, 컨택홀(CTH)에서 상면이 노출되는 하부 보조 전극(BML)을 더 포함하는 점에 차이가 있다.
도 6을 참조하면, 일 실시예의 표시 장치(DD-1)에서 발광층(EML)이 배치되는 개구부(OH)와 제1 방향(DR1)으로 이격되어 화소 정의막(PDL-1)에 보조 개구부(SOH)가 정의될 수 있다. 보조 개구부(SOH) 내로 정공 수송 영역(HTR-1), 및 전자 수송 영역(ETR-1)이 연장되어 배치되는 것일 수 있다. 정공 수송 영역(HTR-1), 및 전자 수송 영역(ETR-1)을 관통하는 컨택홀(CTH)이 정의될 수 있다.
정공 수송 영역(HTR-1), 및 전자 수송 영역(ETR-1)을 관통하는 컨택홀(CTH)이 정의되고, 베이스 기판(SUB) 상에 배치되고, 컨택홀(CTH)에서 상면이 노출되는 하부 보조 전극(BML)을 더 포함하는 것일 수 있다. 컨택홀(CTH)은 상부 보조 전극(UML-1)과 중첩하는 것일 수 있다.
하부 보조 전극(BML)은 베이스 기판(SUB) 상에서 제1 전극(EL1)과 동일한 층에 배치된 것일 수 있다. 하부 보조 전극(BML)은 베이스 기판(SUB) 상에서 제1 전극(EL1)과 제1 방향(DR1)으로 이격된 것일 수 있다. 하부 보조 전극(BML)은 제2 전극(EL2-1)과 전기적으로 접촉하는 것일 수 있다. 하부 보조 전극(BML) 상에 제2 전극(EL2-1)이 직접 배치되는 것일 수 있다. 도 6에서는 하나의 하부 보조 전극(BML)이 배치된 것을 도시하였으나, 실시예는 이에 제한되지 않는다. 예를 들어 일 실시예의 표시 장치(DD-1)는 베이스 기판(SUB) 상에 배치된 복수 개의 하부 보조 전극들을 포함하는 것일 수 있다.
하부 보조 전극(BML)은 제2 전극(EL2-1) 보다 비저항이 작은 것일 수 있다. 하부 보조 전극(BML)은 상부 보조 전극(UML-1)과 동일한 재료를 포함하는 것일 수 있다. 예를 들어, 상부 보조 전극(UML-1) 및 하부 보조 전극(BML)이 모두 은을 포함하거나, 또는 상부 보조 전극(UML-1) 및 하부 보조 전극(BML)이 모두 구리를 포함하는 것일 수 있다.
하부 보조 전극(BML)은 잉크젯 프린팅, 스퍼터링(sputtering) 법, 또는 진공 증착법 등을 포함하여 다양한 방법으로 형성되는 것일 수 있다.
일 실시예에서 상부 보조 전극(UML)에 중첩하여 화소 정의막(PDL-1)에 보조 개구부(SOH)가 정의될 수 있다. 정공 수송 영역(HTR), 및 전자 수송 영역(ETR)은 보조 개구부(SOH)의 형상을 추종하며 보조 개구부(SOH) 내로 연장되는 것일 수 있다. 보조 개구부(SOH) 내로 연장된 정공 수송 영역(HTR), 및 전자 수송 영역(ETR)을 관통하는 컨택홀(CTH)이 정의될 수 있다.
보조 개구부(SOH) 내에 제2 전극(EL2-1)이 배치되는 것일 수 있다. 제2 전극(EL2-1)은 보조 개구부(SOH)의 형상을 추종하며 보조 개구부(SOH) 내로 연장되는 것일 수 있다. 제2 전극(EL2-1)은 컨택홀(CTH)에 중첩하도록 제1 방향(DR1)으로 연장될 수 있다. 제2 전극(EL2-1)은 보조 개구부(SOH) 내에서 하부 보조 전극(BML) 상에 직접 배치되는 것일 수 있다. 제2 전극(EL2-1)과 제2 전극(EL2-1) 보다 저항이 작은 하부 보조 전극(BML)이 전기적으로 연결됨으로써, 제2 전극(EL2-1)의 저항이 감소하고, 이에 따라 제2 전극(EL2-1)에서 발생하는 전압 강하 현상이 감소할 수 있다. 제2 전극(EL2-1)에서의 전압 강하 현상이 감소하면, 전압 강하 현상으로 인해 발생하는 표시 영역(DA, 도 1)에서의 얼룩이 감소하여, 일 실시에의 표시 장치(DD-1)의 표시 품질이 개선될 수 있다.
일 실시예에서 상부 보조 전극(UML-1)은 보조 개구부(SOH)의 형상을 추종하며 연장되는 제2 전극(EL2-1) 상에서 보조 개구부(SOH)를 충전하는 것일 수 있다. 보조 개구부(SOH) 내에서 제2 전극(EL2-1) 상부 보조 전극(UML-1)이 순차적으로 적층되는 것일 수 있다. 상부 보조 전극(UML-1)은 제2 전극(EL2-1)과 전기적으로 연결되어 제2 전극(EL2-1)의 저항을 감소시켜, 제2 전극(EL2-1)의 전압 강하 현상을 감소시킬 수 있다.
일 실시예의 표시 장치(DD-1)는 제2 전극(EL2-1) 상부에 배치된 상부 보조 전극(UML-1)의 무게로 인해 제2 전극(EL2-1)과 하부 보조 전극(BML)이 더 밀접하게 접촉하여 전기적 연결 특성이 개선될 수 있다. 제2 전극(EL2-1)과 하부 보조 전극(BML)의 전기적 연결 특성이 개선되면, 제2 전극(EL2-1)의 저항이 감소하고, 이에 따라 제2 전극(EL2-1)의 전압 강하 현상이 감소할 수 있다. 따라서 제2 전극(EL2-1)의 전압 강하 현상에 의해 발생하는 표시 영역(DA, 도 1)의 얼룩이 감소하여 일 실시예의 표시 장치(DD-1)의 표시 품질이 개선될 수 있다.
도 7에 도시된 표시 장치(DD-2)는 도 5에 도시된 표시 장치(DD)와 달리 제2 전극(EL2-2)과 베이스 기판(SUB) 사이에 배치되는 중간 보조 전극(MML)을 더 포함하는 점에서 차이가 있다.
도 7을 참조하면, 일 실시예의 표시 장치(DD-2)는 제2 전극(EL2-2)과 베이스 기판(SUB) 사이에 배치되는 중간 보조 전극(MML)을 더 포함하는 것일 수 있다. 중간 보조 전극(MML)은 보조 개구부(SOH)를 충전하는 것일 수 있다. 제2 전극(EL2-2)은 충전된 중간 보조 전극(MML) 상부에 배치되고, 플랫(flat)한 형상을 가질 수 있다. 다만 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않고, 일 실시예에서 제2 전극(EL2-2)은 중간 보조 전극(MML) 및 보조 개구부(SOH)가 형성하는 오목부(미도시)의 형상을 추종하며 제1 방향(DR1)으로 연장될 수 있다.
중간 보조 전극(MML)은 제2 전극(EL2-2)의 비저항보다 작은 비저항을 가질 수 있다. 중간 보조 전극(MML)은 상부 보조 전극(UML)과 동일한 재료를 포함하는 것일 수 있다. 예를 들어 중간 보조 전극(MML)과 상부 보조 전극(UML)은 구리 또는 은을 포함하는 것일 수 있다.
일 실시예의 표시 장치(DD-2)는 제2 전극(EL2-2)이 제2 전극(EL2-2)의 비저항보다 비저항이 작은 중간 보조 전극(MML)과 전기적으로 연결됨으로써, 제2 전극(EL2-2)의 저항이 감소하고, 이에 따른 제2 전극(EL2-2)에서 발생하는 전압 강하 현상이 감소할 수 있다. 제2 전극(EL2-2)의 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 발생하는 표시 영역(DA, 도 1)의 얼룩이 감소하여, 표시 장치(DD-2)의 표시 품질이 개선될 수 있다.
도 8에 도시된 표시 장치(DD-3)는 도 7에 도시된 표시 장치(DD-2)와 달리 베이스 기판(SUB)과 중간 보조 전극(MML-1) 사이에 배치되는 하부 보조 전극(BML)을 더 포함하는 점에서 차이가 있다.
도 8을 참조하면, 일 실시예의 표시 장치(DD-3)는 도 베이스 기판(SUB)과 중간 보조 전극(MML-1) 사이에 배치되는 하부 보조 전극(BML)을 포함하는 것일 수 있다. 중간 보조 전극(MML-1)은 하부 보조 전극(BML) 상에 직접 배치되는 것일 수 있다. 중간 보조 전극(MML-1)과 하부 보조 전극(BML)은 각각 제2 전극(EL2-3)의 비저항보다 작은 비저항을 가질 수 있다. 중간 보조 전극(MML-1)과 하부 보조 전극(BML)은 동일한 재료를 포함하는 것일 수 있다. 예를 들어, 중간 보조 전극(MML-1)과 하부 보조 전극(BML)은 각각 은 또는 구리를 포함하는 것일 수 있다.
일 실시예의 표시 장치(DD-3)는 중첩하도록 배치된 하부 보조 전극(BML), 중간 보조 전극(MML-1), 및 상부 보조 전극(UML)을 모두 포함하는 것일 수 있다. 하부 보조 전극(BML), 중간 보조 전극(MML-1), 및 상부 보조 전극(UML) 각각은 제2 전극(EL-3)의 비저항보다 비저항이 작은 금속 재료를 포함하는 것일 수 있다. 하부 보조 전극(BML), 중간 보조 전극(MML-1), 및 상부 보조 전극(UML)의 재료는 모두 동일하거나, 적어도 하나가 나머지와 재료가 다른 것일 수 있다.
일 실시예의 표시 장치(DD-3)는 제2 전극(EL2-3)이 제2 전극(EL2-3)의 비저항보다 비저항이 작은 중간 보조 전극(MML-1) 및 하부 보조 전극(BML)과 전기적으로 연결됨으로써, 제2 전극(EL2-3)의 저항이 감소하고, 이에 따라 제2 전극(EL2-3)에서 발생하는 전압 강하 현상이 감소할 수 있다. 제2 전극(EL2-3)에서 발생하는 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 표시 영역(DA, 도 1)에 발생하는 얼룩을 감소시켜 표시 장치(DD-3)의 표시 품질이 개선될 수 있다.
도 9는 일 실시예의 표시 장치(DD-4)의 사시도이다. 도 10은 일 실시예의 표시 장치(DD-4)의 평면도이다. 도 10은 도 9의 AA-1 영역에 대응하는 부분을 확대하여 나타낸 평면도일 수 있다. 도 9 및 도 10을 참조하여 설명하는 일 실시예의 표시 장치(DD-4)에 대한 설명에 있어서 상술한 도 1 내지 도 8에서 설명한 내용과 중복되는 내용은 다시 설명하지 않으며 차이점을 위주로 설명한다.
도 9 및 도 10에 도시된 일 실시예의 표시 장치(DD-4)는 도 1 내지 도 8에 도시된 표시 장치와 달리, 상부 보조 전극(UML-1)이 제2 방향(DR2)으로 서로 이격되어 배치된 복수 개의 제1 서브 보조 전극들(SML1-1~SML1-6) 및 복수 개의 제2 서브 보조 전극들(SML2-1~SML2-6)을 포함하는 점에서 차이가 있다.
도 9 및 도 10을 참조하면, 일 실시예에서 상부 보조 전극(UML-1)은 제1 상부 보조 전극(S-UML1-1) 및 제2 상부 보조 전극(S-UML2-1)을 포함하는 것일 수 있다. 제1 상부 보조 전극(S-UML1-1)은 복수 개의 제1 서브 보조 전극들(SML1-1~ SML1-6)을 포함하는 것일 수 있다. 제2 상부 보조 전극(S-UML2-1)은 복수 개의 제2 서브 보조 전극들(SML2-1~SML2-6)을 포함하는 것일 수 있다.
제1 서브 보조 전극들(SML1-1~SML1-6) 각각은 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 도 9에서는 제1 서브 보조 전극들(SML1-1~SML1-6) 각각이 제2 방향(DR2)으로 이격된 간격이 모두 균일한 것으로 도시하였으나, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 제1 서브 보조 전극들(SML1-1~SML1-6) 각각이 제2 방향(DR2)으로 이격된 간격은 모두 불균일하거나, 또는 이격된 간격의 적어도 일부가 불균일한 것일 수 있다.
제2 서브 보조 전극들(SML2-1~SML2-6) 각각은 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 도 9에서는 제2 서브 보조 전극들(SML2-1~SML2-6) 각각이 제2 방향(DR2)으로 이격된 간격이 모두 균일한 것으로 도시하였으나, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 제2 서브 보조 전극들(SML2-1~SML2-6) 각각이 제2 방향(DR2)으로 이격된 간격은 모두 불균일하거나, 또는 이격된 간격의 적어도 일부가 불균일한 것일 수 있다.
제1 서브 보조 전극들(SML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6)은 각각 평면상에서 사각형 형상을 가질 수 있다. 제1 서브 보조 전극들(SML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각의 제1 방향(DR1)으로의 폭(L1)은 화소 그룹들(PXAG1, PXAG2, PXAG3, PXAG4, ?? PXAGn)의 제1 방향(DR1)으로의 폭(L2) 보다 작은 것일 수 있다.
한편, 도 10에서는 제1 서브 보조 전극들(SML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각은 평면상에서 사각형 형상인 것으로 도시하였으나, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어 제1 서브 보조 전극들(SML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각은 평면상에서 원 형상, 타원 형상, 다각형 형상, 또는 도트(dot) 형상을 가질 수 있다.
제1 서브 보조 전극들(SML1-1~SML1-6)은 각각 제1 화소 그룹(PXAG1) 및 제2 화소 그룹(PXAG2) 사이에 배치되는 것일 수 있다. 제2 서브 보조 전극들(SML2-1~SML2-6)은 각각 제3 화소 그룹(PXAG3) 및 제4 화소 그룹(PXAG4) 사이에 배치되는 것일 수 있다. 제1 서브 보조 전극들(SML1-1~SML1-6)과 제2 서브 보조 전극들(SML2-1~SML2-6) 사이에 제2 화소 그룹(PXAG2)과 제3 화소 그룹(PXAG3)이 배치되는 것일 수 있다.
한편, 도 9 및 10에서는 제1 서브 보조 전극들(SML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 사이에서 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각과 제1 방향(DR1)으로 일대일 대응하여 배치된 것으로 도시되었으나, 이는 예시적인 것일 뿐 실시예는 이에 제한되지 않는다. 예를 들어, 제1 서브 보조 전극들(SML1-1~SML1-6)과 제2 서브 보조 전극들(SML2-1~SML2-6) 사이에서 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각과 제1 방향(DR1)으로 다대일(many-to-one)로 대응하여 배치되거나, 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6)과 제1 방향(DR1)으로 다대일(one-to-many)로 대응하여 배치되거나, 또는 평면 상에서 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6)과 제1 방향(DR1)으로 적어도 일부가 대응하지 않도록 배치된 것일 수 있다. 평면 상에서 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 각각과 제1 방향(DR1)으로 모두 대응하지 않도록 배치된 경우, 제1 서브 보조 전극들(S-UML1-1~SML1-6) 및 제2 서브 보조 전극들(SML2-1~SML2-6) 사이에 화소 영역들(PXA-R, PXA-G, PXA-B)이 미배치되는 것일 수 있다.
일 실시예의 표시 장치(DD-4)는 제2 전극(EL2)의 비저항보다 비저항이 작은 상부 보조 전극(UML-1)과 제2 전극(EL2)이 전기적으로 연결되어, 제2 전극(EL2)의 저항이 감소하고, 이에 따라 제2 전극(EL2)에서 발생하는 전압 강하(IR Drop) 현상이 감소할 수 있다. 제2 전극(EL2)의 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 표시 영역(DA, 도 1)에 발생하는 얼룩을 감소하고, 그 결과 표시 장치(DD-4)의 표시 품질이 개선될 수 있다.
일 실시예의 표시 장치는 제2 전극을 제2 전극의 비저항보다 비저항이 작은 상부 보조 전극과 전기적으로 연결함으로써, 제2 전극의 저항을 감소시켜 제2 전극에서 발생하는 전압 강하 현상을 감소시킬 수 있다. 제2 전극에서 발생하는 전압 강하 현상이 감소하면, 전압 강하 현상에 의해 표시 영역에 발생하는 얼룩이 감소하여 표시 장치의 표시 품질이 개선될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 UML: 상부 보조 전극
PXA: 발광 영역 NPXA: 비발광 영역
HTR: 정공 수송 영역 ETR: 전자 수송 영역
EML: 발광층 EL1: 제1 전극
EL2: 제2 전극 PDL: 화소 정의막
SUB: 베이스 기판 OH: 개구부

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 개구부가 정의된 화소 정의막;
    상기 베이스 기판 상에 배치되고, 상기 개구부에서 상면이 노출된 제1 전극;
    상기 개구부 내에서 상기 제1 전극 상에 배치된 발광층;
    상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역;
    상기 발광층 상에 배치된 전자 수송 영역;
    상기 전자 수송 영역 상에 배치되고, 상기 화소 정의막 상부로 연장되어 배치된 제2 전극; 및
    상기 발광층과 비중첩하여 상기 제2 전극 상에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 상부 보조 전극을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 상부 보조 전극의 비저항은 0Ωcm 초과 4.4×10-6Ωcm 이하인 표시 장치.
  3. 제2항에 있어서,
    상기 상부 보조 전극은 은(Ag) 또는 구리(Cu)를 포함하는 표시 장치.
  4. 제1항에 있어서,
    상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 화소 정의막 상부로 연장되어 배치된 표시 장치.
  5. 제4항에 있어서,
    상기 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고, 상기 보조 개구부 내로 연장되는 상기 정공 수송 영역 및 상기 전자 수송 영역을 관통하여 컨택홀이 정의되며,
    상기 베이스 기판 상에 배치되고, 상기 컨택홀에서 상면이 노출되는 하부 보조 전극을 더 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 보조 개구부 내에서 상기 제2 전극은 상기 하부 보조 전극 상에 직접 배치되는 표시 장치.
  7. 제6항에 있어서,
    상기 상부 보조 전극은 상기 보조 개구부를 충전하는 표시 장치.
  8. 제5항에 있어서,
    상기 보조 개구부 내에서 상기 하부 보조 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하는 표시 장치.
  9. 제8항에 있어서,
    상기 보조 개구부를 충전하고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하고,
    상기 제2 전극은 상기 중간 보조 전극 상에 직접 배치되는 표시 장치.
  10. 제1 방향으로 서로 이격되어 배열된 복수 개의 화소 그룹들을 포함하고, 상기 복수 개의 화소 그룹들 각각은 상기 제1 방향과 수직하는 제2 방향으로 나열된 복수 개의 발광 영역들을 포함하는 표시 장치에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 배치되고, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막;
    상기 베이스 기판 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 제1 전극;
    상기 제1 전극 상에 배치되고, 상기 발광 영역들 각각에 대응하도록 패턴닝된 발광층;
    상기 제1 전극과 상기 발광층 사이에 배치된 정공 수송 영역;
    상기 발광층 상에 배치된 전자 수송 영역;
    상기 전자 수송 영역 상에 배치된 제2 전극; 및
    상기 발광 영역들과 비중첩하여 상기 제2 전극 상에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하는 표시 장치.
  11. 제10항에 있어서,
    평면 상에서, 상기 적어도 하나의 상부 보조 전극은 상기 화소 그룹들 사이에 배치되고,
    상기 적어도 하나의 상부 보조 전극은 상기 제2 방향으로 연장된 라인 형상인 표시 장치.
  12. 제10항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 복수 개이고,
    상기 복수 개의 상부 보조 전극들 각각은 상기 화소 그룹들 사이에 배치되고,
    상기 상부 보조 전극들 각각은 상기 제2 방향으로 서로 이격된 복수 개의 서브 보조 전극들을 포함하고,
    상기 상부 보조 전극들은 각각 도트 형상인 표시 장치.
  13. 제10항에 있어서,
    상기 적어도 하나의 상부 보조 전극은 복수 개이고,
    평면 상에서, 상기 상부 보조 전극들은 상기 화소 그룹들 중 적어도 하나를 사이에 두고 상기 제1 방향으로 이격된 표시 장치.
  14. 제10항에 있어서,
    복수 개의 발광 영역들은
    제1 광을 방출하는 제1 발광 영역;
    상기 제1 광과 다른 파장을 갖는 제2 광을 방출하는 제2 발광 영역; 및
    상기 제1 광 및 상기 제2 광과 다른 파장을 갖는 제3 광을 방출하는 제3 발광 영역; 을 포함하고,
    상기 화소 그룹들 각각에서 상기 제1 발광 영역 내지 제3 발광 영역의 순서로 번갈아 가며 배열된 표시 장치.
  15. 제10항에 있어서,
    상기 화소 그룹들 각각은 상기 발광 영역들 및 상기 발광 영역들 사이에 배치된 비발광 영역들을 포함하고,
    상기 정공 수송 영역, 상기 전자 수송 영역, 및 상기 제2 전극은 상기 발광 영역 및 상기 비발광 영역에 공통층으로 배치된 표시 장치.
  16. 복수 개의 발광 영역들 및 상기 발광 영역들 사이에 각각 배치된 비발광 영역을 포함하고,
    베이스 기판;
    상기 베이스 기판 상에 배치되며, 상기 발광 영역들 각각에 대응하여 개구부가 정의된 화소 정의막;
    상기 베이스 기판 상에서 상기 발광 영역들에 대응하여 패턴닝되어 배치되고, 상기 개구부에서 상면이 노출된 제1 전극;
    상기 제1 전극 상에 배치된 발광층;
    상기 제1 전극 및 상기 발광층 사이에 배치된 정공 수송 영역;
    상기 발광층 상에 배치된 전자 수송 영역;
    상기 발광 영역들 및 상기 비발광 영역에 공통층으로 배치된 제2 전극; 및
    상기 비발광 영역에서 상기 제2 전극 상에 배치되며, 상기 제2 전극의 비저항보다 비저항이 작은 적어도 하나의 상부 보조 전극을 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 정공 수송 영역 및 상기 전자 수송 영역은 상기 발광 영역들 및 상기 비발광 영역에 공통층으로 배치된 표시 장치.
  18. 제16항에 있어서,
    상기 베이스 기판 상에서 상기 제1 전극과 이격되어, 상기 제1 전극과 동일한 층에 배치된 적어도 하나의 하부 보조 전극을 더 포함하는 표시 장치.
  19. 제18항에 있어서,
    상기 적어도 하나의 상부 보조 전극과 중첩하여 상기 화소 정의막에 보조 개구부가 정의되고,
    상기 보조 개구부 내로 연장되는 상기 정공 수송 영역, 및 상기 전자 수송 영역을 관통하는 컨택홀이 정의되고,
    상기 컨택홀에서 상기 하부 보조 전극의 상부에 상기 제2 전극이 직접 배치된 표시 장치.
  20. 제18항에 있어서,
    상기 하부 보조 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 전극의 비저항보다 비저항이 작은 중간 보조 전극을 더 포함하는 표시 장치.
KR1020210098056A 2021-07-26 2021-07-26 표시 장치 KR20230016758A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210098056A KR20230016758A (ko) 2021-07-26 2021-07-26 표시 장치
US17/719,769 US20230028784A1 (en) 2021-07-26 2022-04-13 Display device
CN202210869489.0A CN115696986A (zh) 2021-07-26 2022-07-22 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210098056A KR20230016758A (ko) 2021-07-26 2021-07-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20230016758A true KR20230016758A (ko) 2023-02-03

Family

ID=84977128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210098056A KR20230016758A (ko) 2021-07-26 2021-07-26 표시 장치

Country Status (3)

Country Link
US (1) US20230028784A1 (ko)
KR (1) KR20230016758A (ko)
CN (1) CN115696986A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372091B1 (ko) * 2015-01-16 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10319935B2 (en) * 2017-04-05 2019-06-11 Joled Inc. Organic EL display panel and method of manufacturing organic EL display panel
KR102513535B1 (ko) * 2018-03-14 2023-03-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102687429B1 (ko) * 2018-12-28 2024-07-22 엘지디스플레이 주식회사 조명 장치

Also Published As

Publication number Publication date
US20230028784A1 (en) 2023-01-26
CN115696986A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN111863929B (zh) 显示基板及其制备方法、显示装置
CN106992204B (zh) 一种oled阵列基板及其制备方法、显示装置
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
KR101697611B1 (ko) 유기전계 발광소자
US7893610B2 (en) Tandem organic electroluminescent device
US11355568B2 (en) Organic light emitting diode display device
JP6159946B2 (ja) 表示装置および電子機器
KR102060364B1 (ko) 유기발광 표시장치 제조방법
US8698177B2 (en) Organic light-emitting display device and method of manufacturing the same
KR20100068644A (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
CN110767826B (zh) 显示面板和显示终端
KR101177580B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
TWI414203B (zh) A manufacturing method and a display device of a display device
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
CN108321305B (zh) 一种oled显示面板及显示装置
US20220320472A1 (en) Display device
US11917863B2 (en) Display device and method of providing the same
KR20230016758A (ko) 표시 장치
KR20190122284A (ko) 표시장치 및 이의 제조방법
CN111834418B (zh) 显示面板及电子设备
JP2012209095A (ja) 表示装置およびその製造方法
US20240057393A1 (en) Display apparatus and manufacturing method thereof
JP3867698B2 (ja) 電気光学装置、その製造方法、および電子機器
GB2609339A (en) Display substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination